KR950005462Y1 - 내부 전압 발생회로 - Google Patents
내부 전압 발생회로 Download PDFInfo
- Publication number
- KR950005462Y1 KR950005462Y1 KR2019890017104U KR890017104U KR950005462Y1 KR 950005462 Y1 KR950005462 Y1 KR 950005462Y1 KR 2019890017104 U KR2019890017104 U KR 2019890017104U KR 890017104 U KR890017104 U KR 890017104U KR 950005462 Y1 KR950005462 Y1 KR 950005462Y1
- Authority
- KR
- South Korea
- Prior art keywords
- nmos transistor
- transistor
- reference voltage
- gate terminal
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
Abstract
내용 없음.
Description
제 1 도는 종래의 회로도.
제 2 도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
가 : 출력부 나, 다 : 증폭부
라 : 기준전압 발생부 C0 : 콘덴서
VI : 내부전압 R1∼R3 : 저항
Vcc1∼Vcc5 : 전원전압 P1∼P11 : 피모스 트랜지스터
N1∼N8 : 엔모스 트랜지스터 CL : 외부신호
본 고안은 내부전압 발생회로에 관한 것으로 특히 외부전압이 변하여도 일정한 내부전압을 갖고, 전압강하 보상시간지연이 짧도록 한 내부전압 발생회로에 관한 것이다.
종래의 기술구성은 제 1 도에 도시된 바와 같이 각 차동증폭부(나)(다)에서 전원 전압(Vcc1)(Vcc2)은 피모스(PMOS) 트랜지스터(P1)(P2)를 거쳐 엔모스(NMO) 트랜지스터(N1, N3)에 연결되고, 상기 피모스 트랜지스터(P1, P2)의 게이트단은 서로 접속된 후 엔모스 트랜지스터(N1)와 피모스 트랜지스터(P1)의 접속점에 연결되고, 직렬 접속된 엔모스 트랜지스터(N1, N2)(N3, N4)에서 엔모스 트랜지스터(N1, N2, N4)의 게이트단에는 기준전압(Vref1∼Vref3)이 인가되고, 증폭부(나)에서 피모스 트랜지스터(P2)와 엔모스 트랜지스터(N3)의 접속점(C)은 증폭부(다)에서 엔모스 트랜지스터(N3)의 게이트에 연결되고, 증폭부(다)에서 피모스 트랜지스터(P2)와 엔모스 트랜지스터(N3)의 게이트에 연결되고, 증폭부(다)에서 피모스 트랜지스터(P2)와 엔모스 트랜지스터(N3)의 접속점(d)은 출력부(가)에서 피모스 트랜지스터(P3)의 게이트단에 연결되고, 전원전압(Vcc3)이 인가된 상기 피모스 트랜지스터(P3)는 내부전압(VI) 출력단과 접지된 콘덴서(Co)에 연결됨과 동시에 저항(R1)은 저항(R2)을 거쳐 접지됨과 동시에 증폭부(나)에서 엔모스 트랜지스터(N3)의 게이트에 연결되며, 이때 내부전압 발생점(a)에는 큰 부하가 인가되므로 출력부(가)에 구동력을 크게 하기 위하여 피모스 트랜지스터(P3)의 크기를 크게 하고 증폭부(다)도 피모스 트랜지스터(P3)를 빨리 구동시키기 위하여 큰 트랜지스터들로 구성하여 구동력을 크게 한다.
이와같이 종래 기술구성의 동작상태를 첨부된 도면에 따라 설명하면 제 1 도에서 외부전원(5V)을 공급하면 필요한 내부전압 (3.3[V])(VI)으로 조정된 전압이 내부전압 발생부(a)에 나타난다.
이때 부하가 출력부(가)에 인가되어 a점 전압이 낮아지면 두개의 저항(R1, R2)사이의 b점의 전압이 낮아지고, 이에 따라 증폭부(나)의 C점 전압이 증폭되어 증폭부(다)에서 엔모스 트랜지스터(N3)의 게이트에 인가되어 d점 전압은 b점 전압강하가 증폭되어 나타나서 출력부(가)의 피모스 트랜지스터(P3)의 게이트에 인가되며, 상기 피모스 트랜지스터(P3) 게이트에 인가되며, 상기 피모스 트랜지스터(P3)의 게이트에 인가된 전압에 의해 피모스 트랜지스터(P3)에는 많은 전류가 흘러 출력단의 전압강하를 보상한다.
그러나 이와 같은 종래 회로의 기술 구성에 있어서는 외부전원 전압이 변하게 되면 내부전압 발생부에서 발생한 내부전압도 변하게 되고, 구동력을 크게 하기 위하여 증폭부에 큰소자를 사용하면 증폭부는 항상 동작상태이므로 대기시에도 많은 양의 전류가 흐르게 되는 문제점이 있다.
이에 따라 상기한 문제점을 개선시킨 본 고안에 따른 내부전압 발생회로의 기술구성을 첨부된 도면에 따라 상세히 설명하면 다음과 같다.
이때, 도면에 도시된 전원전압(Vcc1∼Vcc5)은 동일한 크기의 전압(일반적으로 5[V])으로 외부에서 인가된다.
제 2 도에서 전원전압(Vcc1)은 피모스 트랜지스터(P6, P9)에 인가되고, 상기 피모스 트랜지스터(P6)는 피모스 트랜지스터(P7, P8, P10)를 거쳐 접지되고, 피모스 트랜지스터(P9)는 피모스 트랜지스터(P11)를 거쳐 접지되고, 피모스 트랜지스터(P8, P9)의 게이트는 피모스 트랜지스터(P8, P10)의 접속점에 연결되고, 피모스 트랜지스터(P9, P11)의 접속점은 엔모스 트랜지스터(N2, N4, N5)의 게이트단에 연결되며, 또한 피모스 트랜지스터(P5)를 거친후 엔모스 트랜지스터(N7)의 게이트단에 연결됨과 동시에 엔모스 트랜지스터(N8)의 게이트단에는 외부신호(CL)가 인가되고, 전원전압(Vcc3)은 피모스 트랜지스터(P3)를 거쳐 엔모스 트랜지스터(N5)와 피모스 트랜지스터(P3)(P4)의 게이트에 인가되고, 전원전압(Vcc4)은 피모스 트랜지스터(P4)를 거쳐 엔모스 트랜지스터(N6)에 인가됨에 동시에 엔모스 트랜지스터(N1)의 게이트에 인가되고, 엔모스 트랜지스터(N5, N6)는 엔모스 트랜지스터(N7)를 거쳐 접지되고, 전원전압(Vcc2)이 인가된 피모스 트랜지스터(P1, P2)의 게이트는 서로 접속된 후 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N2)에 연결되고, 엔모스 트랜지스터(N2)(N3)는 엔모스 트랜지스터(N4)를 거쳐 저항(R1)과 접지된 콘덴서(Co) 및 내부전압(VI) 출력단에 연결되고, 저항(R1)은 저항(R2)을 통해 접지됨과 동시에 엔모스 트랜지스터(N3, N6)의 게이트에 연결되는 구성이며, 상기 구성은 피모스 트랜지스터(P6∼P11)로 구성된 기준전압 발생부 (라), 피모스 트랜지스터(P1, P2) 및 엔모스 트랜지스터(N2∼N4)로 구성된 차동증폭부(나), 피모스 트랜지스터(P3∼P5) 및 엔모스 트랜지스터(N5∼N8)로 구성되어 외부신호(CL)가 인가되는 차동증폭부(다), 엔모스 트랜지스터(N1) 및 저항(R1, R2)으로 구성된 출력부(가)로 대별되고, 이와 같은 기술구성의 동작상태 및 작용, 효과를 설명하면 다음과 같다.
제 2 도에서 출력부(가)의 y점에서 발생된 내부전압이 부하에 의하여 낮아지면 Z점의 전압이 낮아지고, 이 전압이 증폭부(나)(다)에 인가되어 W점에는 높은 전압이 나타나게 되며, 이에 따라 엔모스 트랜지스터(N1)가 구동되므로 부하에 의한 전압강하가 보상된다.
이때 부하가 작은 대기시에는 전류량을 줄이기 위하여 구동력을 좋게 하기 위해 큰 소자로 구성된 증폭부(다)의 전류원에 해당하는 엔모스 트랜지스터(N7)의 게이트에 낮은 전압(O[V])을 갖도록 외부신호(CL)를 인가하여 상기 엔모스 트랜지스터(N7)를 차단(Turn Off)시켜 전류 흐름을 막고, 증폭부(나)에만 전류를 흐르게 하여 내부전압을 발생시키고, 부하가 큰 동작시에는 엔모스 트랜지스터(N7)의 게이트에 높은 전압을 인가하여 증폭부(다)가 동작하도록 하여 구동력을 높인다.
또한 외부 전압의 변화에도 일정한 전압을 갖도록 설계된 기준전압 발생부(25)의 X점 전압이 증폭부(나)(다)의 전류원에 해당하는 엔모스 트랜지스터(N4)(N7)의 게이트에 인가되므로 외부전압이 변하여도 상기 두 엔모스 트랜지스터(N4)(N7)의 게이트에 인가되므로 외부전압이 변하여도 상기 두 엔모스 트랜지스터(N4)(N7)의 게이트-소오스 전압이 일정하게 되어 항상 일정한 전류가 흘러 내부전압(VI)은 일정하게 출력된다.
즉, 본 고안에 의한 내부전압 발생회로에서 부하가 작은 대기시에는 전류량을 줄이면서 구동량을 좋게 하기 위해, 증폭부(나)만을 동작시키고, 부하가 큰 동작시에는 증폭부(나)(다)가 동작되도록 하는 것으로서, 엔모스 트랜지스터(N7)의 게이트단에 피모스 트랜지스터(P5)와 엔모스 트랜지스터(N8)을 연결하고, 피모스 트랜지스터(P5)와 엔모스 트랜지스터(N8)의 게이트단에는 외부신호(CL)가 인가되도록 하여, 부하가 작은 대기시에는 엔모스 트랜지스터(N7)을 오프(Off)시켜서 전류의 흐름을 차단시키므로써 증폭부(나)에만 전류가 흐르도록 하고, 부하가 큰 동작시에는 엔모스 트랜지스터(N7)의 게이트에 높은 전압이 인가되도록 하여 증폭부(나) 뿐만 아니라 증폭부(다)도 동작되도록 한다.
이와같이 본 고안에 따른 내부전압 발생회로는 증폭부를 2가지로 나누어 대기시 전류량을 작게하고, 외부전원의 변화에도 일정한 기준전압을 발생하게 하므로서 일정값의 내부전압(VI)을 발생할 수 있는 효과를 갖는다.
Claims (1)
- 전원(Vcc1)에 다수의 피모스 트랜지스터(P6∼P11)를 직렬 연결하고, 그 중 하나의 접속점(X-점)에서 기준전압을 발생하는 기준전압 발생부(라)와, 전원(Vcc5)에 엔모스 트랜지스터(N1)와 분압 저항(R1, R2)을 직렬 연결하고, 상기 엔모스 트랜지스터와 상기 분압 저항의 접속점(y-점)에서 내부전압(VI)을 발생하는 출력부(가)와, 전원(Vcc2)이 직렬연결된 피모스 트랜지스터(P1, P2)의 접속점에 연결되고, 상기 피모스 트랜지스터(P1)와 직렬 연결되고, 상기 기준전압 발생부와 기준전압이 게이트단에 인가되는 엔모스 트랜지스터(N2)와 상기 피모스 트랜지스터(P2)와 상기 엔모스 트랜지스터(N2)의 사이에 직렬 연결되어 형성되고, 게이트단은 상기 출력부(가)의 상기 분압저항 접속점(z-점)에 연결되며, 상기 피모스 트랜지스터(P2)와의 접속점은 상기 출력부(가)의 엔모스 트랜지스터(N1)의 게이트단에 연결되는 엔모스 트랜지스터(N3)와, 상기 엔모스 트랜지스터(N2, N3)의 접속점에 연결되어 접지되고, 상기 기준전압 발생부의 기준전압이 게이트단에 인가되는 엔모스 트랜지스터(N4)로 이루어져서, 상기 기준전압 발생부(라)에서 인가되는 기준전압에 의해 출력부(가)로부터 입력되는 전압변동을 증폭하는 증폭부(나)와 전원(Vcc3, Vcc4)이 각각 인가되는 두 개의 피모스 트랜지스터(P3, P4)가 병렬 접속되고, 상기 피모스 트랜지스터(P3)와 직렬 연결되고, 상기 기준전압 발생부의 기준전압이 게이트단에 인가되는 엔모스 트랜지스터(N5)와, 상기 피모스 트랜지스터(P4)와 상기 엔모스 트랜지스터(N5)의 사이에 직렬 연결되고, 게이트단은 상기 출력부(가)의 상기 분압저항 접속점(z-점)에 연결되며, 상기 피모스 트랜지스터(P4)와의 접속점은 상기 출력부(가)의 엔모스 트랜지스터(N1)의 게이트단에 연결되는 엔모스 트랜지스터(N6)와, 상기 엔모스 트랜지스터(N5, N6)의 접속점에 연결되어 접지되는 엔모스 트랜지스터(N7)와 상기 기준전압 발생부의 기준전압이 입력되고, 외부신호(CL)가 게이트단에 인가되고, 상기 엔모스 트랜지스터(N7)의 게이트단에 연결되는 피모스 트랜지스터(P5)와 상기 엔모스 트랜지스터(P5)와 상기 엔모스 트랜지스터(N7)의 접속점에 연결되어 접지되고, 게이트단에는 상기 외부신호가 인가되는 엔모스 트랜지스터(N8)로 이루어져서, 외부신호(CL)에 전류된 트랜지스터(N7)에 인가되는 기준전압이 제어되어 큰 구동력 필요시만 출력부(가)로부터 입력되는 전압변동을 증폭하는 증폭부(다)를 포함하여 이루어지는 것을 특징으로 하는 내부 전압 발생회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890017104U KR950005462Y1 (ko) | 1989-11-18 | 1989-11-18 | 내부 전압 발생회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019890017104U KR950005462Y1 (ko) | 1989-11-18 | 1989-11-18 | 내부 전압 발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910009585U KR910009585U (ko) | 1991-06-29 |
KR950005462Y1 true KR950005462Y1 (ko) | 1995-07-10 |
Family
ID=19291999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019890017104U KR950005462Y1 (ko) | 1989-11-18 | 1989-11-18 | 내부 전압 발생회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950005462Y1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471143B1 (ko) * | 1997-12-31 | 2005-06-07 | 삼성전자주식회사 | 반도체 장치의 기준 전압 발생 회로 |
-
1989
- 1989-11-18 KR KR2019890017104U patent/KR950005462Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR910009585U (ko) | 1991-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
US5243231A (en) | Supply independent bias source with start-up circuit | |
JP3251019B2 (ja) | 低インピーダンスcmos出力段および方法 | |
US5266887A (en) | Bidirectional voltage to current converter | |
US4728900A (en) | Balanced differential amplifier | |
KR920007339A (ko) | 전원전압 조정회로 | |
US4739281A (en) | Analog buffer amplifier | |
US6064267A (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
EP0616421A1 (en) | Feedback amplifier for regulating cascode gain enhancement | |
JP2007116497A (ja) | オペアンプ | |
EP1955437B1 (en) | Small signal amplifier with large signal output boost stage | |
US6285256B1 (en) | Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer | |
EP0643478A1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
US4628280A (en) | Amplifier arrangement | |
US5703477A (en) | Current driver circuit with transverse current regulation | |
KR950005462Y1 (ko) | 내부 전압 발생회로 | |
EP0189489B1 (en) | Constant biasing circuit and operational amplifier using said circuit | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
US4431971A (en) | Dynamic operational amplifier | |
US5065113A (en) | Multiple-amplifier control arrangement | |
JP2869671B2 (ja) | 増幅装置 | |
JPH0612856B2 (ja) | 増幅回路 | |
JPH05199045A (ja) | 増幅回路 | |
KR950005461Y1 (ko) | 내부전압 발생회로 | |
US20230014458A1 (en) | Local common mode feedback resistor-based amplifier with overshoot mitigation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20040618 Year of fee payment: 10 |
|
EXPY | Expiration of term |