JP2688750B2 - パチンコ機の制御装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は誤動作発生を正常動作に復帰させるためのパ
チンコ機の制御装置に関する。

（従来の技術） 近年の電子回路集積技術の向上に伴ない、マイクロコ
ンピュータ関連の電子部品はあらゆる分野に普及してい
る。これらの電子部品は極めて高い密度で集積してある
ため、小さな環境変化が前記電子部品、特にマイクロコ
ンピュータに大きな影響を与え、暴走、ループ現象など
の誤動作を発生させる。そこで、マイクロコンピュータ
には通常環境の使用時における上記誤動作の対策を施し
てある。

ところで、遊技機器にはパチンコ機のようにリレー、
ソレノイドおよびモータなどの機構部を設けたものがあ
り、この機構部はマイクロコンピュータからなる演算処
理手段により制御される。このパチンコ機の演算処理手
段には、ソフトウェアまたはハードウェア上にタイマク
ロックを設けてあり、このタイマクロックに基いてパチ
ンコ機の効果音発生、操作スイッチの入力信号取り込み
間隔などのタイミング処理を施している。

パチンコ機は通常複数台を並設して使用され、その筺
体内には演算処理手段および前記機構部などが収容され
ている。そして、これらのパチンコ機は長時間にわたっ
て継続稼動されるため、上記演算処理手段は自己の発熱
と、他の電子部品および前記機構部（特にモータ）の発
熱とによって、極めて高い温度まで上昇する。

さらに、前記機構部はその作動時に接点ノイズを発生
させ、同時に電源電圧を降下させる。この電圧降下が大
きいときには演算処理手段が正常に機能せず、上記誤動
作を発生させる。このように、パチンコ機に使用される
演算処理手段は、長時間にわたって厳しい環境下で使用
されるため、前記通常環境用の誤動作対策をパチンコ機
の演算処理手段に使用することは不適である。

従来、第２図に示すように、演算処理手段（CPU）21
のリセット端子22に、リセット信号を周期的に発生させ
るリセット信号発生回路23を接続し、所定時間毎に演算
処理異手段21を初期化するものが提案された（特開昭61
−259685号公報参照）。

この公報に開示された技術は、クロック発生回路24か
ら出力する基本クロックを、リセット信号発生回路23に
より分周して上記リセット信号を発生させる。そして、
上記リセット信号の発生周期を演算処理手段21の単位当
りのプログラム処理に要する時間より長い周期に設定
し、前記リセット信号が発生する毎に演算処理手段21を
初期化して、前記誤動作の発生に対処するものである。
また、前記リセット信号は前記タイマクロックとしても
使用していた。なお、前記電圧降下に起因する演算処理
手段21の誤動作対策を考慮したものはない。

（発明が解決しようとする課題） しかしながら、特開昭61−259685号公報に開示された
技術は、演算処理手段を周期的に初期化し、この初期化
は演算処理手段が正常作動している場合にも施されてい
た。このため、プログラム処理が断続的になり効率が悪
い。

また、リセット信号は前記タイマクロックとして使用
されていたので、単位当りのプログラムをリセット信号
または前記タイマクロックの周期内に完結するように作
成しなければならず、プログラム作成上の制限が大きか
った。

したがって、演算処理手段の前記誤動作に即座に対応
するとともに、プログラム作成上の制御を緩和したパチ
ンコ機の制御装置の提供を目的としている。

（課題を解決するための手段） 本発明は上記目的を達成するために、パチンコ機（図
示省略）と、パチンコ機の制御信号を演算処理するとと
もに演算処理の正否が表わされた正否信号を発生する演
算処理手段２とを交信可能に接続し、演算処理手段２と
演算処理手段２の基本クロックを発生させるクロック発
生回路９とを接続し、前記正否信号の発生に応じて演算
処理手段２を初期化する演算監視手段４と、演算処理手
段２の電源電圧が所定値から外れたときに演算処理手段
２を初期化する電源電圧監視手段５と、前記基本クロッ
クを分周することによって前記演算処理への割込処理を
実行させるための割込信号を所定周期で発生させる割込
信号発生手段３とを演算処理手段２に接続したことを特
徴とするものである。

（作用） 本発明は上記の様に構成したので、演算監視手段４は
前記演算処理に不都合があったとき、また電源電圧監視
手段５は前記電源電圧に不都合があったときに、それぞ
れ演算処理手段２を初期化する。また割込信号発生手段
３は前記割込信号を所定周期で演算処理手段２に入力し
ている。このため、演算処理手段２の前記演算処理の不
良および電源電圧の降下に起因する誤動作は、演算監視
手段４または電源電圧監視手段５から演算処理手段２に
リセット信号が入力されることによりなされる前記初期
化によって即座に処理が施される。

他方、割込信号発生手段３は前記割込信号を演算処理
手段２に単位当りの前記演算（プログラム）処理時間と
無関係な周期で入力するが、演算処理手段２は前記割込
信号の入力によって初期化がなされるのではなく、割込
信号（分周された基本クロック信号）の入力毎に割込処
理がなされる。このため、単位当りのプログラムは前記
割込信号の周期内に当該プログラム処理を完結させるよ
うに作成される必要がない。

（実施例） 以下に、本発明の一実施例を図面に基いて詳細に説明
する。

１はパチンコ機（図示省略）の制御装置を構成する要
部を示している。本装置１は演算処理手段２と割込信号
発生手段３と演算監視手段４と電源電圧監視手段５とを
主構成とするもので、ほかには本装置１と前記パチンコ
機との整合を図るインターフェイス６、本装置１を作動
させるプログラムおよび各種データを格納したROM7およ
びアドレスデコーダ８をデータバスとアドレスバスとを
介して接続し、クロック発生回路９をクロック端子10に
接続してある。クロック発生回路９は演算処理手段２の
基本クロックを発生させるものである。

演算処理手段２は前記パチンコ機を制御するもので、
前記パチンコ機は演算処理手段２が演算処理した制御信
号により制御され、演算処理手段２と前記パチンコ機と
は交信可能に接続してある。演算処理手段２のアドレス
ポートにはアドレスデコーダ８が接続してある。

アドレスデコーダ８はアドレスポートから正しいアド
レスデータが出力されたときに、演算処理が正しいこと
を表わす正否信号を発生させて演算監視手段４に入力す
る。この正否信号は単位当りのプログラムが実行される
度に発生されるもので、前記正否信号の発生間隔は10ms
以内である。なお、この発生間隔は任意に変更すること
ができる。また、前記正否信号はアドレスデコーダ８に
よって発生させること、およびアドレスデータの出力に
基いて発生させることに限定されるものではない。

演算監視手段４は前記正否信号が10msより長い時間入
力されないときのみ、演算処理手段２を初期化させるリ
セット信号を演算処理手段２のリセット端子11に入力す
るものである。また、リセット端子11には電源電圧監視
手段５が接続してあり、電源電圧監視手段５は演算処理
手段２の電源端子12に供給される電源電圧が所定値から
外れたときに、前記リセット信号を演算処理手段２のリ
セット端子11に入力する。

割込信号発生手段３はクロック発生回路９に接続され
ており、クロック発生回路９から入力される基本クロッ
クを分周して前記演算処理を割込させる割込信号を所定
周期（4.096μｓ）で発生させる。割込信号発生手段３
は演算処理手段２の割込端子13に接続してある。なお、
前記割込信号と正否信号との発生周期は互いに関連性を
持たない。

つぎに、上記構成に係る本装置１によって前記パチン
コ機の制御を以下に説明する。

まず、本装置および前記パチンコ機の電源を投入する
と、電源電圧監視手段５に内蔵されたパワーオンリセッ
ト回路（図示省略）が作動して、リセット信号をリセッ
ト端子11に入力する。これにより、演算処理手段２は初
期化されると同時に、演算処理手段２には前記基本クロ
ックおよび割込信号が入力される。そして、演算処理手
段２は前記割込信号をタイマクロックに使用することに
より、前記パチンコ機の制御を開始する。

なお、割込信号発生手段３は前記割込信号すなわちタ
イマクロックを、演算処理手段２に単位当りの前記演算
（プログラム）処理時間と無関係な周期で入力するが、
演算処理手段２は前記割込信号の入力によって、初期化
がなされるのではなくプログラム実行の割込処理がなさ
れる。

このため、単位当りのプログラムに処理がなされてい
る最中であっても、前記パチンコ機の制御には何ら支障
はないので、プログラムの作成および当該プログラム処
理時間は前記割込信号の周期に依存しない。同様に、プ
ログラム処理時間を短縮するために、前記割込信号の周
期を短くした場合にも、前記パチンコ機の制御に何ら支
障を与えるものではない。

つぎに、前記パチンコ機の制御開始に基いて、アドレ
スデコーダ８は演算監視手段４に前記正否信号を入力す
るので、演算監視手段４は演算処理手段２の演算処理を
正常と判定し、リセット信号を発生させない。

他方、演算監視手段４は前記正否信号が10msより長い
時間入力されないときに、演算処理２の演算処理を異常
と判定し、リセット信号をリセット端子11に入力する。
このため、演算処理手段２は、周知のように当該リセッ
ト信号が電源投入時のものでなく、作動中のものである
ことを判定したのち、所定のリセット処理を演算処理手
段２に施して初期化させる。

また、電源電圧監視手段５は演算処理手段２の電源端
子12に供給される電源電圧が所定値から外れたとき、上
記同様に前記リセット信号をリセット端子11に入力し、
演算処理手段２を初期化させる。

上記実施例はパチンコ機を例にその制御装置の説明を
したが、パチンコ機のみに限定されるものではなく、マ
イクロコンピュータを制御装置に使用した遊技機器であ
れば、容易に当該発明を使用することができる。

（発明の効果） 本発明は以上のように構成したものなので、演算処理
不良および電圧降下に起因する誤動作が発生したときの
み、即座に演算処理手段を初期化して正常状態に復帰す
るので、演算処理手段における無駄な初期化処理がなく
なる。

また、演算処理手段は割込信号に基いてタイマクロッ
クを作成するので、単位当りのプログラム処理時間に関
しプログラムの作成制限がなくなり、プログラム処理時
間の短縮が容易になる。さらに、パチンコ機の制御プロ
グラム作成の作業性が良好になり、生産性が向上する。

【図面の簡単な説明】

第１図は本発明の要部の構成を表わしたブロック図、 第２図は従来例の構成を表わしたブロック図である。 １……パチンコ機の制御装置 ２……演算処理手段、３……割込信号発生手段 ４……演算監視手段、５……電源電圧監視手段 ９……クロック発生回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】パチンコ機と、 該パチンコ機の制御信号を演算処理するとともに該演算
   処理の正否が表された正否信号を発生する演算処理手段
   とを交信可能に接続し、 前記演算処理手段と前記演算処理手段の基本クロックを
   発生させるクロック発生回路とを接続し、 前記正否信号の発生に応じて前記演算処理手段を初期化
   する演算監視手段と、 前記演算処理手段の電源電圧が所定値から外れたときに
   前記演算処理手段を初期化する電源電圧監視手段と、 前記基本クロックを分周することによって前記演算処理
   への割込処理を実行させるための割込信号を所定周期で
   発生させる割込信号発生手段とを前記演算処理手段に接
   続したことを特徴とするパチンコ機の制御装置。