JP2677644B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2677644B2
JP2677644B2 JP63322214A JP32221488A JP2677644B2 JP 2677644 B2 JP2677644 B2 JP 2677644B2 JP 63322214 A JP63322214 A JP 63322214A JP 32221488 A JP32221488 A JP 32221488A JP 2677644 B2 JP2677644 B2 JP 2677644B2
Authority
JP
Japan
Prior art keywords
region
transistor
control circuit
conductivity type
integrated control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63322214A
Other languages
English (en)
Other versions
JPH022664A (ja
Inventor
ラファエレ・ザンブラーノ
サルバトーレ・ムスメチ
Original Assignee
エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ filed Critical エスジーエス―トムソン・マイクロエレクトロニクス・エッセ・エッレ・エーレ
Publication of JPH022664A publication Critical patent/JPH022664A/ja
Application granted granted Critical
Publication of JP2677644B2 publication Critical patent/JP2677644B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は同一チップに集積化した制御回路の少なくと
も１個のトランジスタおよび少なくとも１個のパワート
ランジスタを具えるモノシック半導体装置の製造方法に
関するものである。
バーチカルタイプの高電圧パンワートランジスタと制
御回路を同一のチップに集積化することによって、各別
の素子を用いる場合よりも著しくコンパクトで効率の良
い半導体装置を得ることができる。
上述した半導体装置においては、水平分離領域の下側
マージンとその下方にある基板との間の距離は、装置の
動作電圧に依存する或る限界値ｄよりも短くすることは
できない。一方、パワー段の電流量（current rating）
はコレクタの厚さの減少に比例して増大することにな
り、したがって厚さが動作電圧で決まる最小値ｄまで薄
くなったときに電流量は許容し得る増大値となる。した
がって、水平分離領域の接合深さとパワートランジスタ
のベースの接合深さが等しくなるように装置を構成する
のが好適である。
上述した問題を解決するための方法が米国特許第4,23
9,558号明細書に開示されているが、集積化された制御
回路のトランジスタのベースおよびエミッタ領域に不純
物を高濃度で添加するため、集積化された制御回路のト
ランジスタの接合およびこのトランジスタのコレスタと
水平分離領域との間の接合の相対破壊電圧が低下する欠
点がある。
本発明の目的はこのような欠点を除去し、パワートラ
ンジスタの電流量を最大とすることができるとともに集
積化された制御回路の動作電圧を最大とすることができ
る半導体装置を製造する方法を提供しようとするもので
ある。
この目的を達成するために、本発明による半導体装置
の製造方法は、 同一のチップに集積された制御回路の少なくとも１個
のトランジスタと少なくとも１個のパワートランジスタ
を具えるモノシリック半導体装置を製造するに当たり、 第１導電型の半導体基板（11）の上に、同じく第１導
電型の第１の半導体層（22）をエピタキシャル成長する
工程と、 前記第１の半導体層（22）の表面に第２導電型の不純
物を拡散させて、パワートランジスタのベース領域（2
3）と、パワートランジスタに対する集積化された制御
回路のトランジスタの水平分離領域（24）とを同時に形
成する工程と、前記パワートランジスタのベース領域
（23）および集積化された制御回路のトランジスタの水
平分離領域（24）の表面に第１導電型の不純物を拡散さ
せて、それぞれパワートランジスタのエミッタ領域（2
5）および集積化された制御回路のトランジスタの埋込
コレクタ領域（26）を同時に形成する工程と、 前記第１導電型の半導体層（22）の上に、第１導電型
の第２の半導体層（17）をエピタキシャル成長させる工
程と、 この第２の半導体層（17）の表面（12）に第２導電型
の不純物および第１導電型の不純物を順次に浅く拡散さ
せて、集積化された制御回路のトランジスタのベース領
域（15）およびエミッタ領域（16）を順次に形成する工
程と、 前記集積化された制御回路のトランジスタの水平分離
領域（24）およびベース領域（23）から前記第２半導体
層（17）の表面（12）にそれぞれ至る接続領域（21およ
び19）を第２導電型の不純物の拡散により同時に形成す
る工程と、 前記パワートランジスタのエミッタ領域（25）および
集積化された制御回路のトランジスタの埋込コレクタ領
域（26）に対する高濃度不純物添加領域（13）および
（14）を第１導電型の不純物の拡散により同時に形成す
る工程とを具えることを特徴とするものである。
第１図に示す従来の集積回路において、C,EおよびＢ
は集積化された制御回路の低電圧npnトランジスタのコ
レクタ，エミッタおよびベース電極をそれぞれ表わし、
Cp,EPおよびBpは高電圧npnパワートランジスタのコレク
タ，エミッタおよびベース電極をそれぞれ表わす。この
ような集積回路では領域１および３で構成されるＰ型絶
縁分離領域が最低電位点に接続される場合には適正に動
作する。
このような仮定に基づいて第２図に示す等価回路を見
ると明らかなように、絶縁分離領域１および３をアノー
ドとし、パワートランジスタのコレクタ領域７をカソー
ドとするダイオードは逆バイアスされ、その結果、集積
化された制御回路の素子は互いに絶縁分離されるととも
にパワー段からも絶縁分離されることになる。このよう
な状況下で装置は適正に動作することになる。しかしな
がら、絶縁分離領域１の下側マージンと基板４との間の
距離ｄはパワートランジスタのベース領域９の下側マー
ジンと基板４との間の距離ｌよりも短くなっている。そ
の結果、上述したダイオードの破壊電圧がパワートラン
ジスタの破壊電圧よりも低くなり、したがって装置のピ
ーク動作電圧が後者の破壊電圧ではなく前者の破壊電圧
によって決まってしまうことになる。装置を設計するに
当たっては所望のピーク電圧が得られるように厚さｄを
設定しなければならない。一方、パワー段の電流量はコ
レクタの厚さ、したがって距離ｌに反比例することにな
る。この電流量はパワートランジスタのベースの接合深
さと水平方向に延在する絶縁分離領域１の接合深さの差
ｓ（＝ｌ−ｄ）によって規定されるので、この差を最小
に（できれば零に）する必要がある。このようにするた
めには、拡散時間および／または拡散温度を増大させて
パワートランジスタのベースの接合を深くすることが考
えられるが、このようにすると以下のような２つの問題
が生ずることになる。
１） 水平方向に延在する絶縁分離領域１内に含まれて
いるｐ型不純物は、埋込領域２内に存在するｎ型不純物
よりも早く表面８まで到達するので、npnトランジスタ
のコレクタ領域が持つべき導電型とは反対の導電型を有
する「見せかけ（phantom）」の層が形成される恐れが
ある。
２） 埋込層２内に含まれているｎ型不純物が表面８に
到達し、低電圧npnトランジスタのベース領域５のプロ
フィルを変えてしまう恐れがあり、最悪の場合にはエミ
ッタ領域６とコレクタ領域２とが短絡してしまう恐れが
ある。
さらに、エピタキシャル層20の厚さを薄くすることも
考えられるが、この解決策によっても上述した第２の問
題と同じ欠点が生ずる恐れがあり、いずれにしても集積
化された制御回路の素子の動作電圧を引き下げることに
なる。
上述した問題を解決する他の方法が米国特許第4,239,
558号明細書に開示されている。この従来の装置の構成
を第３図に示す。しかしながら、このような従来の装置
でも多くの問題があり、特に重大な問題は集積化された
制御回路が動作できる電圧が制限されてしまうことであ
る。
第３図に示す従来の装置のパワートランジスタのエミ
ッタ領域35、ベース領域31およびエピタキシャルコレク
タ領域33に沿って切った断面における種々の不純物の濃
度プロフィルを第４図に模式的に示す。ここで濃度C0は
対数目盛で示し、チップ表面38からの種々の領域までの
距離（深さ）を横軸Prにプロットして示す。曲線EP,BP
およびCPは、トランジスタのそれぞれエミッタ、ベース
およびコレクトエタキシャル領域の不純物濃度のプロフ
ィルを示すものである。所望のエミッタ効率を得るため
には、曲線EPの表面38での濃度は曲線BPの表面濃度より
も約２桁すなわち約102倍も大きくする必要があり、ま
たBPはCPよりも約３桁、すなわち約103倍も大きくして
ドレイン領域がコレクタエピタキシャル領域にまでほぼ
達するようにする必要がある（このことは高いアーリー
電圧を得るとともにパンチスルーを抑止するために必要
である）。そのようにすると、コレクタエピタキシャル
領域の不純物濃度は1014原子/cm3（約1000ボルト以上の
破壊電圧を得るために必要な値）となり、曲線EPおよび
BPの表面濃度はそれぞれ1019および1017原子/cm3程度と
する必要がある。
再び第３図に戻って説明すると、集積化された制御回
路のトランジスタのベース領域36はコレクタ領域34より
も高い不純物濃度を有し、エミッタ領域37よりも低い不
純物濃度を有する必要がある。この制御回路のトランジ
スタのコレクタ領域はパワートランジスタのエミッタ領
域と同時に形成されるため、集積化された制御回路のト
ランジスタのベースおよびエミッタ領域の不純物濃度は
きわめて高くする必要があり、当該不純物の固溶限界に
近くする必要がある。
第５図の曲線E,B,C,IおよびCPは、集積化された制御
回路のトランジスタのエミッタ、ベースおよびコレクタ
領域に沿う不純物濃度並びに水平方向に延在する絶縁分
離領域32およびコレクタエピタキシャル領域33に沿う不
純物濃度のプロフィルを示すものである。
上述したように不純物濃度を高くすることによって、
集積化された制御回路のトランジスタのエミッターベー
スおよびベースコレクタ接合並びにコレクタと水平分離
領域との間の接合の破壊電圧は著しく低くなってしま
う。不純物濃度を低くすることによってこれらの破壊電
圧を高くすることができるが、このようにすると直ちに
特性が劣化してしまう。
本発明は上述した問題を解決するもので、第６図に示
すように水平分離領域および埋込領域をパワートランジ
スタのベースおよびエミッタとしてそれぞれ用いるとと
もに、前記の２つの拡散領域と、集積化された制御回路
のトランジスタのベースおよびエミッタを構成するのに
必要な領域との間にｎ型のエピタキシャル成長層（第６
図の層17）を介挿するものである。第６図において、第
１図に示した部分と同様の部分は同じ符号を付けて示し
た。
本発明による特徴の一つはｌ＝ｄとなることである。
その理由は、パワートランジスタのベースと水平分離領
域は同じ拡散工程で形成するためである。したがって、
装置の電流量は動作電圧を固定すれば最大値に保たれる
ことになる。次に本発明による構造によって、従来装置
（特に第３図に示す装置）の欠点がどのようにして解消
されるのかを第７図および第８図を参照して説明する。
第７図は第６図に示す本発明による半導体装置の、集
積化された制御回路のトランジスタのエミッタ領域16、
ベース領域15およびコレクタ領域26並びに水平分離領域
24およびパワートランジスタのエピタキシャルコレクタ
領域22に沿って切った不純物濃度のプロフィルを示し、
第８図はパワートランジスタのエミッタ領域13および2
5、ベース領域23およびエピタキシャルコレクタ領域26
の不純物濃度プロフィルを示すものである。
水平分離領域および埋込領域の製造後、集積化された
制御回路のトランジスタのベースおよびエミッタ領域を
形成するための拡散前にエピタキシャル成長を行う限り
は、パワートランジスタおよび制御回路のトランジスタ
のエミッタ、ベースおよびコレクタの不純物濃度の比は
満足すべきものとなる。このエピタキシャル層は２対の
高不純物添加領域を分離しているので（第７図参照）、
集積化された制御回路は十分に高い電圧で動作するよう
になる。また、パワートランジスタのエミッタおよびベ
ース領域は埋設されているので、これらは高不純物濃度
の領域を介して表面に接続してベースおよびエミッタの
直列抵抗を低くする必要がある。この目的のために、分
離領域（ベース領域19）および沈降領域（エミッタ領域
13）を形成するが、これらの領域は、単に別個のホトマ
スクレイアウトを利用するだけで、製造工程を変更する
ことなく製造することができる。
次に本発明による製造方法の一実施例を説明する。
高不純物濃度（1019原子/cm3より高い）のn+型単結晶
シリコン基板11の上に不純物濃度が約1014原子/cm3のn-
型エピタキシャル層22を成長させる。通常の酸化、ホト
マスキング、イオン注入および拡散技術を利用して集積
化された制御回路の水平分離領域とnpnパワートランジ
スタのベースをそれぞれ構成する表面不純物濃度が約５
・1016原子/cm3の２個のp+型領域23および24を形成する
（第９図）。
通常の酸化、ホトマスキング、イオン注入および拡散
技術を利用して、前記の領域23および24内に表面ドーパ
ント濃度が２・1019原子/cm3の２個のn+型の領域25およ
び26を形成する。これらの領域25および26はパワートラ
ンジスタのエミッタ領域および集積化された制御回路の
npnトランジスタの埋込層を構成するものである（第10
図）。
次に、新たなエピタキシャル成長を行い、1014原子/c
m3の一定のドーパント濃度を有し、チップの全表面上に
延在するｎ型のエピタキシャル層17を形成する。さら
に、通常の酸化、ホスマスキング、イオン注入および拡
散技術を駆使して表面不純物濃度が1018原子/cm3のp+型
領域19および21をチップ表面から領域23および24に達す
るように形成する（第11図）。領域21は集積化された制
御回路の種々の領域を相互に分離するとともにこの制御
回路自体をパワー段から分離するためのバーチカル分離
領域を構成するものであり、また、不純物を高濃度に添
加した領域19によってパワートランジスタのベース領域
を表面に電気的に接続することができる。
次に、表面不純物濃度が２・1019原子/cm3のn+型の高
不純物濃度領域13および14を形成する。これらの領域の
目的はパワートランジスタのエミッタおよび低電圧トラ
ンジスタのコレクタと直列抵抗を低減するものである
（第12図）。
さらに、公知の技術を用いてnpn低電圧トランジスタ
のベース領域15およびエミッタ領域16を形成し（第13
図）、コンタクトホール（絶縁層10に形成したコンタク
トホールを参照）を形成し、金属コーティングおよびホ
トマスキング技術を用いて種々の素子を相互接続する
（金属コーティング18を参照）。パワートランジスタの
コレクタ電極端子はチップの裏面に設けるが、それ以外
の種々の素子の電極端子はチップの前面に設ける。
上述したところは本発明の製造方法の一例を示したも
のであり、種々の変更や変形を加えることができること
は明らかである。例えばエピタキシャル層17は、イタリ
ア特許願第6613A/86号に記載されている２重成長法を用
いて形成することもできる。また、パワートランジスタ
のベースおよび分離領域の境界領域を同一導電型の他の
領域で囲むこともできる。
【図面の簡単な説明】
第１図は既知のモノリシック半導体装置の代表的構成を
示す断面図、 第２図は第１図に示すパワートランジスタおよび分離領
域の等価回路図、 第３図はパワートランジスタのベース接合と水平分離領
域の下側マージンの深さを等しくした既知の半導体装置
の構成を示す断面図、 第４図は第３図に示すパワートランジスタのエミッタ、
ベースおよびコレクタ領域に沿う不純物濃度プロフィル
を示すグラフ、 第５図は第３図に示す集積化された制御回路のエミッ
タ，ベースおよびコレクタ領域並びにパワートランジス
タの水平分離領域およびコレクタに沿う不純物濃度プロ
フィルを示すグラフ、 第６図は本発明による半導体装置の一実施例の構成を示
す断面図、 第７図は第６図に示す集積化された制御回路のトランジ
スタのエミッタ、ベースおよびコレクタ領域並びにパワ
ートランジスタの水平分離領域およびエピタキシャルコ
レクタに沿う不純物濃度プロフィルを示すグラフ、 第８図は第６図に示すパワートランジスタのエミッタ、
ベースおよびエピタキシャルコレクタ領域に沿う不純物
濃度プロフィルを示すグラフ、 第９図、第10図、第11図、第12図および第13図は本発明
による半導体装置の製造方法の一実施例の順次の工程に
おける構造を示す断面図である。 11……半導体基板 22……エピタキシャル半導体層 23……ベース領域、24……水平分離領域 25……エミッタ領域、26……コレクタ領域 19,21……接続領域 13,14……高濃度不純物添加領域 15……ベース領域、16……エミッタ領域 27……エピタキシャル半導体層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−8070（ＪＰ，Ａ) 特開 昭61−117860（ＪＰ，Ａ) 欧州特許322040（ＥＰ，Ｂ１)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】同一のチップに集積された制御回路の少な
    くとも１個のトランジスタと少なくとも１個のパワート
    ランジスタを具えるモノシリック半導体装置を製造する
    に当たり、 第１導電型の半導体基板（11）の上に、同じく第１導電
    型の第１の半導体層（22）をエピタキシャル成長する工
    程と、 前記第１の半導体層（22）の表面に第２導電型の不純物
    を拡散させて、パワートランジスタのベース領域（23）
    と、パワートランジスタに対する集積化された制御回路
    のトランジスタの水平分離領域（24）とを同時に形成す
    る工程と、 前記パワートランジスタのベース領域（23）および集積
    化された制御回路のトランジスタの水平分離領域（24）
    の表面に第１導電型の不純物を拡散させて、それぞれパ
    ワートランジスタのエミッタ領域（25）および集積化さ
    れた制御回路のトランジスタの埋込コレクタ領域（26）
    を同時に形成する工程と、 前記第１導電型の半導体層（22）の上に、第１導電型の
    第２の半導体層（17）をエピタキシャル成長させる工程
    と、 この第２の半導体層（17）の表面（12）に第２導電型の
    不純物および第１導電型の不純物を順次に浅く拡散させ
    て、集積化された制御回路のトランジスタのベース領域
    （15）およびエミッタ領域（16）を順次に形成する工程
    と、 前記集積化された制御回路のトランジスタの水平分離領
    域（24）およびベース領域（23）から前記第２の半導体
    層（17）の表面（12）にそれぞれ至る接続領域（21およ
    び19）を第２導電型の不純物の拡散により同時に形成す
    る工程と、 前記パワートランジスタのエミッタ領域（25）および集
    積化された制御回路のトランジスタの埋込コレクタ領域
    （26）に対する高濃度不純物添加領域（13）および（1
    4）を第１導電型の不純物の拡散により同時に形成する
    工程とを具えることを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】請求項１記載の製造方法において、前記集
    積化された制御回路のトランジスタのベース領域（15）
    を前記第２の半導体層（17）の表面（12）から前記集積
    化された制御回路のトランジスタの埋込コレクタ領域
    （26）にできるだけ接近するように延在させることを特
    徴とする半導体装置の製造方法。
JP63322214A 1987-12-22 1988-12-22 半導体装置およびその製造方法 Expired - Fee Related JP2677644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT06630/87A IT1217322B (it) 1987-12-22 1987-12-22 Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
IT6630A/87 1987-12-22

Publications (2)

Publication Number Publication Date
JPH022664A JPH022664A (ja) 1990-01-08
JP2677644B2 true JP2677644B2 (ja) 1997-11-17

Family

ID=11121612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63322214A Expired - Fee Related JP2677644B2 (ja) 1987-12-22 1988-12-22 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US4965215A (ja)
EP (1) EP0322040B1 (ja)
JP (1) JP2677644B2 (ja)
DE (1) DE3880996T2 (ja)
IT (1) IT1217322B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529939A (en) * 1986-09-26 1996-06-25 Analog Devices, Incorporated Method of making an integrated circuit with complementary isolated bipolar transistors
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
EP0441635B1 (en) * 1990-02-09 1995-05-24 Canon Kabushiki Kaisha Ink jet recording system
GB2248142A (en) * 1990-09-19 1992-03-25 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
IT1246759B (it) * 1990-12-31 1994-11-26 Sgs Thomson Microelectronics Struttura integrata di transistore bipolare di potenza e di transistore bipolare di bassa tensione nelle configurazioni ''emitter switching'' o ''semi-ponte'' e relativi processi di fabbricazione.
EP0555496B1 (en) * 1991-07-03 1997-03-26 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Lateral bipolar transistor structure including an integrated control circuit and integrated power transistor and associated manufacturing process
IT1252102B (it) * 1991-11-26 1995-06-02 Cons Ric Microelettronica Dispositivo monolitico a semiconduttore a struttura verticale con transistore di potenza a base profonda e emettitore a dita avente resistenze di ballast
DE69314331T2 (de) * 1993-07-01 1998-01-29 Cons Ric Microelettronica Vertikaler Bipolar-Leistungstransistor mit vergrabener Basis und ineinandergreifender Geometrie
EP0632503B1 (en) * 1993-07-01 2001-10-31 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Integrated edge structure for high voltage semiconductor devices and related manufacturing process
KR0171128B1 (ko) * 1995-04-21 1999-02-01 김우중 수직형 바이폴라 트랜지스터
DE69618343D1 (de) 1996-05-21 2002-02-07 Cons Ric Microelettronica Leistungshalbleiterbauelementstruktur mit vertikalem PNP-Transistor
EP0810662A1 (en) * 1996-05-29 1997-12-03 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno An integrated device in an "emitter switching" configuration and with a cellular structure
DE69633181D1 (de) * 1996-10-18 2004-09-23 St Microelectronics Srl Leistungsbipolartransistor mit vergrabener Basis und ineinandergreifender Geometrie
EP0878848A1 (en) * 1997-05-16 1998-11-18 STMicroelectronics S.r.l. Vertical bipolar semiconductor power transistor with an interdigitised geometry, with optimisation of the base-to-emitter potential difference
IT1298516B1 (it) * 1998-01-30 2000-01-12 Sgs Thomson Microelectronics Dispositivo elettronico di potenza integrato su un materiale semiconduttore e relativo processo di fabricazione
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6495423B1 (en) * 1999-08-26 2002-12-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising edge protection structures having a limited planar dimension
US6451655B1 (en) 1999-08-26 2002-09-17 Stmicroelectronics S.R.L. Electronic power device monolithically integrated on a semiconductor and comprising a first power region and at least a second region as well as an isolation structure of limited planar dimension
JP4508606B2 (ja) * 2003-03-20 2010-07-21 株式会社リコー 複数種類のウエルを備えた半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
US4054899A (en) * 1970-09-03 1977-10-18 Texas Instruments Incorporated Process for fabricating monolithic circuits having matched complementary transistors and product
US4032372A (en) * 1971-04-28 1977-06-28 International Business Machines Corporation Epitaxial outdiffusion technique for integrated bipolar and field effect transistors
DE2351985A1 (de) * 1973-10-17 1975-04-30 Itt Ind Gmbh Deutsche Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
JPS558070A (en) * 1978-07-03 1980-01-21 Mitsubishi Electric Corp Manufacture of semiconductor
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
NL8006827A (nl) * 1980-12-17 1982-07-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
FR2523370B1 (fr) * 1982-03-12 1985-12-13 Thomson Csf Transistor pnp fort courant faisant partie d'un circuit integre monolithique
DE3361832D1 (en) * 1982-04-19 1986-02-27 Matsushita Electric Ind Co Ltd Semiconductor ic and method of making the same
EP0117867A4 (en) * 1982-08-26 1985-04-23 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT.
EP0116654B1 (de) * 1983-02-12 1986-12-10 Deutsche ITT Industries GmbH Verfahren zum Herstellen von bipolaren Planartransistoren
EP0144865B1 (en) * 1983-12-05 1991-06-26 General Electric Company Semiconductor wafer with an electrically-isolated semiconductor device
IT1214806B (it) * 1984-09-21 1990-01-18 Ates Componenti Elettron Dispositivo integrato monolitico di potenza e semiconduttore
IT1214808B (it) * 1984-12-20 1990-01-18 Ates Componenti Elettron Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione

Also Published As

Publication number Publication date
EP0322040A2 (en) 1989-06-28
DE3880996T2 (de) 1993-10-07
DE3880996D1 (de) 1993-06-17
EP0322040B1 (en) 1993-05-12
JPH022664A (ja) 1990-01-08
US4965215A (en) 1990-10-23
EP0322040A3 (en) 1990-02-07
IT1217322B (it) 1990-03-22
IT8706630A0 (it) 1987-12-22

Similar Documents

Publication Publication Date Title
JP2677644B2 (ja) 半導体装置およびその製造方法
US5432376A (en) Semiconductor devices containing power and control transistors
US6365447B1 (en) High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US4721684A (en) Method for forming a buried layer and a collector region in a monolithic semiconductor device
US5665994A (en) Integrated device with a bipolar transistor and a MOSFET transistor in an emitter switching configuration
JPS6322070B2 (ja)
EP0632502B1 (en) Bipolar power transistor with high collector breakdown voltage and related manufacturing process
US4717677A (en) Fabricating a semiconductor device with buried oxide
JPH0332234B2 (ja)
EP0453026B1 (en) Process for forming a buried drain or collector region in monolithic semiconductor devices
US5198376A (en) Method of forming high performance lateral PNP transistor with buried base contact
US5597742A (en) Semiconductor device and method
JPH07283408A (ja) 半導体装置
USRE38510E1 (en) Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
JP2504529B2 (ja) バイポ―ラ形薄膜半導体装置
KR100275755B1 (ko) 고전력 바이폴라트랜지스터 및 그 제조방법
JPH03234054A (ja) 半導体装置の製造方法
KR100206579B1 (ko) 집적 주입 논리(i l) 소자 및 그 제조 방법
JPH05109745A (ja) 半導体装置
EP0052465A2 (en) I2L semiconductor device
JPS5984464A (ja) 半導体集積回路装置の製造方法
JPS61147546A (ja) バイポ−ラ型半導体装置
JPH0650742B2 (ja) 半導体装置及びその製造方法
JPH0454984B2 (ja)
JPH0424866B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees