JP2663991B2 - 位相制御回路 - Google Patents

位相制御回路

Info

Publication number
JP2663991B2
JP2663991B2 JP1506522A JP50652289A JP2663991B2 JP 2663991 B2 JP2663991 B2 JP 2663991B2 JP 1506522 A JP1506522 A JP 1506522A JP 50652289 A JP50652289 A JP 50652289A JP 2663991 B2 JP2663991 B2 JP 2663991B2
Authority
JP
Japan
Prior art keywords
control circuit
controller
phase control
input
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1506522A
Other languages
English (en)
Other versions
JPH02504695A (ja
Inventor
シユトルツ，デイーター
バース，デイーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DOITSUCHE TOMUSON BURANTO GmbH
Original Assignee
DOITSUCHE TOMUSON BURANTO GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DOITSUCHE TOMUSON BURANTO GmbH filed Critical DOITSUCHE TOMUSON BURANTO GmbH
Publication of JPH02504695A publication Critical patent/JPH02504695A/ja
Application granted granted Critical
Publication of JP2663991B2 publication Critical patent/JP2663991B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/911—Phase locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Rotational Drive Of Disk (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は、第１の位相比較器の出力側が第１の制御器
の入力側と接続されており、該制御器の出力側はサーボ
発振器の入力側と接続されており、前記位相比較器にて
実際周波数が基準周波数と比較される位相制御回路に関
する。
U.Tietze,Ch.Schenk著、Halbleiter−Schltungstechn
ik、第４版、Springer−Verlag、1978年、第683頁〜684
頁に、位相制御回路、いわゆる位相制御ループが記載さ
れている。
位相制御回路は、しばしばPLLと略称される。例えばC
DプレーヤにおいてEFM信号、８対14コードに従って符号
化され、光学的にCDプレーヤから読み出されたデータ信
号からディスク駆動の回転数を制御するための同期信号
を形成するために用いられる。ディスク駆動の回転数制
御は、データ流において同じに留まるビットレートを保
証するために必要である。
第１の欠点は、CDプレーヤの製造の際に位相制御回路
のサーボ発振器を手動による較正によって調整しなけれ
ばならないことである。というのは、手動で行う調整作
業は常に時間がかかり高価だからである。
第２の欠点は、CDプレーヤの動作中に初めて、温度ド
リフトまたはPLL構成素子の経年による老化に起因して
個々の構成部材のパラメータが変化しても最初は殆ど知
覚し得ないような音声再生のゆっくりとした悪化が引き
起こされることである。
従って本発明の課題は、位相制御回路において、欠点
となる手動の較正を回避し、構成素子の老化および温度
ドリフトに完全に依存せず、かつ障害のない動作を提供
しようとするものである。
本発明はこの課題を次のように構成して解決する。す
なわち、第２の制御器の出力側がサーボ発振器の入力側
と接続されており、サーボ発振器の入力側は第２の位相
比較器の第１入力側と接続されており、該位相比較器の
第２の出力側は第２の制御器の入力側と接続されてお
り、位相制御回路の自動較正を行うために第１の制御器
はサーボ発振器から分離され、第２制御器はその出力側
にて値を、サーボ発振器の出力側の周波数が基準周波数
と一致するまで変化し、較正後に第２制御器はこの値
を、第２位相比較器の出力側の値には依存せずに保持
し、第１制御器が再びサーボ発振器の入力側と接続され
るように構成して解決される。
第１図は第１の実施例、第２図は第２の実施例、第３
図は第３の実施例、第４図は本発明の第４の実施例であ
る。
第１図に示された実施例に基づき、本発明をまず記述
し、次に説明する。
第１図では、EFM信号が位相比較器P1の第１入力側に
供給される。位相比較器P1の出力側は第１制御器Ｒの入
力側と接続されている。水晶発振器OZの出力側は位相比
較器P1および別の位相比較器P2の第２入力側と接続され
ている。水晶発振器は基準周波数BFを形成する。前記別
の位相比較器P2の第１入力側はサーボ発振器VCOの出力
側と接続されている。サーボ発振器VCO、例えば電圧制
御発振器の入力側は、第２の制御器として設けられたマ
イクロプロセッサMPの第１入力側A1と、また制御可能な
スイッチＳを解して第１制御器Ｒの出力側と接続されて
いる。マイクロプロセッサMPの入力側は位相比較器P2の
出力側と接続されている。制御可能なスイッチＳの制御
入力側はマイクロプロセッサMPの第２出力側と接続され
ている。
位相制御回路を調整するためにマイクロプロセッサMP
は制御可能なスイッチＳを開放し、その結果第１制御器
（Ｒ）の出力側はサーボ発振器OZの入力側から分離され
る。次にマイクロプロセッサの出力側A1の電圧は、電圧
制御発振器VCOの出力側周波数が水晶発振器OZの基準周
波数BFと一致するまで変化する。引き続きマイクロプロ
セッサMPはこの電圧を出力側A1にて保持し、制御可能な
スイッチＳを閉成する。今や位相制御回路は調整され、
動作準備状態となる。
位相制御回路の自動調整は、例えば請求項５に従いCD
プレーヤの各投入接続時に行うことができる。しかし、
請求項６および７に記載のように、新たなCDディスクの
各演奏前に、または例えば２つの音楽曲の間の休止中で
データが再生されないときに行うことができる。またCD
プレーヤの走査装置が待機位置にあるとき、なぜならば
操作者が例えばプログラムをCDプレーヤに入力している
ときであるから、調整を行うことができる。２つの別の
実施例では調整は、データ信号のエラー率が所定の閾値
を上回った際、またはCDプレーヤが完全に停止した際に
行われる。トラック飛びの際にも調整は同様に行われ
る。
既にディスク駆動部が走行している際、例えば２つの
音楽曲の間で調整を実行する場合、別の実施例では調整
直前のディスク駆動部の調整された回転数が調整持続中
に保持される。この手段は、一定のトラック速度で動作
する装置−いわゆる−定速度装置−の場合に、ディスク
駆動部の回転数が調整後に目標値の近傍にあるという利
点を有する。
勿論、下位請求項４〜８に記載の手段すべてを組み合
わせることも可能である。
CDプレーヤに本発明による位相制御回路が装備されて
いれば、製造時の手動による面倒な調整が省略されるば
かりでなく、しばしば実行される新たな調整により良質
な音声再生が維持される、というのは老化または温度変
動により個々の構成部材のパラメータが変化しても新た
な調整の際に補正されるからである。
第２図に示すように、制御可能なスイッチＳは位相比
較器P1の第１入力部の前または、第３図に示すように、
位相比較器P1と制御器Ｒとの間に設けられる。スイッチ
Ｓが閉成されて時は、制御器Ｒの出力側は低抵抗であ
り、これに対しスイッチＳが開放されている時は高抵抗
である。従って、制御器Ｒは前者の場合にのみ作用し、
これに対し後者の場合は作用しないよう遮断される。
第４図では位相比較器P1の第１入力側はトランジスタ
Ｔのコレクタ・エミッタ区間を介して基準電位と接続さ
れている。トランジスタＴのベースはマイクロプロセッ
サMPの出力側A2と接続されている。位相制御器の調整中
に位相比較器P2の入力側はトランジスタＴにより基準電
位に接続される。それにより制御器Ｒの出力側は高抵抗
となるから、制御器はもはやPLLには作用しない。制御
器は非作用状態に接続される。これに対し、トランジス
タＴが遮断されている時には制御器Ｒは作用する。とい
うのは、その出力側がこの場合低抵抗だからである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−12168（ＪＰ，Ａ) 特開 昭59−198563（ＪＰ，Ａ) 特開 昭59−54073（ＪＰ，Ａ) 特開 昭57−64371（ＪＰ，Ａ) 実開 昭62−47240（ＪＰ，Ｕ)

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の位相比較器（P1）の出力側が第１の
    制御器（Ｒ）の入力側と接続されており、該制御器の出
    力側はサーボ発振器（VCO）の入力側と接続されてお
    り、前記位相比較器にて実際周波数（IF）が基準周波数
    （BF）と比較される位相制御回路に位相制御回路におい
    て、 第２の制御器（MP）の出力側（A1）がサーボ発振器（VC
    O）の入力側と接続されており、サーボ発振器（VCO）の
    出力側は第２の位相比較器（P2）の第１入力側と接続さ
    れており、該第２位相比較器（P2）の第２入力側には基
    準周波数（BF）か供給され、また第２位相比較器の出力
    側は第２制御器（MP）の入力側（Ｅ）と接続されてお
    り、位相制御回路の自動調整を行うために第１制御器
    （Ｒ）はサーボ発振器（VCO）から切り離され、第２制
    御器（MP）によりその出力側における値が、サーボ発振
    器（VCO）の出力側周波数が基準周波数（BF）と一致す
    るまで変化され、調整後第２制御器（MP）により当該値
    が、第２位相比較器（P2）の出力側の値に依存せずに維
    持され、第１制御器（Ｒ）は再びサーボ発振器（VCO）
    の入力側と接続されていることを特徴とする位相制御回
    路。
  2. 【請求項２】基準周波数（BF）を形成する水晶発振器
    （OZ）の出力側が第１および第２位相比較器（P1,P2）
    の第２入力側と接続されており、第２制御器（MP）の第
    １出力側（A1）はサーボ発振器（VCO）の入力側と接続
    されており、第２制御器（MP）の第２出力側（A2）は制
    御可能なスイッチ（Ｓ）の制御入力側と接続されてお
    り、該スイッチは第１制御器（Ｒ）を非作用状態に切り
    替える請求項１記載の位相制御回路。
  3. 【請求項３】制御可能なスイッチ（Ｓ）は、第１位相比
    較器（P1）の第１入力側の前か、または第１位相比較器
    （P1）と第１制御器（Ｒ）との間、または第１制御器
    （Ｒ）とサーボ発振器（VCO）との間に接続されてお
    り、第２制御器（MP）は位相制御回路を調整するために
    制御可能なスイッチ（Ｓ）を開放し、調整後再び閉成す
    る請求項２記載の位相制御回路。
  4. 【請求項４】CDプレーヤの位相制御回路はEFM信号から
    ディスク駆動部制御のための同期信号を形成し、前記EF
    M信号は第１位相比較器（P1）の第１入力側に供給され
    る請求項１から３いずれか１項記載の位相制御回路。
  5. 【請求項５】調整はCDプレーヤの投入接続の後毎に行わ
    れる請求項４記載の位相制御回路。
  6. 【請求項６】調整は新たなCDディスクの演奏の前毎に行
    われる請求項４または５記載の位相制御回路。
  7. 【請求項７】調整は、データ信号が再生されないときに
    行われる請求項４から６いずれか１項記載の位相制御回
    路。
  8. 【請求項８】データ信号のエラー率が所定の閾値を上回
    る際に調整が実行される請求項４から７いずれか１項記
    載の位相制御回路。
  9. 【請求項９】調整はデータ再生の欠落時に行われる請求
    項４から８いずれか１項記載の位相制御回路。
  10. 【請求項１０】調整はトラック跳躍中に行われる請求項
    ４から９いずれか１項記載の位相制御回路。
  11. 【請求項１１】調整は２つの音楽曲の間の休止中に行わ
    れる請求項４から10いずれか１項記載の位相制御回路。
  12. 【請求項１２】調整直前に調節されたディスク駆動部の
    回転数が調整の持続中維持される請求項４から11いずれ
    か１項記載の位相制御回路。
JP1506522A 1988-06-16 1989-05-26 位相制御回路 Expired - Fee Related JP2663991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3820477.0 1988-06-16
DE3820477A DE3820477A1 (de) 1988-06-16 1988-06-16 Phasenregelkreis

Publications (2)

Publication Number Publication Date
JPH02504695A JPH02504695A (ja) 1990-12-27
JP2663991B2 true JP2663991B2 (ja) 1997-10-15

Family

ID=6356654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1506522A Expired - Fee Related JP2663991B2 (ja) 1988-06-16 1989-05-26 位相制御回路

Country Status (14)

Country Link
US (1) US5012204A (ja)
EP (2) EP0374235B1 (ja)
JP (1) JP2663991B2 (ja)
KR (1) KR0139097B1 (ja)
CN (1) CN1017293B (ja)
AT (1) ATE113147T1 (ja)
DE (2) DE3820477A1 (ja)
DK (1) DK175141B1 (ja)
ES (1) ES2066881T3 (ja)
HK (1) HK105995A (ja)
HU (1) HU207623B (ja)
MY (1) MY104037A (ja)
SG (1) SG32562G (ja)
WO (1) WO1989012932A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2248353B (en) * 1990-09-29 1994-04-27 Stc Plc Frequency reference circuit
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
US5304955A (en) * 1992-11-19 1994-04-19 Motorola, Inc. Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
CN1048280C (zh) * 1995-06-24 2000-01-12 青岛大学 海藻酒的制备方法
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
CN102045065B (zh) * 2009-10-19 2015-08-05 瑞昱半导体股份有限公司 频率相位调整装置及其相关方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2065395B (en) * 1979-11-29 1983-07-06 Sony Corp Frequency controlled signal generating circuit arrangements
JPS5764371A (en) * 1980-09-30 1982-04-19 Toshiba Corp Rotation control system of disk recording medium
JPS5971168A (ja) * 1982-10-15 1984-04-21 Victor Co Of Japan Ltd 情報記録媒体円盤の回転制御装置
JPS59227069A (ja) * 1983-06-06 1984-12-20 Aiwa Co Ltd デイジタルオ−デイオデイスク再生装置
JPS6124055A (ja) * 1984-07-13 1986-02-01 Matsushita Electric Ind Co Ltd デイスク再生装置の回転制御装置

Also Published As

Publication number Publication date
JPH02504695A (ja) 1990-12-27
DK175141B1 (da) 2004-06-14
WO1989012932A1 (fr) 1989-12-28
DE58908532D1 (de) 1994-11-24
HUT52287A (en) 1990-06-28
HU894041D0 (en) 1990-05-28
DE3820477A1 (de) 1989-12-21
CN1017293B (zh) 1992-07-01
EP0374235B1 (de) 1994-10-19
EP0374235A1 (de) 1990-06-27
CN1039162A (zh) 1990-01-24
KR0139097B1 (en) 1998-06-15
MY104037A (en) 1993-10-30
ATE113147T1 (de) 1994-11-15
HU207623B (en) 1993-04-28
EP0346664A1 (de) 1989-12-20
KR900702660A (ko) 1990-12-08
DK41690A (da) 1990-02-16
HK105995A (en) 1995-07-07
DK41690D0 (da) 1990-02-16
US5012204A (en) 1991-04-30
SG32562G (en) 1995-09-18
ES2066881T3 (es) 1995-03-16

Similar Documents

Publication Publication Date Title
KR930007182B1 (ko) 고속 액세스 시간을 가진 광 디스크 레코드 플레이어
JP2002260333A (ja) 記録媒体記録方法および記録媒体記録装置
JP2663991B2 (ja) 位相制御回路
JPH05325403A (ja) スピンドルサーボ回路
JPH08107352A (ja) 位相同期システム
US6229774B1 (en) Method and apparatus for a phase locked loop
KR100307125B1 (ko) 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로
JPH10257041A (ja) フェイズロックドループ回路及び再生装置
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
JP2001076436A (ja) 位相同期回路及び位相同期方法及び情報記憶装置
JPH0755717Y2 (ja) Ｃｄプレーヤ
KR100207490B1 (ko) 디지탈 비디오 디스크의 등화기 제어 장치 및 그 제어 방법
JP2595091B2 (ja) ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置
JPH0119497Y2 (ja)
KR0139432Y1 (ko) 영상가요시스템의 위상동기루프 안정화제어장치
JPH0734538Y2 (ja) Ｐｌｌ回路
JPH11328841A (ja) 制御装置
JP2578546Y2 (ja) 光デイスク再生装置
JPH02312060A (ja) 情報再生装置
JPH05182417A (ja) ディジタル信号記録再生装置
JPH0877723A (ja) 光ディスク再生装置
JPH0198171A (ja) ディスク再生装置のトラッキング制御回路
JPS61137279A (ja) デイスクプレ−ヤ
KR980004729A (ko) 디스크 재생기의 서보 이득 자동 조정 장치
JPH11176110A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees