JPS61248264A - 記録情報再生装置の読み取り速度調整装置 - Google Patents
記録情報再生装置の読み取り速度調整装置Info
- Publication number
- JPS61248264A JPS61248264A JP60089643A JP8964385A JPS61248264A JP S61248264 A JPS61248264 A JP S61248264A JP 60089643 A JP60089643 A JP 60089643A JP 8964385 A JP8964385 A JP 8964385A JP S61248264 A JPS61248264 A JP S61248264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reading speed
- signal
- resistor
- speed command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は記録情報再生装置の情報読み取り速度を調整す
る読み取り速度調整装置忙関する。
る読み取り速度調整装置忙関する。
背景技術
従来、ビデオディスクプレーヤ、ＣＤプレーヤあるいは
テープデツキ等の記録情報再生装置には情報読み取り速
度を所定の範囲で変化して好みの演奏速度に設定するこ
とが出来るものがある。かかる装置においては、いわゆ
るピッチコントロールのつまみ等を回すととくよって所
望の演奏速度を得るのであるが、例えばディジタルオー
ディオディスクプレーヤにおいては、読み取り信号から
抽出した再生クロックと基本クロックとを比較してスピ
ンドルサーボをなしつつディジタル信号の復調がなされ
ているので、上記ピッチコントロールのつまみを早く回
すと基本クロックの周波数変化にスピンドルサーボが追
従し切れず、再生クロックと基本クロック信号との同期
がとれないので、ディジタル信号の復調がなされないと
いう不具合を生ずることがある。
テープデツキ等の記録情報再生装置には情報読み取り速
度を所定の範囲で変化して好みの演奏速度に設定するこ
とが出来るものがある。かかる装置においては、いわゆ
るピッチコントロールのつまみ等を回すととくよって所
望の演奏速度を得るのであるが、例えばディジタルオー
ディオディスクプレーヤにおいては、読み取り信号から
抽出した再生クロックと基本クロックとを比較してスピ
ンドルサーボをなしつつディジタル信号の復調がなされ
ているので、上記ピッチコントロールのつまみを早く回
すと基本クロックの周波数変化にスピンドルサーボが追
従し切れず、再生クロックと基本クロック信号との同期
がとれないので、ディジタル信号の復調がなされないと
いう不具合を生ずることがある。
よって、本発明の目的とするところは、ピッチコントロ
ールの急速な回動があっても再生系における同期はずれ
が生ずることを防止した読み取り速度調整装置を提供す
ることである。
ールの急速な回動があっても再生系における同期はずれ
が生ずることを防止した読み取り速度調整装置を提供す
ることである。
上記目的を達成する為に本発明の読み取り速度調整装置
においては、操作によって設定される演奏速度を示す読
み取り速度指令信号の変化を遅延手段によって緩やかに
して該信号の変化率を一定値以下に維持し、これを基本
クロック信号発生回路に供給する構成としている。
においては、操作によって設定される演奏速度を示す読
み取り速度指令信号の変化を遅延手段によって緩やかに
して該信号の変化率を一定値以下に維持し、これを基本
クロック信号発生回路に供給する構成としている。
以下、本発明の一実施例について第１図を参照しつつ詳
細に説明する。
細に説明する。
第１図は、本発明をＣＤプレーヤに適用した場合の実施
例を示している。ＣＤプレーヤにおいては、音楽情報等
が記録されたディスクｌのビット列からなるトラックに
ピックアップ２のレーザダイオード（図示せず）からレ
ーザビームが照射され、レーザビームの反射光をピック
アップ２の７中トデイテクタ（図示せず）によシ検出し
ている。
例を示している。ＣＤプレーヤにおいては、音楽情報等
が記録されたディスクｌのビット列からなるトラックに
ピックアップ２のレーザダイオード（図示せず）からレ
ーザビームが照射され、レーザビームの反射光をピック
アップ２の７中トデイテクタ（図示せず）によシ検出し
ている。
なお、レーザビームが正しく照射されるよって、ピック
アップ２には対物レンズ、フォーカシングアクチュエー
タ及びトラッキングアクチュエータ等が内蔵されている
がここでは詳述しない。ピックアップ２からの出力はフ
ォーカシングエラー生成回路３、トラッキングエラー生
成回路４、データ読み取り回路５及び再生クロック生成
・位相比較回路６に供給される。
アップ２には対物レンズ、フォーカシングアクチュエー
タ及びトラッキングアクチュエータ等が内蔵されている
がここでは詳述しない。ピックアップ２からの出力はフ
ォーカシングエラー生成回路３、トラッキングエラー生
成回路４、データ読み取り回路５及び再生クロック生成
・位相比較回路６に供給される。
フォーカシングエラー生成回路３及びトラッキングエラ
ー生成回路４は、フォトディテクタの出力からそれぞれ
フォーカシング制御信号及びトラッキング制御信号を発
生する。フォーカシング制御信号はフォーカシングアン
プ７によって増幅されてピックアップ２のフォーカシン
グアクチェエータを駆動する。また、トラッキング制御
信号はトラッキングアンプ８によって増幅されて上記ト
ラッキングアクチュエータを駆動する。このようにして
、フォーカスサーボ及びトラッキングサーボ系が形成さ
れている。
ー生成回路４は、フォトディテクタの出力からそれぞれ
フォーカシング制御信号及びトラッキング制御信号を発
生する。フォーカシング制御信号はフォーカシングアン
プ７によって増幅されてピックアップ２のフォーカシン
グアクチェエータを駆動する。また、トラッキング制御
信号はトラッキングアンプ８によって増幅されて上記ト
ラッキングアクチュエータを駆動する。このようにして
、フォーカスサーボ及びトラッキングサーボ系が形成さ
れている。
再生クロック生成・位相比較回路６は上記フォトディテ
クタの出力からクロック成分を抽出し、このクロック成
分と供給される基本クロック信号との位相を比較して、
位相差に応じた差出力を駆動アンプ９に供給する。駆動
アンプ９は該差出力に応じてスピンドルモータ１０の回
転を増減する。
クタの出力からクロック成分を抽出し、このクロック成
分と供給される基本クロック信号との位相を比較して、
位相差に応じた差出力を駆動アンプ９に供給する。駆動
アンプ９は該差出力に応じてスピンドルモータ１０の回
転を増減する。
そして上記クロック成分の位相・周波数が基本クロック
信号と一致するようにすなわち、上記差出力が０となる
ようにスピンドルサーボがなされる。
信号と一致するようにすなわち、上記差出力が０となる
ようにスピンドルサーボがなされる。
また、上記クロック成分はデータ読み取り回路５に供給
される。データ読み取９回路５は上記クロック成分に基
づいて、フォトディテクタの出力からディジタル音楽情
報信号を復調する。この音楽情報信号は誤シ訂正回路１
１によって誤り訂正がなされてＤ／Ａコンバータ１２に
供給される。Ｄ／Ａコンバータ１２は上記音楽情報信号
をアナログ信号に変換してローパスフィルタ１３に供給
する。誤シ訂正回路１１及びＤ／Ａコンバータは基本ク
ロック信号に同期して動作している。ローパスフィルタ
１３は上記アナログ信号を滑らかにしてこれをオーディ
オ信号として出力する。
される。データ読み取９回路５は上記クロック成分に基
づいて、フォトディテクタの出力からディジタル音楽情
報信号を復調する。この音楽情報信号は誤シ訂正回路１
１によって誤り訂正がなされてＤ／Ａコンバータ１２に
供給される。Ｄ／Ａコンバータ１２は上記音楽情報信号
をアナログ信号に変換してローパスフィルタ１３に供給
する。誤シ訂正回路１１及びＤ／Ａコンバータは基本ク
ロック信号に同期して動作している。ローパスフィルタ
１３は上記アナログ信号を滑らかにしてこれをオーディ
オ信号として出力する。
上述した基本クロック信号は、基本タロツク発生回路１
４から供給される。基本クロック発生回路１４は例えば
可変容量ダイオードを用いたｖＣＯによって形成される
。そして、基本クロック変化回路１５から供給される読
み取り速度に対応した例えば電圧信号に応じた周波数の
基本クロック信号を発生するのである。
４から供給される。基本クロック発生回路１４は例えば
可変容量ダイオードを用いたｖＣＯによって形成される
。そして、基本クロック変化回路１５から供給される読
み取り速度に対応した例えば電圧信号に応じた周波数の
基本クロック信号を発生するのである。
基本クロック発生回路１４及び基本クロック変化回路１
５は、読み取り速度を設定する読み取り速度指令回路２
０と、信号のレベル変化を緩やかにする遅延回路２１と
、ＶＣＯ２２とによって形成されており、この具体回路
例を第２図を参照しつつ説明する。
５は、読み取り速度を設定する読み取り速度指令回路２
０と、信号のレベル変化を緩やかにする遅延回路２１と
、ＶＣＯ２２とによって形成されており、この具体回路
例を第２図を参照しつつ説明する。
まず、読み取り速度指令回路２０について説明する。
読み取り速度指令回路２０はバイアス電源ｖｃｃと接地
間に接続された可変抵抗ｖＲによる抵抗分圧回路によっ
て形成される。所望の演奏速度に応じて設定されたこの
抵抗分圧出力は摺動子を経て読み取り速度指令信号とし
て遅延回路２１に供給される。
間に接続された可変抵抗ｖＲによる抵抗分圧回路によっ
て形成される。所望の演奏速度に応じて設定されたこの
抵抗分圧出力は摺動子を経て読み取り速度指令信号とし
て遅延回路２１に供給される。
遅延回路２１は抵抗Ｒ１とコンデンサＣ１とを直列に接
続した充放電回路によって形成されており、抵抗Ｒ１の
他端には上記抵抗分圧回路の出力電圧が印加される。ま
た、コンデンサＣ４の他端は接地されている。抵抗Ｒ１
とコンデンサＣ１との接続点の電圧は結合抵抗Ｒ２を介
してＶＣＯ２２の可変容量ダイオードＶＤに印加される
。コンデンサＣ４は、抵抗Ｒ４とコンデンサＣ４によっ
て定まる時定数にて印加電圧に応じた充放電を行なうの
で上記摺動子を急に回動しても可変容量ダイオードＶＤ
に印加される電圧の変化は抑制されて緩やかに変化し、
かつ、この電圧の変化率はある値以下に抑制される。
続した充放電回路によって形成されており、抵抗Ｒ１の
他端には上記抵抗分圧回路の出力電圧が印加される。ま
た、コンデンサＣ４の他端は接地されている。抵抗Ｒ１
とコンデンサＣ１との接続点の電圧は結合抵抗Ｒ２を介
してＶＣＯ２２の可変容量ダイオードＶＤに印加される
。コンデンサＣ４は、抵抗Ｒ４とコンデンサＣ４によっ
て定まる時定数にて印加電圧に応じた充放電を行なうの
で上記摺動子を急に回動しても可変容量ダイオードＶＤ
に印加される電圧の変化は抑制されて緩やかに変化し、
かつ、この電圧の変化率はある値以下に抑制される。
さらにＶＣＯ２２の構成について説明する。バイアス電
源ｖｃｃと接地間にトランジスタＱ１とエミッタ抵抗Ｒ
５が直列に接続され、また、ベースバイアス抵抗Ｒ３と
Ｒ４が直列に接続されている。抵抗Ｒ３とＲ４の接続点
はトランジスタＱ１のベースに接続される。このベース
と接地間にコンデンサＣ７と０３が直列接続される。コ
ンデンサＣ２とＣ３の接続点とトランジスタＱ１のエミ
ッタは接続される。このエミッタの出力は結合コンデン
サＣ４を介してバッファアンプ２３に供給され、バッフ
ァアンプ２３の出力端子から基本クロック信号が出力さ
れる。トランジスタＱ１のベースは結合コンデンサＣ５
を介して結合抵抗Ｒ２及び可変容量ダイオードＶＤの一
端に接続される。この可変容量ダイオードＶＤの他端は
インダクタＬを経て接地されている。インダクタＬと、
可変容量ダイオードＶＤと、コンデンサＣ２，Ｃ３及び
Ｃ５とはトランジスタ発振回路の共振回路を構成する。
源ｖｃｃと接地間にトランジスタＱ１とエミッタ抵抗Ｒ
５が直列に接続され、また、ベースバイアス抵抗Ｒ３と
Ｒ４が直列に接続されている。抵抗Ｒ３とＲ４の接続点
はトランジスタＱ１のベースに接続される。このベース
と接地間にコンデンサＣ７と０３が直列接続される。コ
ンデンサＣ２とＣ３の接続点とトランジスタＱ１のエミ
ッタは接続される。このエミッタの出力は結合コンデン
サＣ４を介してバッファアンプ２３に供給され、バッフ
ァアンプ２３の出力端子から基本クロック信号が出力さ
れる。トランジスタＱ１のベースは結合コンデンサＣ５
を介して結合抵抗Ｒ２及び可変容量ダイオードＶＤの一
端に接続される。この可変容量ダイオードＶＤの他端は
インダクタＬを経て接地されている。インダクタＬと、
可変容量ダイオードＶＤと、コンデンサＣ２，Ｃ３及び
Ｃ５とはトランジスタ発振回路の共振回路を構成する。
そして、可変容量ダイオードＶＤに印加される電圧に応
じて発振周波数が変化し基本クロック信号の周波数が変
化する。
じて発振周波数が変化し基本クロック信号の周波数が変
化する。
このように構成されているので、読み取り速度指令回路
２０の出力レベルが急速に変化しても、このレベル変化
が遅延回路２１によって緩やかに調整されてＶＣＯ２２
に供給されるので、基本クロック信号の周波数変化は緩
やかなものになる。そして、スピンドルサーボ系が基本
クロック信号に十分に追従して動作するので、読み取ら
れたディジタル信号のクロック成分と基本クロック信号
との同期外れを抑制することが可能となる。
２０の出力レベルが急速に変化しても、このレベル変化
が遅延回路２１によって緩やかに調整されてＶＣＯ２２
に供給されるので、基本クロック信号の周波数変化は緩
やかなものになる。そして、スピンドルサーボ系が基本
クロック信号に十分に追従して動作するので、読み取ら
れたディジタル信号のクロック成分と基本クロック信号
との同期外れを抑制することが可能となる。
さらに、第３図に本発明の他の実施例を示す。
同図においては、再生クロック生成・位相比較回路６の
位相差出力がある値を越えると絶対値回路２４によシト
ランジスタＱ２のコレクタ・エミッタ間抵抗が徐々に減
少して第２図に示された遅延回路２１の出力を制限する
の゛である。このようにすれば、スピンドルサーボ系の
ロックが外れる限界付近まで、遅延回路２１の出力の応
答性を早めることが可能である。かかる回路をマイクロ
プロセッサを用いて、例えば第４図に示すような回路構
成によって実現することが出来る。この場合には、マイ
クロプロセッサの出力値は、キーボードから入力された
値に対応した所定値までプログラムされた手順によって
段階的に増加もしくは減少され、かつ、上記位相差出力
のレベルに応じて上記出力値は選択されるのである。そ
して、同様の効果を得ることが出来る。
位相差出力がある値を越えると絶対値回路２４によシト
ランジスタＱ２のコレクタ・エミッタ間抵抗が徐々に減
少して第２図に示された遅延回路２１の出力を制限する
の゛である。このようにすれば、スピンドルサーボ系の
ロックが外れる限界付近まで、遅延回路２１の出力の応
答性を早めることが可能である。かかる回路をマイクロ
プロセッサを用いて、例えば第４図に示すような回路構
成によって実現することが出来る。この場合には、マイ
クロプロセッサの出力値は、キーボードから入力された
値に対応した所定値までプログラムされた手順によって
段階的に増加もしくは減少され、かつ、上記位相差出力
のレベルに応じて上記出力値は選択されるのである。そ
して、同様の効果を得ることが出来る。
なお、実施例においては遅延手段を電気的に構成してい
るが、これを機械的に構成することも可能である。例え
ば可変抵抗ＶＲの回転軸にバネと、粘性抵抗と、制動片
等とを組合せて摺動子を緩やかに回動する緩動作構造と
するのである。また、基本クロック信号を出力する発振
回路の発振周波数を設定する可変容量コンデンサや可変
インダクタを例えば上述のような構造によって緩やかに
作動するようにしても良い。
るが、これを機械的に構成することも可能である。例え
ば可変抵抗ＶＲの回転軸にバネと、粘性抵抗と、制動片
等とを組合せて摺動子を緩やかに回動する緩動作構造と
するのである。また、基本クロック信号を出力する発振
回路の発振周波数を設定する可変容量コンデンサや可変
インダクタを例えば上述のような構造によって緩やかに
作動するようにしても良い。
また、記録情報再生装置としては、記録媒体の記録情報
からクロック情報を得る方式のものであれば、本発明を
適用し得ることは明らかである。
からクロック情報を得る方式のものであれば、本発明を
適用し得ることは明らかである。
上述した読み取り速度指令信号は電圧信号に限定される
ものではない。
ものではない。
以上説明したように本発明の記録情報再生装置の読み取
り速度調整装置においては、遅延手段を設けて、読み取
り速度指令信号を緩やかに変化せしめて、これを基本ク
ロック信号発生手段に供給する構成としているので、演
奏速度を設定するピッチコントロール等を早く操作して
も音の途切れ等が発生せず動作が安定であシ、かつ安価
に構成されるので好ましいのである。
り速度調整装置においては、遅延手段を設けて、読み取
り速度指令信号を緩やかに変化せしめて、これを基本ク
ロック信号発生手段に供給する構成としているので、演
奏速度を設定するピッチコントロール等を早く操作して
も音の途切れ等が発生せず動作が安定であシ、かつ安価
に構成されるので好ましいのである。
第１図は、本発明の記録情報再生装置の実施例を示すブ
ロック図、第２図は、第１図の基本クロック発生回路及
び基本クロック変化回路の具体回路を示す図、第３図は
、他の実施例を示す回路図、第４図は、第３図に示され
た回路をマイクロプロセッサによって構成した例を示す
回路図である。 主要部分の符号の説明
ロック図、第２図は、第１図の基本クロック発生回路及
び基本クロック変化回路の具体回路を示す図、第３図は
、他の実施例を示す回路図、第４図は、第３図に示され
た回路をマイクロプロセッサによって構成した例を示す
回路図である。 主要部分の符号の説明
Claims (2)
- （１）情報記録媒体の記録情報を基本クロック信号に基
づいた読み取り速度で読み出しこれを復調する記録情報
再生装置の読み取り速度調整装置であって、設定された
読み取り速度に応じた読み取り速度指令信号を発生する
読み取り速度指令手段と、前記読み取り速度指令信号を
遅延せしめる遅延手段と、前記遅延手段の出力に応じた
周波数の前記基本クロック信号を発生する基本クロック
信号発生手段とを有することを特徴とする記録情報再生
装置の読み取り速度調整装置。 - （２）前記遅延手段は充放電回路によって形成されるこ
とを特徴とする特許請求の範囲第１項記載の記録情報再
生装置の読み取り速度調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089643A JPS61248264A (ja) | 1985-04-25 | 1985-04-25 | 記録情報再生装置の読み取り速度調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089643A JPS61248264A (ja) | 1985-04-25 | 1985-04-25 | 記録情報再生装置の読み取り速度調整装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248264A true JPS61248264A (ja) | 1986-11-05 |
| JPH0510752B2 JPH0510752B2 (ja) | 1993-02-10 |
Family
ID=13976450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60089643A Granted JPS61248264A (ja) | 1985-04-25 | 1985-04-25 | 記録情報再生装置の読み取り速度調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61248264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191692A (ja) * | 1987-09-30 | 1989-04-11 | Pfu Ltd | Ｄｃファンモータ制御方式 |
| FR2657162A1 (en) * | 1990-01-12 | 1991-07-19 | Marchal Eric | Non-automatic electronic device for aiding the synchronizing of the rhythms of several musical recordings |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932072A (ja) * | 1972-07-28 | 1974-03-23 | ||
| JPS5622477U (ja) * | 1979-07-28 | 1981-02-27 | ||
| JPS58189871A (ja) * | 1982-04-30 | 1983-11-05 | Sony Corp | デイジタル信号再生装置 |
| JPS6066368A (ja) * | 1983-09-20 | 1985-04-16 | Matsushita Electric Ind Co Ltd | デイスクプレ−ヤ |
-
1985
- 1985-04-25 JP JP60089643A patent/JPS61248264A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932072A (ja) * | 1972-07-28 | 1974-03-23 | ||
| JPS5622477U (ja) * | 1979-07-28 | 1981-02-27 | ||
| JPS58189871A (ja) * | 1982-04-30 | 1983-11-05 | Sony Corp | デイジタル信号再生装置 |
| JPS6066368A (ja) * | 1983-09-20 | 1985-04-16 | Matsushita Electric Ind Co Ltd | デイスクプレ−ヤ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191692A (ja) * | 1987-09-30 | 1989-04-11 | Pfu Ltd | Ｄｃファンモータ制御方式 |
| FR2657162A1 (en) * | 1990-01-12 | 1991-07-19 | Marchal Eric | Non-automatic electronic device for aiding the synchronizing of the rhythms of several musical recordings |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510752B2 (ja) | 1993-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5528574A (en) | Disk reproducing apparatus capable of increasing speed of access to disks recorded at constant linear velocity | |
| KR930007182B1 (ko) | 고속 액세스 시간을 가진 광 디스크 레코드 플레이어 | |
| JP2926900B2 (ja) | ディスク再生装置 | |
| JP3092657B2 (ja) | デ−タ再生方法及び装置 | |
| JP3442243B2 (ja) | デ−タ再生方法及び装置 | |
| JP2542097B2 (ja) | クロック生成用ｐｌｌ回路を含む読取線速度可変型ディスク記録情報再生装置 | |
| US20060187784A1 (en) | Write clock generation circuit and optical disk apparatus | |
| US6549492B1 (en) | Method and apparatus for run-out correction in a disk drive | |
| JPS6276061A (ja) | デイスク再生装置 | |
| US6633520B1 (en) | Method and apparatus for searching in a disk drive | |
| KR100416593B1 (ko) | 편심에러를 보상하는 광디스크 재생장치. | |
| JPS61248264A (ja) | 記録情報再生装置の読み取り速度調整装置 | |
| US6801482B1 (en) | Information record/reproduction unit and method thereof | |
| JPH05250804A (ja) | ディスク再生装置 | |
| JP2856563B2 (ja) | 光ディスクプレーヤ | |
| JPH0855423A (ja) | ディスクプレイヤ | |
| JP2718052B2 (ja) | トラッキングサーボのゲイン調整装置 | |
| JP2666934B2 (ja) | ディスク再生装置のトラッキング制御回路 | |
| JP2950542B2 (ja) | ディスク再生システムの特性切換装置 | |
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| JPH0572038B2 (ja) | ||
| JP2812332B2 (ja) | 光ディスク再生装置 | |
| JPH05189889A (ja) | ディジタルディスク再生装置 | |
| JPS5952457A (ja) | デジタルデイスク再生装置のモ−タ制御装置 | |
| JP2000057590A (ja) | ディスク再生装置 |