CN102045065B - 频率相位调整装置及其相关方法 - Google Patents
频率相位调整装置及其相关方法 Download PDFInfo
- Publication number
- CN102045065B CN102045065B CN200910208567.7A CN200910208567A CN102045065B CN 102045065 B CN102045065 B CN 102045065B CN 200910208567 A CN200910208567 A CN 200910208567A CN 102045065 B CN102045065 B CN 102045065B
- Authority
- CN
- China
- Prior art keywords
- frequency
- current
- difference
- controller
- given period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
揭示了一种频率相位调整装置及其相关方法。该频率相位调整装置包含第一、第二控制器及振荡电路。第一控制器依据目标频率与目前频率产生第一控制讯号。第二控制器依据第一控制讯号产生第二控制讯号,第二控制讯号相关于第一、第二频率差值与特定期间。振荡电路依据第一、第二频率差值与特定期间调整目前频率。目前频率在第一期间、特定期间及第二期间内,依序设定为第一、第二、第三频率。第一频率差值等于第一、第二频率的差值;第二频率差值等于第二、第三频率的差值。
Description
技术领域
本发明涉及一种频率相位调整装置及其相关方法,特别是涉及一种藉由同时调整频率与相位,来降低瞬间最大误差与震荡问题的装置及方法。
背景技术
一般来说,系统中想要震出想要的频率,不外乎使用振荡器来震出起始频率,再使用锁相回路(PLL)、压控振荡器(VCO)、数字控制振荡器(DCO)或者全数字锁相回路(ADPLL)等电路来控制想要的频率跟相位。其中,压控振荡器、数字控制振荡器或者全数字锁相回路等电路提供一个数字控制码或者一个控制电压给模拟电路,来产生相对应的频率与相位。
而在通讯系统中,常会遇到需要追上远程的频率与相位的情况。若是采用传统的锁相回路,则必须先追上对方的相位,再藉由跳相位的方式来追上对方的频率。但是在跳相位的那一瞬间,模拟数字转换器所接收到的回音/近端串音干扰对应到目前的相位,而回音/近端串音干扰消除器所消去的回音/近端串音干扰则是对应到前一个相位,此时会造成瞬间大误差的出现,并导致系统效能变差。若是采用传统的压控振荡器、数字控制振荡器或者全数字锁相回路等电路,则必须先追上对方的频率,但由于两者之间存在着相位误差,必须再藉由将频率调快(或调慢)来追上对方的相位,等到追上对方的相位后,此时频率又变得跟对方不一样,必须要再度将频率调慢(或调快),如此一来,系统很容易发生震荡的情形,导致系统崩溃。
发明内容
本发明的目的之一在于提供一种频率相位调整装置及其相关方法,以解决现有技术中的问题。
本发明的实施例揭示了一种频率相位调整装置。频率相位调整装置包含第一控制器、第二控制器以及振荡电路。第一控制器依据目标频率以及目前频率来产生第一控制讯号。第二控制器耦接于第一控制器,用来依据第一控制讯号来产生第二控制讯号,第二控制讯号对应于第一频率差值、特定期间以及第二频率差值。振荡电路耦接于第二控制器,用来依据第一频率差值、特定期间以及第二频率差值来调整目前频率。其中,于第一期间内,目前频率设定为第一频率;于紧接第一期间之后的特定期间内,目前频率设定为第二频率;于紧接特定期间之后的第二期间内,目前频率设定为第三频率。第一频率差值等于第一频率、第二频率的频率差值;以及第二频率差值等于第二频率、第三频率的频率差值。振荡电路为一压控振荡器、一数字控制振荡器或者一全数字锁相回路。
本发明的实施例还揭示了一种调整频率与相位的方法。该方法包含步骤:依据一目标频率以及一目前频率来产生一第一控制讯号;依据该第一控制讯号来产生一第二控制讯号,该第二控制讯号对应于一第一频率差值、一特定期间以及一第二频率差值;以及依据该第一频率差值、该特定期间以及该第二频率差值来调整该目前频率。其中,于一第一期间内,该目前频率设定为一第一频率;于紧接该第一期间之后的该特定期间内,该目前频率设定为一第二频率;于紧接该特定期间之后的一第二期间内,该目前频率设定为一第三频率。而第一频率差值等于该第一频率、该第二频率的频率差值,且第二频率差值等于该第二频率、该第三频率的频率差值。
附图说明
图1为本发明频率相位调整装置的一实施例的功能方块图。
图2为图1所示的第一控制器的一范例的示意图。
图3(包含有图3A以及图3B)为说明图1所示的第二控制器如何决定第一频率差值、特定期间以及第二频率差值来调整振荡电路的目前频率的示意图。
图4为本发明调整频率与相位的方法的一操作范例的流程图。
附图符号说明
100 频率相位调整装置
110 第一控制器
120 第二控制器
130 振荡电路
fT 目标频率
fC 目前频率
SC1 第一控制讯号
SC2 第二控制讯号
210 比例控制器
220 积分控制器
230 微分控制器
240 第一加法器
250 第二加法器
fe 频率误差
Sd1、Sd2、Sd3运算结果
f1 第一频率
f2 第二频率
f3 第三频率
Δf1 第一频率差值
Δf2 第二频率差值
T1、T3期间
T2 特定期间
402~430步骤
具体实施方式
请参考图1,图1为本发明频率相位调整装置100的一实施例的功能方块图。如图1所示,频率相位调整装置100包含(但不局限于)第一控制器110、第二控制器120以及振荡电路130。第一控制器110依据一目标频率fT以及一目前频率fC来产生一第一控制讯号SC1。第二控制器120耦接于第一控制器110,用来依据第一控制讯号SC1来产生第二控制讯号SC2,而第二控制讯号SC对应于第一频率差值Δf1、一特定期间T2以及一第二频率差值Δf2。振荡电路130耦接于第二控制器120,用来依据第一频率差值Δf1、特定期间T2以及第二频率差值Δf2来调整目前频率fC。关于第二控制器120如何决定上述所提及的各参数以调整振荡电路130的目前频率fC将于下列实施例中作进一步的说明。
于本实施例中,振荡电路130可为一压控振荡器(VCO)、一数字控制振荡器(DCO)或者一全数字锁相回路(ADPLL),但本发明并不局限于此,亦可为其它种类的振荡电路。关于压控振荡器、数字控制振荡器以及全数字锁相回路的相关细节与运作,为本领域的技术人员所熟知,于此不再赘述。此外,第一控制器110可采用一比例(proportional)控制器、一积分(integral)控制器以及一微分(derivative)控制器中的至少其一来实施,但此并非本发明的限制条件。
请参考图2,图2为图1所示的第一控制器110的一范例的示意图。如图2所示,第一控制器110包含一比例控制器210、一积分控制器220、一微分控制器230、一第一加法器240以及一第二加法器250,其数学模型表示如下:
其中,e(t)表示通过第一加法器240来执行一加法运算(例如相减)于目标频率fT与目前频率fC上,所产生的频率误差fe;而Kp、Ki、Kd则分别代表比例控制器210、积分控制器220以及微分控制器230的比例增益、积分增益以及微分增益,且Kp、Ki、Kd皆小于1。由图2可得知,将频率误差fe分别经过比例控制器210、积分控制器220以及微分控制器230进行运算之后,便可以得到各自的运算结果Sd1、Sd2、Sd3。最后,第二加法器250再将所得到的运算结果Sd1、Sd2、Sd3进行相加,以产生第一控制讯号SC1给后端的第二控制器120。
请注意,一般在使用上,并不一定要同时使用比例控制器210、积分控制器220以及微分控制器230。举例而言,可使用比例控制器210与积分控制器220,或者仅单独使用比例控制器210来实施第一控制器110。换言之,可采用比例控制器210、积分控制器220以及微分控制器230中的至少其一来实施第一控制器110。
请参考图3,图3(包含有图3A以及图3B)为说明图1所示的第二控制器120如何决定第一频率差值Δf1、特定期间T2以及第二频率差值Δf2等参数来调整振荡电路130的目前频率fC的示意图。其中,于期间T1内,目前频率fC设定为一第一频率f1;于紧接着期间T1之后的特定期间T2内,目前频率fC设定为一第二频率f2;于紧接着特定期间T2之后的期间T3内,目前频率fC设定为一第三频率f3。且第一频率差值Δf1等于第一频率f1与第二频率f2的频率差值,而第二频率差值Δf2等于第二频率f2与第三频率f3的频率差值。
当目标频率fT大于目前频率fC(或者目标相位是领先目前相位)时,就必须调高目前频率fC,以追上目标频率fT。如图3A所示,于期间T1内,目前频率fC原本落在第一频率f1,此时第二控制器120会决定第一频率差值Δf1来将目前频率fC由第一频率f1调高至第二频率f2(f2>f1),而在特定期间T2内,将目前频率fC维持在第二频率f2以同时追上目标相位(此时目前相位的变化量等于Δf1×T2)。之后,第二控制器120再决定第二频率差值Δf2来将目前频率fC由第二频率f2调降至第三频率f3,其中第三频率f3介于第一频率f1以及第二频率f2之间(亦即f2>f3>f1)。由于第三频率f3大于第一频率f1,因此目前频率fC可慢慢追上目标频率fT。如此一来,通过此种方式,可以同时调高目前频率fC并追上目标相位。
另一方面,当目标频率fT小于目前频率fC(或者目标相位落后目前相位)时,就必须调降目前频率fC。如图3B所示,于期间T1内,目前频率fC原本落在第一频率f1,此时第二控制器120会决定第一频率差值Δf1来将目前频率fC由第一频率f1调降至第二频率f2(f1>f2),而在特定期间T2内,将目前频率fC维持在第二频率f2以同时调降目前相位(此时目前相位的变化量等于Δf1×T2)。之后,第二控制器120再决定第二频率差值Δf2来将目前频率fC由第二频率f2调升至第三频率f3,其中第三频率f3介于第一频率f1以及第二频率f2之间(亦即f1>f3>f2)。由于第三频率f3小于第一频率f1,因此目前频率fC可慢慢接近目标频率fT。如此一来,通过此种方式,可以同时调降目前频率fC并调降目前相位。
请注意,上述的各参数-第一频率差值Δf1、特定期间T2以及第二频率差值Δf2并非固定的,可依照实际需求而做相对应的调整。另外,在收敛模式中,可将第一频率差值Δf1、特定期间T2以及第二频率差值Δf2设定成较大的数值,以加速收敛时间,等到目前频率fC已经很接近目标频率fT时,再进入寻频模式(tracking mode)中,将第一频率差值Δf1、特定期间T2以及第二频率差值Δf2设定成较小的数值来进行微调。如此一来,可以取得最大瞬间误差以及震荡的平衡点,让误差最小。
简言之,本发明所揭示的频率相位调整装置100是通过使用第二控制器120来控制第一频率差值Δf1、特定期间T2以及第二频率差值Δf2等参数,以同时调整目前频率以及目前相位。相较于现有技术,若是采用传统的锁相回路来追相位,会造成瞬间大误差的出现;若是采用传统的压控振荡器、数字控制振荡器或者全数字锁相回路等电路来追频率,则会发生系统震荡的问题。因此,采用本发明所揭示的频率相位调整装置100,可以同时解决瞬间最大误差与震荡问题,将所有的影响降到最低以提升整体效能。
当然,以上所述的实施例仅用来作为本发明的范例说明,并非本发明的限制条件。本领域的技术人员应可了解,在不违背本发明的精神的前提下,第二控制器120的各种变化皆是可行的,此亦属于本发明所涵盖的范畴。
请参考图4,图4为本发明调整频率与相位的方法的一操作范例的流程图,其包含(但不局限于)以下的步骤(请注意,假若可获得实质上相同的结果,则这些步骤并不一定要遵照图4所示的执行次序来执行):
步骤402:开始。
步骤404:依据目标频率以及目前频率来产生第一控制讯号。
步骤406:依据第一控制讯号来产生第二控制讯号,第二控制讯号对应于第一频率差值、特定期间以及第二频率差值。
步骤408:依据第一频率差值、特定期间以及第二频率差值来调整目前频率。
步骤410:于第一期间内,目前频率设定为第一频率。
步骤420:于特定期间内,目前频率设定为第二频率。
步骤430:于第二期间内,目前频率设定为第三频率。
请讲话图4所示的各步骤、图1所示的各组件以及图3的示意图即可明白各组件如何运作,为简洁起见,故于此不再赘述。其中步骤404是由第一控制器110所执行的,步骤406是由第二控制器120所执行的,步骤408是由振荡电路130所执行的,而步骤412、420、430则分别说明在图3中(包含图3A以及图3B)所示的期间T1、特定期间T2、期间T3内,目前频率fC的设定值。
上述流程的各步骤仅为本发明所举可行的实施例,并非限制本发明的限制条件,且在不违背本发明的精神的前提下,此方法可还包含其它的中间步骤或者可将几个步骤合并成单一步骤,以做适当的变化。
以上所述的实施例仅用来说明本发明的技术特征,并非用来局限本发明的范畴。由上可知,本发明提供一种频率相位调整装置及其相关调整频率与相位的方法。通过使用第二控制器120来控制第一频率差值Δf1、特定期间T2以及第二频率差值Δf2等参数,可同时调整目前频率以及目前相位,以解决瞬间最大误差与震荡问题。此外,可视实际需求来调整上述各参数。举例而言,在收敛模式中,可将第一频率差值Δf1、特定期间T2以及第二频率差值Δf2设定成较大的数值,来加速收敛时间;而在进入寻频模式后,可将第一频率差值Δf1、特定期间T2以及第二频率差值Δf2设定成较小的数值来进行微调。如此一来,可以取得最大瞬间误差以及震荡的平衡点,让误差最小。且本发明所揭示的频率相位调整装置架构简单,可轻易地实现的。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (13)
1.一种频率相位调整装置,包含有:
一第一控制器,用来依据一目标频率以及一目前频率来产生一第一控制讯号;
一第二控制器,耦接于该第一控制器,用来依据该第一控制讯号来产生一第二控制讯号,该第二控制讯号对应于一第一频率差值、一特定期间以及一第二频率差值;以及
一振荡电路,耦接于该第二控制器,用来依据该第一频率差值、该特定期间以及该第二频率差值来调整其所产生的该目前频率;
其中,于一第一期间内,该目前频率设定为一第一频率;于紧接该第一期间之后的该特定期间内,该目前频率设定为一第二频率;于紧接该特定期间之后的一第二期间内,该目前频率设定为一第三频率;该第一频率差值等于该第一频率与该第二频率的频率差值;以及该第二频率差值等于该第二频率与该第三频率的频率差值。
2.如权利要求1所述的频率相位调整装置,其中该第三频率介于该第一频率与该第二频率之间,以及该第二频率差值小于该第一频率差值。
3.如权利要求1所述的频率相位调整装置,其中当该目标频率大于该目前频率时,该第一频率小于该第三频率,且该第三频率小于该第二频率。
4.如权利要求1所述的频率相位调整装置,其中当该目标频率小于该目前频率时,该第一频率大于该第三频率,且该第三频率大于该第二频率。
5.如权利要求1所述的频率相位调整装置,其中该第一频率差值在一收敛模式中的数值大于在一寻频模式中的数值,该特定期间在该收敛模式中的数值大于在该寻频模式中的数值,以及该第二频率差值在该收敛模式中的数值大于在该寻频模式中的数值。
6.如权利要求1所述的频率相位调整装置,其中该第一控制器包含一比例控制器、一积分控制器以及一微分控制器中的至少其一。
7.如权利要求1所述的频率相位调整装置,其中该振荡电路为一压控振荡器、一数字控制振荡器或者一全数字锁相回路。
8.一种调整频率与相位的方法,包含有:
依据一目标频率以及一目前频率来产生一第一控制讯号;
依据该第一控制讯号来产生一第二控制讯号,该第二控制讯号对应于一第一频率差值、一特定期间以及一第二频率差值;以及
依据该第一频率差值、该特定期间以及该第二频率差值来调整该目前频率;
其中,于一第一期间内,该目前频率设定为一第一频率;于紧接该第一期间之后的该特定期间内,该目前频率设定为一第二频率;于紧接该特定期间之后的一第二期间内,该目前频率设定为一第三频率;该第一频率差值等于该第一频率与该第二频率的频率差值;以及该第二频率差值等于该第二频率与该第三频率的频率差值。
9.如权利要求8所述的方法,其中该第三频率介于该第一频率与该第二频率之间,以及该第二频率差值小于该第一频率差值。
10.如权利要求8所述的方法,其中当该目标频率大于该目前频率时,该第一频率小于该第三频率,且该第三频率小于该第二频率。
11.如权利要求8所述的方法,其中当该目标频率小于该目前频率时,该第一频率大于该第三频率,且该第三频率大于该第二频率。
12.如权利要求8所述的方法,其中该第一频率差值在一收敛模式中的数值大于在一寻频模式中的数值,该特定期间在该收敛模式中的数值大于在该寻频模式中的数值,以及该第二频率差值在该收敛模式中的数值大于在该寻频模式中的数值。
13.如权利要求8所述的方法,其应用于一压控振荡器、一数字控制振荡器或者一全数字锁相回路中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910208567.7A CN102045065B (zh) | 2009-10-19 | 2009-10-19 | 频率相位调整装置及其相关方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910208567.7A CN102045065B (zh) | 2009-10-19 | 2009-10-19 | 频率相位调整装置及其相关方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102045065A CN102045065A (zh) | 2011-05-04 |
CN102045065B true CN102045065B (zh) | 2015-08-05 |
Family
ID=43910915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910208567.7A Active CN102045065B (zh) | 2009-10-19 | 2009-10-19 | 频率相位调整装置及其相关方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102045065B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1033433A (zh) * | 1987-12-03 | 1989-06-14 | 法国石油研究所 | 一种迅速,低噪声地将信号的频率和相位锁定于外加信号的频率和相位上的伺服装置 |
CN1039162A (zh) * | 1988-06-16 | 1990-01-24 | 德国索姆森-布兰特有限公司 | 相位控制电路 |
CN1756083A (zh) * | 2004-09-29 | 2006-04-05 | 瑞昱半导体股份有限公司 | 模拟数字转换器的取样频率的相位调整方法 |
-
2009
- 2009-10-19 CN CN200910208567.7A patent/CN102045065B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1033433A (zh) * | 1987-12-03 | 1989-06-14 | 法国石油研究所 | 一种迅速,低噪声地将信号的频率和相位锁定于外加信号的频率和相位上的伺服装置 |
CN1039162A (zh) * | 1988-06-16 | 1990-01-24 | 德国索姆森-布兰特有限公司 | 相位控制电路 |
CN1756083A (zh) * | 2004-09-29 | 2006-04-05 | 瑞昱半导体股份有限公司 | 模拟数字转换器的取样频率的相位调整方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102045065A (zh) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3182592B1 (en) | Digital fractional frequency phase-locked loop control method and phase-locked loop | |
Chiu et al. | A dynamic phase error compensation technique for fast-locking phase-locked loops | |
US20120287967A1 (en) | Pll circuit, communication device, and loopback test method of communication device | |
US8901975B2 (en) | Digital PLL with dynamic loop gain control | |
CN101753134B (zh) | 用于锁相环的软基准切换 | |
CN101783677B (zh) | 一种锁相环的锁定方法及锁定电路 | |
HK1040841A1 (en) | Method for tuning the bandwidth of a phase-locked loop | |
US20080284531A1 (en) | Fractional-n synthesized chirp generator | |
EP2761787B1 (en) | Apparatus and method for performing spread-spectrum clock control | |
CN101582692A (zh) | 一种提高数字锁相环性能的方法 | |
EP2804324A1 (en) | Digital phase-locked loop device with automatic frequency range selection | |
CN101188420A (zh) | 可自动校正振荡频率范围的回路系统及其相关方法 | |
US20110140790A1 (en) | Frequency synthesizers | |
CN105450218A (zh) | 用于锁相环的相位跟踪器 | |
US7646227B2 (en) | Digital phase discriminator | |
KR102376745B1 (ko) | 위상 고정 루프 및 그것의 동작 방법 | |
CN102045065B (zh) | 频率相位调整装置及其相关方法 | |
CN1881805B (zh) | 锁相回路的阻尼系数修正装置和方法 | |
US7583773B2 (en) | Frequency synthesizing device with automatic calibration | |
US20170324418A1 (en) | Frequency Synthesizing Device and Automatic Calibration Method Thereof | |
Zhang et al. | Feed-forward compensated high switching speed digital phase-locked loop frequency synthesizer | |
EP2632049B1 (en) | All digital phase locked loop and method of controlling the same | |
JPH06132820A (ja) | 周波数変換回路 | |
US8253500B2 (en) | Frequency-phase adjusting device and method thereof | |
CN102045063B (zh) | 用于锁相回路的压控振荡器的控制电路及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |