JPH05182417A

JPH05182417A - ディジタル信号記録再生装置

Info

Publication number: JPH05182417A
Application number: JP34611491A
Authority: JP
Inventors: Hiroaki Takeuchi; 宏壮武内
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-12-27
Filing date: 1991-12-27
Publication date: 1993-07-23

Abstract

(57)【要約】【目的】再生信号を出力し、外部でミックス等の処理
を行った後、再度入力し記録する時、再びテープの同一
位置に記録できるように再入力された信号の遅延量の制
御を行うディジタル信号記録再生装置を提供する。【構成】再入力されたテスト信号と内部で正確に遅延
されているテスト信号とを遅延比較回路１１で比較し、
両者の遅延差を検出して、両者の遅延量が一致するよう
に遅延量コントロール回路１２で再入力されたテスト信
号の遅延量を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号をディジタル
化して記録再生を行うディジタル信号記録再生装置に関
し、特にディジタル音声信号の編集手段に関するもので
ある。

【０００２】

【従来の技術】図４に通常のディジタル音声の編集回路
のブロック図を示す。３は編集処理回路、４は記録信号
処理回路、５は記録ヘッド、６は先行再生ヘッド、７は
再生信号処理回路、１０は遅延回路である。編集処理回
路３は、入力信号と、先行再生ヘッド６によって再生
し、再生信号処理回路７で、データ復調，エラー訂正等
の処理をし、遅延回路１０で遅延させた再生信号を入力
し、再生信号をフェードアウトし、入力信号をフェード
インし、そして、両者を加算処理するクロスフェード編
集、単純に入力信号と再生信号を接続するカット編集、
チャンネル１の再生信号をチャンネル２に記録するチャ
ンネル間ダビング等の処理した後、記録信号処理回路４
へ出力する。記録信号処理回路４では、入力信号をフレ
ーム化し、エラー訂正符号を付加した後、データ変調を
行い記録ヘッド５により記録を行う。図５にクロスフェ
ード編集の例を示す。この時、図５に示すように記録の
開始は、編集開始点より前から始まる。従って、再生信
号は、記録開始点での音声の不連続を防ぐため、テープ
上の元の位置に再度記録されるように遅延回路１０，再
生信号処理回路７，記録信号処理回路４のタイミングは
決められている。

【０００３】上述した編集処理は、再生信号を装置内で
処理して記録を行うものでしたが、再生信号を装置より
出力し外部の機器によって処理した後、再度装置に入力
し記録するというプリリード編集がある。図６にプリリ
ード編集時の回路のブロック図を示す。信号の入出力
は、ディジタル伝送によって行うものとする。１はディ
ジタルインタフェース回路、３は編集処理回路、４は記
録信号処理回路、５は記録ヘッド、６は先行再生ヘッ
ド、７は再生信号処理回路、１０は遅延回路、１３はデ
ィジタルインタフェース回路である。ディジタルインタ
フェース回路１は、入力されるＡＥＳ／ＥＢＵ規格によ
りブロック化されたディジタル信号より音声信号を抽出
して編集処理回路３に出力する。一方、先行再生ヘッド
６によって再生された再生信号は、再生信号処理回路７
でデータ復調，データデシャフリング，誤り訂正等を行
われて出力される。出力された再生信号は、遅延回路１
０で遅延された後、編集処理回路３へ出力されると同時
にディジタルインタフェース回路１３へ入力され、ＡＥ
Ｓ／ＥＢＵ規格によりブロック化され、外部のミキサー
等の機器に出力される。そして、外部機器で処理された
ディジタル音声は、再びディジタルインタフェース回路
１に入力される。

【０００４】この時、遅延回路１０で遅延される遅延量
と、ディジタルインタフェース回路１３の出力とディジ
タルインタフェース回路１の入力を直結した時の再生信
号処理回路７を出力された再生信号が、ディジタルイン
タフェース回路１３とディジタルインタフェース回路１
を通って編集処理回路３へ入力されるまでの遅延量と
は、同量に設定されている。そして、両者とも編集処理
回路３を出力され、再度記録された時にテープ上の元の
位置に記録されるように、再生信号処理回路７，記録信
号処理回路４での処理タイミングは、決められている。

【０００５】

【発明が解決しようとする課題】上記に示したように、
再生信号をＡＥＳ／ＥＢＵ規格等のディジタル伝送の規
格に則って装置より出力し、外部のミキサー等の装置で
処理した後、前記ディジタル伝送の規格に則って装置に
入力し記録する場合、外部に接続する装置によって遅延
時間が変化し、再度書き込みした時、テープ上の元の位
置に記録できないため、編集点で音声が不連続になるこ
とや、他のチャンネルのディジタル音声信号との間に位
相差が現われるという問題があった。

【０００６】

【課題を解決するための手段】上記問題を解決するた
め、本発明のディジタル信号記録再生装置は、装置内部
の遅延量を設定する遅延量設定手段と、入力したディジ
タル音声信号の遅延量と装置内部の遅延量を比較する遅
延量比較手段と、前記入力したディジタル音声信号の遅
延量を増減する遅延量増減手段と、遅延量検出用のテス
ト信号を生成するテスト信号発生手段と、テスト信号と
ディジタル音声信号とを切り換える切換手段とで構成し
ている。

【０００７】

【作用】上記の構成により、出力されたテスト信号が外
部機器を経て再度入力される時、内部で遅延されたテス
ト信号との遅延量の差を検出し、再入力されたテスト信
号の遅延量を内部のテスト信号の遅延量と等しくなるよ
うにコントロールする。

【０００８】

【実施例】図１は、本発明のディジタル信号記録再生装
置の一実施例のブロック図を示したもので、１はディジ
タルインタフェース回路、２は遅延回路、３は編集処理
回路、４は記録信号処理回路、５は記録ヘッド、６は先
行再生ヘッド、７は再生信号処理回路、８はテスト信号
発生回路、９はスイッチ回路、１０は遅延回路、１１は
遅延比較回路、１２は遅延量コントロール回路、１３は
ディジタルインタフェース回路である。

【０００９】以下に、図１を用いて本実施例の動作説明
を行う。ディジタル音声の伝送は、ＡＥＳ／ＥＢＵ規格
によるものとする。ディジタルインタフェース回路１
は、入力されるＡＥＳ／ＥＢＵ規格によってブロック化
されたディジタル信号より音声信号を抽出して遅延回路
２へ出力する。遅延回路２では、入力信号を遅延して編
集処理回路３に出力する。一方、先行再生ヘッド６によ
って再生された再生信号は、再生信号処理回路７でデー
タ復調，データデシャフリング，誤り訂正等を行われ
て、スイッチ回路９に出力される。スイッチ回路９は、
通常は切り替え信号によって再生信号を選択し出力す
る。スイッチ回路９より出力された再生信号は、遅延回
路１０で遅延された後、編集処理回路３へ出力される。
また、ディジタルインタフェース回路１３へ入力され、
ＡＥＳ／ＥＢＵ規格によりブロック化され、外部のミキ
サー等の機器に出力される。そして、外部機器で処理さ
れたディジタル音声は、再びディジタルインタフェース
回路１に入力される。

【００１０】再生信号は、従来例で述べたように編集処
理回路３より記録信号処理回路４に出力され、記録信号
処理回路４でデータシャフリング，誤り訂正符号の付
加，データ変調等を行われた後、記録ヘッド５によって
記録される。この時、再度テープ上の同じ位置に記録さ
れるように再生信号処理回路７，遅延回路１０，記録信
号処理回路４の遅延量及びタイミングは決められてい
る。また、ディジタルインタフェース回路１３の出力と
ディジタルインタフェース回路１の入力を直結した時に
再生信号処理回路７を出力された再生信号が、ディジタ
ルインタフェース回路１３とディジタルインタフェース
回路１と遅延回路２を通って編集処理回路３へ入力され
るまでの遅延量は、遅延回路１０の遅延量と同量に設定
されている。

【００１１】しかし、外部にミキサー等の機器を接続し
て再生データに処理を加えた後、再び入力する場合、外
部機器の遅延量だけ入力データが遅れる。このため、遅
延回路２の遅延量を調整して全体の遅延量を一定に保つ
必要がある。

【００１２】外部機器は、データの遅延量は、処理時と
同一で入力データをそのまま出力するスルーモードを持
つものとする。

【００１３】遅延回路２の遅延量を調整するとき、スイ
ッチ回路９を切り替え信号によりテスト信号発生回路８
側に切り換える。テスト信号発生回路８では、遅延回路
２の遅延量の調整幅より長い周期であり、かつ、０より
１つずつ値が増加して行くテスト信号を生成し出力す
る。テスト信号発生回路８を出力されたテスト信号は、
スイッチ回路９を経て遅延回路１０とディジタルインタ
フェース回路１３へ入力される。

【００１４】遅延回路１０で遅延されたテスト信号は、
遅延量比較回路１１に入力される。一方、ディジタルイ
ンタフェース回路１３に入力されたテスト信号は、ＡＥ
Ｓ／ＥＢＵ規格によりブロック化され、外部に接続され
た装置を経て再びディジタルインタフェース回路１に入
力される。ディジタルインタフェース回路１は、入力さ
れるＡＥＳ／ＥＢＵ規格によってブロック化されたディ
ジタル信号よりテスト信号を抽出して遅延回路２へ出力
する。遅延回路２で遅延されたテスト信号は、遅延量比
較回路１１に入力される。

【００１５】遅延量比較回路１１では、遅延回路２から
のテスト信号とテスト回路１０からのテスト信号との遅
延量の差を検出する。２つのテスト信号の値は、時間と
共に図２に示すように変化する。テスト信号は、値が１
ずつ増加して行く信号であるため両者の値の差が両者の
遅延量の差となる。従って、遅延回路２からのテスト信
号の値から遅延回路１０からのテスト信号の値を減算す
ることにより両者の遅延量の差を求める。求めた遅延量
の差は、遅延量コントロール回路１２へ入力される。

【００１６】遅延コントロール回路１２では、入力され
た遅延量の差だけ遅延回路２の遅延量が短くなるように
遅延回路２の遅延量をコントロールする。遅延回路２と
遅延量コントロール回路１２の部分の詳細なブロック図
を図３に示す。遅延回路２は、ゲート回路１４，遅延メ
モリ１５，ラッチ１６からなり、遅延量コントロール回
路１２は、アドレス生成回路１７よりなる。アドレス生
成回路１７は、遅延量がｎサンプルの時、アドレス０か
らアドレスｎ−１まで生成して出力する。また、同時に
遅延メモリ１５に対してリード・アンド・ライト処理を
繰り返すことにより、テスト信号を遅延させるためにゲ
ート回路１４，ラッチ１６を制御し、遅延メモリ１５に
ライトイネーブル信号を出力する。

【００１７】これによって、遅延量比較回路１１からの
遅延量の差だけアドレス生成の周期を変化させて、遅延
回路２の遅延量を制御する。

【００１８】

【発明の効果】以上のように本発明では、入力したテス
ト信号の遅延量と装置内部の遅延量との差を検出する遅
延量比較手段と、前記入力したディジタル音声信号の遅
延量を増減する遅延量増減手段と、遅延量検出用のテス
ト信号を生成するテスト信号発生手段とを備えることに
より、出力されたテスト信号が外部機器を経て再度入力
される時、内部で遅延されたテスト信号との遅延量の差
を検出し、再入力されたテスト信号の遅延量を内部のテ
スト信号の遅延量と等しく成るようにコントロールする
ことにより、ディジタル音声信号を一度出力し外部でミ
ックス等の処理を行った後、再び入力して記録を行う
時、再びテープ上の同じ位置に記録することが可能とな
り、編集点での不連続や既に記録されていた、他のチャ
ンネルの音声に対して、位相がずれるのを防止すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例におけるディジタル信号記録再
生装置の構成を示すブロック図

【図２】同実施例におけるテスト信号を示す波形図

【図３】同実施例における遅延回路２と遅延量コントロ
ール回路１２の詳細な構成を示すブロック図

【図４】従来例における編集回路の構成を示すブロック
図

【図５】同従来例におけるクロスフェード編集の概念を
示す波形図

【図６】同従来例におけるプリリード編集時の回路構成
を示すブロック図

【符号の説明】

２，１０遅延回路３編集処理回路８テスト信号発生回路１１遅延量比較回路１２遅延量コントロール回路

Claims

【特許請求の範囲】

【請求項１】複数チャンネルのディジタル音声信号を
記録し再生するディジタル信号記録再生装置であって、装置内部の遅延量を設定する遅延量設定手段と、入力したディジタル音声信号の遅延量と前記装置内部の
遅延量とを比較する遅延量比較手段と、前記入力したディジタル音声信号の遅延量を増減する遅
延量増減手段と、遅延量検出用のテスト信号を生成するテスト信号発生手
段と、前記テスト信号と前記ディジタル音声信号とを切り換え
る切換手段と、で構成したディジタル信号記録再生装
置。