JP2001076436A - 位相同期回路及び位相同期方法及び情報記憶装置 - Google Patents
位相同期回路及び位相同期方法及び情報記憶装置Info
- Publication number
- JP2001076436A JP2001076436A JP25080099A JP25080099A JP2001076436A JP 2001076436 A JP2001076436 A JP 2001076436A JP 25080099 A JP25080099 A JP 25080099A JP 25080099 A JP25080099 A JP 25080099A JP 2001076436 A JP2001076436 A JP 2001076436A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- error
- phase error
- value
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
Abstract
(57)【要約】
【課題】位相を同期されるまでの収束時間を短縮し、よ
って信号の読み込み機能を向上させることのできる位相
同期回路及び位相同期方法及び情報記憶装置を提供する
ことを目的とする。 【解決手段】位相誤差検出手段で検出された位相誤差及
び同期されるまでの時間が短縮可能な誤差値を求める位
相誤差可変手段による誤差値のいずれかを選択し、位相
制御手段に供給する。これにより、適確な位相誤差を供
給でき、位相同期されるまでの収束時間を短縮すること
ができる。
って信号の読み込み機能を向上させることのできる位相
同期回路及び位相同期方法及び情報記憶装置を提供する
ことを目的とする。 【解決手段】位相誤差検出手段で検出された位相誤差及
び同期されるまでの時間が短縮可能な誤差値を求める位
相誤差可変手段による誤差値のいずれかを選択し、位相
制御手段に供給する。これにより、適確な位相誤差を供
給でき、位相同期されるまでの収束時間を短縮すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、位相同期回路及び
位相同期方法及び情報記憶装置に係り、特に、位相誤差
を調整し、同期されるまでの時間を短縮する位相同期回
路及び位相同期方法及び情報記憶装置に関する。
位相同期方法及び情報記憶装置に係り、特に、位相誤差
を調整し、同期されるまでの時間を短縮する位相同期回
路及び位相同期方法及び情報記憶装置に関する。
【０００２】
【従来の技術】図１に従来の磁気ディスク装置の一例の
斜視図を示す。磁気ディスク装置１は、主に、磁気ディ
スク２、コネクタ３、回路基板４、磁気ヘッド５、スピ
ンドルモータ６、アーム７、ＶＣＭ（Ｖｏｉｃｅ Ｃｏ
ｉｌＭｏｔｏｒ）８、リード・ライトアンプ９で構成さ
れている。これらの構成部分がケース１０の内部に収容
され、カバー１１で覆われている。
斜視図を示す。磁気ディスク装置１は、主に、磁気ディ
スク２、コネクタ３、回路基板４、磁気ヘッド５、スピ
ンドルモータ６、アーム７、ＶＣＭ（Ｖｏｉｃｅ Ｃｏ
ｉｌＭｏｔｏｒ）８、リード・ライトアンプ９で構成さ
れている。これらの構成部分がケース１０の内部に収容
され、カバー１１で覆われている。
【０００３】磁気ディスク２は、同心円状（トラック）
に情報が記録されており、スピンドルモータ６で固定さ
れ、回転される。磁気ヘッド５は、この回転により発生
した空気の流れ (層流）を利用して磁気ディスク２の表
面に浮上した状態に位置し、磁気ディスク２に情報を記
録及び再生をする。また、磁気ヘッド５は、アーム７に
固定されている。アーム７はＶＣＭ８に結合しており、
そのＶＣＭ８の制御によりアームが揺動される。アーム
７の先端の磁気ヘッド５が磁気ディスク２の半径方向に
移動され、磁気ディスク２上の所望のトラックに追従さ
れる。この状態で、ＶＣＭ８は、リード・ライトアンプ
９から信号を供給され、アーム７から磁気ヘッド５に信
号を送る。磁気ヘッド５は、この信号に応じて磁気ディ
スク２を磁化することによって、情報を記録、再生す
る。このリード・ライトアンプ９からの信号は、上位装
置からのデータがコネクタ３を介して回路基板４に送ら
れ、回路基板４上で変換される信号である。
に情報が記録されており、スピンドルモータ６で固定さ
れ、回転される。磁気ヘッド５は、この回転により発生
した空気の流れ (層流）を利用して磁気ディスク２の表
面に浮上した状態に位置し、磁気ディスク２に情報を記
録及び再生をする。また、磁気ヘッド５は、アーム７に
固定されている。アーム７はＶＣＭ８に結合しており、
そのＶＣＭ８の制御によりアームが揺動される。アーム
７の先端の磁気ヘッド５が磁気ディスク２の半径方向に
移動され、磁気ディスク２上の所望のトラックに追従さ
れる。この状態で、ＶＣＭ８は、リード・ライトアンプ
９から信号を供給され、アーム７から磁気ヘッド５に信
号を送る。磁気ヘッド５は、この信号に応じて磁気ディ
スク２を磁化することによって、情報を記録、再生す
る。このリード・ライトアンプ９からの信号は、上位装
置からのデータがコネクタ３を介して回路基板４に送ら
れ、回路基板４上で変換される信号である。
【０００４】例えば、上位装置で磁気ディスク２のデー
タを再生する操作がなされた場合、そのデータが、コネ
クタ３を介し、回路基板４上の各回路で信号に変換され
る。その信号は、リード・ライトアンプ９により磁気ヘ
ッド５へ送られ、磁気ヘッド５は磁気ディスク２上に記
憶されている情報を読み取る。読み取った情報は、同様
にして、リード・ライトアンプ９に送られ、回路基板４
上の各回路で変換され、コネクタ３を介して上位装置に
より再生される。
タを再生する操作がなされた場合、そのデータが、コネ
クタ３を介し、回路基板４上の各回路で信号に変換され
る。その信号は、リード・ライトアンプ９により磁気ヘ
ッド５へ送られ、磁気ヘッド５は磁気ディスク２上に記
憶されている情報を読み取る。読み取った情報は、同様
にして、リード・ライトアンプ９に送られ、回路基板４
上の各回路で変換され、コネクタ３を介して上位装置に
より再生される。
【０００５】次に、この回路基板４での信号処理につい
て説明する。図２に磁気ディスク装置のブロック構成図
を示す。図２において、回路基板４はインターフェイス
回路（Ｉ／Ｆ）４００、ＨＤＣ（ハードディスクコント
ローラー）４０１、リードゲート４０２、ＡＧＣ（オー
トゲインコントローラー）４０３、変調部４０７、ライ
トドライバ４０８、ゲイン誤差検出部４０９、サンプリ
ングクロック生成部４１０で構成される。インターフェ
イス回路４００は、インターフェイス機器からのデータ
を回路上で処理できる信号に変換する。ＨＤＣ４０１
は、変換された信号を、対応する回路へ送る。
て説明する。図２に磁気ディスク装置のブロック構成図
を示す。図２において、回路基板４はインターフェイス
回路（Ｉ／Ｆ）４００、ＨＤＣ（ハードディスクコント
ローラー）４０１、リードゲート４０２、ＡＧＣ（オー
トゲインコントローラー）４０３、変調部４０７、ライ
トドライバ４０８、ゲイン誤差検出部４０９、サンプリ
ングクロック生成部４１０で構成される。インターフェ
イス回路４００は、インターフェイス機器からのデータ
を回路上で処理できる信号に変換する。ＨＤＣ４０１
は、変換された信号を、対応する回路へ送る。
【０００６】ここでの信号が、記録を目的とする場合、
信号は変調部４０７に送られ、変調される。その後、ラ
イトドライバ４０８に送られ、記憶のための制御が行わ
れる。信号はリード・ライトアンプ９でエンコードさ
れ、磁気ヘッド５により磁気ディスク２に記憶される。
一方、信号が再生を目的とする場合、信号はＨＤＣ４０
１からリードゲート４０２を介して、サンプリングクロ
ック生成部４１０、ＡＧＣ４０３、リードライトアンプ
９に送られる。この転送は、データの読み取り時のみ、
回路を動作させることを目的としている。リードライト
アンプ９は、磁気ディスク２に記憶されたデータを磁気
ヘッド５から読み取り、デコードする。ＡＧＣ４０３
は、デコードされた信号を調整し、サンプリングクロッ
ク生成部４１０へ送る。このサンプリング生成部４１０
で処理された信号は、ＨＤＣ４０１に送られ、インター
フェイス回路４００、コネクタ３を介してデータが再生
される。
信号は変調部４０７に送られ、変調される。その後、ラ
イトドライバ４０８に送られ、記憶のための制御が行わ
れる。信号はリード・ライトアンプ９でエンコードさ
れ、磁気ヘッド５により磁気ディスク２に記憶される。
一方、信号が再生を目的とする場合、信号はＨＤＣ４０
１からリードゲート４０２を介して、サンプリングクロ
ック生成部４１０、ＡＧＣ４０３、リードライトアンプ
９に送られる。この転送は、データの読み取り時のみ、
回路を動作させることを目的としている。リードライト
アンプ９は、磁気ディスク２に記憶されたデータを磁気
ヘッド５から読み取り、デコードする。ＡＧＣ４０３
は、デコードされた信号を調整し、サンプリングクロッ
ク生成部４１０へ送る。このサンプリング生成部４１０
で処理された信号は、ＨＤＣ４０１に送られ、インター
フェイス回路４００、コネクタ３を介してデータが再生
される。
【０００７】以下に前記サンプリング生成部について説
明する。サンプリングクロック生成部４１０は、ＡＤＣ
(アナログ／デジタルコンバータ）４０４、復調部４０
５、位相同期回路４０６でループ回路を形成している。
サンプリングクロック生成部４１０に送られた信号は、
ＡＤＣ４０４でアナログ信号から、デジタル信号に変換
される。このデジタル信号は位相同期回路４０６から発
振されたパルス波によりサンプリングされ、位相の誤差
を検出する。サンプリングされた信号が復調部４０５で
変調され、位相誤差が位相同期回路４０６にフィードバ
ックされる。また、復調部４０５で変調された信号は、
ゲイン誤差をゲイン誤差検出部４０９で検出し、再びＡ
ＧＣ４０３で信号が調整される。
明する。サンプリングクロック生成部４１０は、ＡＤＣ
(アナログ／デジタルコンバータ）４０４、復調部４０
５、位相同期回路４０６でループ回路を形成している。
サンプリングクロック生成部４１０に送られた信号は、
ＡＤＣ４０４でアナログ信号から、デジタル信号に変換
される。このデジタル信号は位相同期回路４０６から発
振されたパルス波によりサンプリングされ、位相の誤差
を検出する。サンプリングされた信号が復調部４０５で
変調され、位相誤差が位相同期回路４０６にフィードバ
ックされる。また、復調部４０５で変調された信号は、
ゲイン誤差をゲイン誤差検出部４０９で検出し、再びＡ
ＧＣ４０３で信号が調整される。
【０００８】フィードバックされた位相誤差を位相同期
回路４０６で発振されるパルス波に供給し、ＡＤＣ４０
４での信号をサンプリングする。このようにして、サン
プリングクロック生成部４１０で信号をループさせ、位
相同期回路４０６で発振されたパルス波により位相を同
期させる。この位相同期回路４０６内の構成を示したサ
ンプリングクロック生成部４１０における処理の説明を
する。
回路４０６で発振されるパルス波に供給し、ＡＤＣ４０
４での信号をサンプリングする。このようにして、サン
プリングクロック生成部４１０で信号をループさせ、位
相同期回路４０６で発振されたパルス波により位相を同
期させる。この位相同期回路４０６内の構成を示したサ
ンプリングクロック生成部４１０における処理の説明を
する。
【０００９】図３に従来の一例であるサンプリングクロ
ック生成部を示す。図３において位相同期回路４０６
は、ＶＣＯ（ボルテージコントロールドオシレータ）１
２、位相誤差検出部１３、スイッチ１４で構成されてい
る。復調部４０５からの信号が、位相誤差検出部１３で
ＡＤＣ４０４で検出された時点での誤差が位相誤差とし
て検出され、スイッチ１４に送られる。位相同期開始前
の状態で可動端子ｆ３が固定端子ｆ１に接続されてお
り、位相同期されている状態（ロック）で可動端子ｆ３
が固定端子ｆ２に切り替えて接続される。これらのスイ
ッチ１４は、リードゲート４０２からの信号により可動
端子ｆ３が固定端子ｆ１から固定端子ｆ２に切り替えら
れて接続される。
ック生成部を示す。図３において位相同期回路４０６
は、ＶＣＯ（ボルテージコントロールドオシレータ）１
２、位相誤差検出部１３、スイッチ１４で構成されてい
る。復調部４０５からの信号が、位相誤差検出部１３で
ＡＤＣ４０４で検出された時点での誤差が位相誤差とし
て検出され、スイッチ１４に送られる。位相同期開始前
の状態で可動端子ｆ３が固定端子ｆ１に接続されてお
り、位相同期されている状態（ロック）で可動端子ｆ３
が固定端子ｆ２に切り替えて接続される。これらのスイ
ッチ１４は、リードゲート４０２からの信号により可動
端子ｆ３が固定端子ｆ１から固定端子ｆ２に切り替えら
れて接続される。
【００１０】上記の切り替えによる入力波形と位相同期
させるためのパルス波のタイミングについて説明する。
図４に従来の一例のサンプリングのタイミングを示す。
図４において、ＡＤＣ４０４に入力される入力波形
（Ａ）、正確なデジタル信号を得るための理想の位相同
期パルス波（Ｂ）、ＶＣＯ１２で発振される実際のパル
ス波（Ｃ）、可動端子ｆ３の固定端子ｆ１から固定端子
ｆ２への切り替えのタイミング（Ｄ）を示している。入
力波形（Ａ）は、位相同期パルス波（Ｂ）でローレベル
からハイレベルの立ち上がりでサンプリングされ、デジ
タル信号に変換される。このサンプリングにおいて、実
際のパルス波（Ｃ）と、位相同期パルス波（Ｂ）のサン
プリング間の位相の誤差が検出される。タイミング
（Ｄ）の可動端子ｆ３が固定端子ｆ１に接続されている
時点で検出された位相誤差は、位相誤差検出部１３に送
られ、タイミング（Ｄ）の可動端子ｆ３が固定端子ｆ２
に接続されている時点で位相同期させるために実際のパ
ルス波（Ｃ）に位相誤差を供給する。しかし、位相誤差
を供給するまでに実際のパルス波（Ｃ）が変調し、位相
誤差にずれが生じていた。このずれが修正されるまで、
位相誤差のフィードバックを行わなければならない。そ
のため、位相を同期されるまでに多くの収束時間を必要
としていた。
させるためのパルス波のタイミングについて説明する。
図４に従来の一例のサンプリングのタイミングを示す。
図４において、ＡＤＣ４０４に入力される入力波形
（Ａ）、正確なデジタル信号を得るための理想の位相同
期パルス波（Ｂ）、ＶＣＯ１２で発振される実際のパル
ス波（Ｃ）、可動端子ｆ３の固定端子ｆ１から固定端子
ｆ２への切り替えのタイミング（Ｄ）を示している。入
力波形（Ａ）は、位相同期パルス波（Ｂ）でローレベル
からハイレベルの立ち上がりでサンプリングされ、デジ
タル信号に変換される。このサンプリングにおいて、実
際のパルス波（Ｃ）と、位相同期パルス波（Ｂ）のサン
プリング間の位相の誤差が検出される。タイミング
（Ｄ）の可動端子ｆ３が固定端子ｆ１に接続されている
時点で検出された位相誤差は、位相誤差検出部１３に送
られ、タイミング（Ｄ）の可動端子ｆ３が固定端子ｆ２
に接続されている時点で位相同期させるために実際のパ
ルス波（Ｃ）に位相誤差を供給する。しかし、位相誤差
を供給するまでに実際のパルス波（Ｃ）が変調し、位相
誤差にずれが生じていた。このずれが修正されるまで、
位相誤差のフィードバックを行わなければならない。そ
のため、位相を同期されるまでに多くの収束時間を必要
としていた。
【００１１】
【発明が解決しようとする課題】上記のように、磁気デ
ィスク装置などにアクセスする場合、入力された信号を
サンプリングする位相同期パルス波と実際のパルス波の
位相誤差を検出し、この位相誤差を位相同期パルス波に
フィードバックさせて、同期するまでループ回路上で処
理を行っていた。このループ回路上で位相誤差がフィー
ドバックされるまでに、実際のパルス波の位相が変化
し、位相誤差にずれが生じていた。
ィスク装置などにアクセスする場合、入力された信号を
サンプリングする位相同期パルス波と実際のパルス波の
位相誤差を検出し、この位相誤差を位相同期パルス波に
フィードバックさせて、同期するまでループ回路上で処
理を行っていた。このループ回路上で位相誤差がフィー
ドバックされるまでに、実際のパルス波の位相が変化
し、位相誤差にずれが生じていた。
【００１２】よって、位相が同期されるまでの収束時間
が多く掛かることにより、アクセス時間の遅延の原因に
なっていた。従って、本発明において、位相を同期され
るまでの収束時間を短縮し、よってアクセスするまでの
時間を短縮することのできる位相同期回路及び位相同期
方法及び情報記憶装置を提供することを目的とする。
が多く掛かることにより、アクセス時間の遅延の原因に
なっていた。従って、本発明において、位相を同期され
るまでの収束時間を短縮し、よってアクセスするまでの
時間を短縮することのできる位相同期回路及び位相同期
方法及び情報記憶装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の請求項１は、ク
ロックから生成される出力信号に基づいて、該クロック
の位相誤差を検出する位相誤差検出手段と、該位相誤差
検出手段で検出された該位相誤差に応じて該クロックの
位相を制御する位相制御手段を有する位相同期回路にお
いて、位相同期するまでの時間を短縮可能とする誤差値
を前記位相誤差に応じて生成する位相誤差可変手段と、
少なくとも前記位相誤差検出手段により検出された該位
相誤差又は前記位相誤差可変手段により生成された誤差
値のいずれかを選択的に前記位相制御手段に供給する位
相誤差選択手段とを有することを特徴とする。
ロックから生成される出力信号に基づいて、該クロック
の位相誤差を検出する位相誤差検出手段と、該位相誤差
検出手段で検出された該位相誤差に応じて該クロックの
位相を制御する位相制御手段を有する位相同期回路にお
いて、位相同期するまでの時間を短縮可能とする誤差値
を前記位相誤差に応じて生成する位相誤差可変手段と、
少なくとも前記位相誤差検出手段により検出された該位
相誤差又は前記位相誤差可変手段により生成された誤差
値のいずれかを選択的に前記位相制御手段に供給する位
相誤差選択手段とを有することを特徴とする。
【００１４】請求項１によれば、位相誤差に応じて位相
同期するまでの時間が短縮可能な誤差値を生成し、位相
誤差検出手段で検出された位相誤差と位相誤差可変手段
による誤差値のいずれかを選択し、位相制御手段に供給
することにより、適確な位相誤差を供給できる。よっ
て、位相同期までの時間を短縮することができる。請求
項２は、前記位相誤差可変手段は前記位相誤差検出手段
で検出された位相誤差の所定周期間でのずれ量から所望
の周期における前記誤差値を求めることを特徴とする。
同期するまでの時間が短縮可能な誤差値を生成し、位相
誤差検出手段で検出された位相誤差と位相誤差可変手段
による誤差値のいずれかを選択し、位相制御手段に供給
することにより、適確な位相誤差を供給できる。よっ
て、位相同期までの時間を短縮することができる。請求
項２は、前記位相誤差可変手段は前記位相誤差検出手段
で検出された位相誤差の所定周期間でのずれ量から所望
の周期における前記誤差値を求めることを特徴とする。
【００１５】請求項２によれば、位相誤差の所定周期間
での誤差のずれ量を用いて誤差値を求め、この誤差値を
フィードバックさせることにより位相同期にかかる時間
を短縮することができる。請求項３は、前記位相誤差選
択手段は、動作開始時から第１の期間に固定値を選択し
て前記位相制御手段に供給し、前記第１の期間経過後の
第２の期間に前記位相誤差可変手段による前記誤差値を
選択して前記位相制御手段に供給し、前記第２の期間経
過後の第３の期間に前記固定値を選択して前記位相制御
手段に供給することを特徴とする。
での誤差のずれ量を用いて誤差値を求め、この誤差値を
フィードバックさせることにより位相同期にかかる時間
を短縮することができる。請求項３は、前記位相誤差選
択手段は、動作開始時から第１の期間に固定値を選択し
て前記位相制御手段に供給し、前記第１の期間経過後の
第２の期間に前記位相誤差可変手段による前記誤差値を
選択して前記位相制御手段に供給し、前記第２の期間経
過後の第３の期間に前記固定値を選択して前記位相制御
手段に供給することを特徴とする。
【００１６】請求項３によれば、信号読み取り開始時か
ら、固定値を位相制御手段に供給し、次に位相誤差可変
手段による誤差値を供給し、次に固定値を供給すること
で、位相誤差のずれを調節でき、位相同期されるまでの
時間を短縮することができる。請求項４は、クロックか
ら生成される出力信号に基づいて、該クロックの位相誤
差を検出し、該位相誤差に応じて該クロックの位相を制
御する位相同期方法において、前記クロックの前記位相
誤差を検出する位相誤差検出手順と、位相同期するまで
の時間が短縮可能な誤差値を前記位相誤差に応じて生成
する誤差値生成手順と、少なくとも前記位相誤差検出手
順において検出された前記位相誤差と前記誤差値生成手
順により生成された前記誤差値のいずれかを選択する位
相誤差選択手順と、前記位相誤差選択手順により選択さ
れた前期位相誤差または前記誤差値に応じて前記クロッ
クの位相を制御する位相制御手順とを有することを特徴
とする。
ら、固定値を位相制御手段に供給し、次に位相誤差可変
手段による誤差値を供給し、次に固定値を供給すること
で、位相誤差のずれを調節でき、位相同期されるまでの
時間を短縮することができる。請求項４は、クロックか
ら生成される出力信号に基づいて、該クロックの位相誤
差を検出し、該位相誤差に応じて該クロックの位相を制
御する位相同期方法において、前記クロックの前記位相
誤差を検出する位相誤差検出手順と、位相同期するまで
の時間が短縮可能な誤差値を前記位相誤差に応じて生成
する誤差値生成手順と、少なくとも前記位相誤差検出手
順において検出された前記位相誤差と前記誤差値生成手
順により生成された前記誤差値のいずれかを選択する位
相誤差選択手順と、前記位相誤差選択手順により選択さ
れた前期位相誤差または前記誤差値に応じて前記クロッ
クの位相を制御する位相制御手順とを有することを特徴
とする。
【００１７】請求項４によれば、位相誤差検出手順で検
出された位相誤差又は誤差値生成手順により生成された
誤差値とが選択されることで、クロックを制御するため
の誤差を適確に供給できる。よって、位相同期までの時
間を短縮することができる。請求項５は、前記位相誤差
に応じて生成された位相同期するまでの時間が短縮可能
な誤差値は、前記位相誤差の所定周期間でのずれ量から
所望の周期における前記誤差値を求めることを特徴とす
る。
出された位相誤差又は誤差値生成手順により生成された
誤差値とが選択されることで、クロックを制御するため
の誤差を適確に供給できる。よって、位相同期までの時
間を短縮することができる。請求項５は、前記位相誤差
に応じて生成された位相同期するまでの時間が短縮可能
な誤差値は、前記位相誤差の所定周期間でのずれ量から
所望の周期における前記誤差値を求めることを特徴とす
る。
【００１８】請求項５によれば、位相誤差の所定周期間
でのずれ量を用いて誤差値を求め、この誤差値をフィー
ドバックさせることにより位相同期に掛かる時間を短縮
することができる。請求項６は、前記位相誤差選択手順
は、動作開始時から第１の期間に、所定の固定値を選択
し、前記第１の期間経過後の第２の期間に前記位相誤差
に応じて生成された位相同期するまでの時間が短縮可能
な誤差値を選択し、前記第２の期間経過後の第３の期間
に前記固定値を選択することを特徴とする。
でのずれ量を用いて誤差値を求め、この誤差値をフィー
ドバックさせることにより位相同期に掛かる時間を短縮
することができる。請求項６は、前記位相誤差選択手順
は、動作開始時から第１の期間に、所定の固定値を選択
し、前記第１の期間経過後の第２の期間に前記位相誤差
に応じて生成された位相同期するまでの時間が短縮可能
な誤差値を選択し、前記第２の期間経過後の第３の期間
に前記固定値を選択することを特徴とする。
【００１９】請求項６によれば、位相誤差選択手段は、
信号読み取り開始時から、固定値を選択し、次に誤差値
生成手順によって生成された誤差値を選択し、次に固定
値を選択することで、位相誤差のずれを調節でき、位相
同期されるまでの時間を短縮することができる。請求項
７は、クロックから生成される出力情報に基づいて、該
クロックの位相誤差を検出する位相誤差検出手段と、該
位相誤差検出手段で検出された該位相誤差に応じて該ク
ロックの位相を制御する位相制御手段を有する情報記憶
装置において、位相同期するまでの時間を短縮可能とす
る誤差値を前記位相誤差に応じて生成する位相誤差可変
手段と、少なくとも前記位相誤差検出手段により検出さ
れた該位相誤差又は前記位相誤差可変手段により生成さ
れた誤差値のいずれかを選択的に前記位相制御手段に供
給する位相誤差選択手段とを有することを特徴とする。
信号読み取り開始時から、固定値を選択し、次に誤差値
生成手順によって生成された誤差値を選択し、次に固定
値を選択することで、位相誤差のずれを調節でき、位相
同期されるまでの時間を短縮することができる。請求項
７は、クロックから生成される出力情報に基づいて、該
クロックの位相誤差を検出する位相誤差検出手段と、該
位相誤差検出手段で検出された該位相誤差に応じて該ク
ロックの位相を制御する位相制御手段を有する情報記憶
装置において、位相同期するまでの時間を短縮可能とす
る誤差値を前記位相誤差に応じて生成する位相誤差可変
手段と、少なくとも前記位相誤差検出手段により検出さ
れた該位相誤差又は前記位相誤差可変手段により生成さ
れた誤差値のいずれかを選択的に前記位相制御手段に供
給する位相誤差選択手段とを有することを特徴とする。
【００２０】請求項７によれば、位相誤差に応じて位相
同期するまでの時間が短縮可能な誤差値を生成し、位相
誤差検出手段で検出された位相誤差と位相誤差可変手段
による誤差値のいずれかを選択し、位相制御手段に供給
することにより、適確な位相誤差を供給できる。よっ
て、位相同期までの時間を短縮することができる。 請
求項８は、前記位相誤差可変手段は前記位相誤差検出手
段で検出された位相誤差の所定周期間でのずれ量から所
望の周期における前記誤差値を求めることを特徴とす
る。
同期するまでの時間が短縮可能な誤差値を生成し、位相
誤差検出手段で検出された位相誤差と位相誤差可変手段
による誤差値のいずれかを選択し、位相制御手段に供給
することにより、適確な位相誤差を供給できる。よっ
て、位相同期までの時間を短縮することができる。 請
求項８は、前記位相誤差可変手段は前記位相誤差検出手
段で検出された位相誤差の所定周期間でのずれ量から所
望の周期における前記誤差値を求めることを特徴とす
る。
【００２１】請求項８によれば、位相誤差の所定周期間
での誤差のずれ量を用いて誤差値を求め、この誤差値を
フィードバックさせることにより位相同期に掛かる時間
を短縮することができる。請求項９は、前記位相誤差選
択手段は、動作開始時から第１の期間に固定値を選択し
て前記位相制御手段に供給し、前記第１の期間経過後の
第２の期間に前記位相誤差可変手段による前記誤差値を
選択して前記位相制御手段に供給し、前記第２の期間経
過後の第３の期間に前記固定値を選択して前記位相制御
手段に供給することを特徴とする。
での誤差のずれ量を用いて誤差値を求め、この誤差値を
フィードバックさせることにより位相同期に掛かる時間
を短縮することができる。請求項９は、前記位相誤差選
択手段は、動作開始時から第１の期間に固定値を選択し
て前記位相制御手段に供給し、前記第１の期間経過後の
第２の期間に前記位相誤差可変手段による前記誤差値を
選択して前記位相制御手段に供給し、前記第２の期間経
過後の第３の期間に前記固定値を選択して前記位相制御
手段に供給することを特徴とする。
【００２２】請求項９によれば、情報読み取り開始時か
ら、固定値を位相制御手段に供給し、次に位相誤差可変
手段による誤差値を供給し、次にまた固定値を供給する
ことで、位相誤差のずれを調節でき、位相同期されるま
での時間を短縮することができる。
ら、固定値を位相制御手段に供給し、次に位相誤差可変
手段による誤差値を供給し、次にまた固定値を供給する
ことで、位相誤差のずれを調節でき、位相同期されるま
での時間を短縮することができる。
【００２３】
【発明の実施の形態】本発明の一実施例における磁気デ
ィスク装置は、図１の従来の磁気ディスク装置の一例の
斜視図と同様であるため、本発明の一実施例の磁気ディ
スク装置の斜視図とその説明は省略する。尚、従来と同
様の構成については同一符号を付して説明を省略する。
ィスク装置は、図１の従来の磁気ディスク装置の一例の
斜視図と同様であるため、本発明の一実施例の磁気ディ
スク装置の斜視図とその説明は省略する。尚、従来と同
様の構成については同一符号を付して説明を省略する。
【００２４】図５に本発明の一実施例の磁気ディスク装
置のブロック図を示す。図５に示す回路基板４０はイン
ターフェイス回路（Ｉ／Ｆ）４００、ＨＤＣ４０１、リ
ードゲート４０２、ＡＧＣ４０３、変調部４０７、ライ
トドライバ４０８、ゲイン誤差検出部４０９、サンプリ
ングクロック生成部４１１、カウンタ４１３、制御装置
４１４で構成される。
置のブロック図を示す。図５に示す回路基板４０はイン
ターフェイス回路（Ｉ／Ｆ）４００、ＨＤＣ４０１、リ
ードゲート４０２、ＡＧＣ４０３、変調部４０７、ライ
トドライバ４０８、ゲイン誤差検出部４０９、サンプリ
ングクロック生成部４１１、カウンタ４１３、制御装置
４１４で構成される。
【００２５】例えば、インターフェース機器で再生のた
めの操作が行われると、コネクタ３を介して、インター
フェース回路４００でデータが変換され、変換されたデ
ータに応じてＨＤＣ４０１で各回路の制御が行われる。
ＨＤＣ４０１から、リードゲート４０２に読み込みの信
号が、カウンタ４１３、サンプリングクロック生成部４
１１、ＡＧＣ４０３、リード・ライトアンプ９に送られ
る。この情報により、リード・ライトアンプ９が磁気デ
ィスク２上のデータを磁気ヘッドから読み取り、デコー
ドする。この読み取られた信号が、ＡＧＣ４０３で調整
され、サンプリングクロック生成部４１１に送られる。
めの操作が行われると、コネクタ３を介して、インター
フェース回路４００でデータが変換され、変換されたデ
ータに応じてＨＤＣ４０１で各回路の制御が行われる。
ＨＤＣ４０１から、リードゲート４０２に読み込みの信
号が、カウンタ４１３、サンプリングクロック生成部４
１１、ＡＧＣ４０３、リード・ライトアンプ９に送られ
る。この情報により、リード・ライトアンプ９が磁気デ
ィスク２上のデータを磁気ヘッドから読み取り、デコー
ドする。この読み取られた信号が、ＡＧＣ４０３で調整
され、サンプリングクロック生成部４１１に送られる。
【００２６】このサンプリングクロック生成部４１１は
ＡＤＣ（アナログ・デジタルコンバータ）４０４、復調
部４０５、位相同期回路４１２でループ回路が形成され
ている。サンプリングクロック生成部４１１内におい
て、ＡＤＣ４０４へ送られた信号はアナログ信号であ
り、このアナログ信号がデジタル信号に変換される。デ
ジタル信号を変換するには、位相同期回路４１２から送
られてきた位相同期パルス波により、ＡＤＣ４０４に入
力されたアナログ信号はサンプリングされ、デジタル信
号に変換される。この変換されたデジタル信号を復調部
４０５に送り、正確なデジタル信号であるかを調べる。
正確なデジタル信号でない場合、パルス波の位相と入力
信号の位相が一致していない状態でサンプリングされて
いることとなる。従って、位相に誤差が発生しており、
この位相誤差を位相同期回路４１２に送る。その後、こ
の位相誤差は位相同期回路４１２にフィードバックさ
れ、位相同期回路４１２で生成されるパルス波が調整さ
れる。
ＡＤＣ（アナログ・デジタルコンバータ）４０４、復調
部４０５、位相同期回路４１２でループ回路が形成され
ている。サンプリングクロック生成部４１１内におい
て、ＡＤＣ４０４へ送られた信号はアナログ信号であ
り、このアナログ信号がデジタル信号に変換される。デ
ジタル信号を変換するには、位相同期回路４１２から送
られてきた位相同期パルス波により、ＡＤＣ４０４に入
力されたアナログ信号はサンプリングされ、デジタル信
号に変換される。この変換されたデジタル信号を復調部
４０５に送り、正確なデジタル信号であるかを調べる。
正確なデジタル信号でない場合、パルス波の位相と入力
信号の位相が一致していない状態でサンプリングされて
いることとなる。従って、位相に誤差が発生しており、
この位相誤差を位相同期回路４１２に送る。その後、こ
の位相誤差は位相同期回路４１２にフィードバックさ
れ、位相同期回路４１２で生成されるパルス波が調整さ
れる。
【００２７】上記位相誤差は、カウンタ４１３からの情
報による制御装置４１４の制御により変換される。カウ
ンタ４１３はリードゲート４０２の読み込み状態の期間
でのクロック数をカウントする。そのカウント値により
制御装置４１４は、位相同期回路４１２内の処理を制御
する信号を位相同期回路４１２に送る。この位相同期回
路４１２内で処理された位相誤差が実際のパルス波に供
給され、瞬時にして位相同期パルス波と同期される。
報による制御装置４１４の制御により変換される。カウ
ンタ４１３はリードゲート４０２の読み込み状態の期間
でのクロック数をカウントする。そのカウント値により
制御装置４１４は、位相同期回路４１２内の処理を制御
する信号を位相同期回路４１２に送る。この位相同期回
路４１２内で処理された位相誤差が実際のパルス波に供
給され、瞬時にして位相同期パルス波と同期される。
【００２８】以下、この位相同期回路４１２を含むサン
プリングクロック生成部４１１について説明する。図６
に、本発明の一実施例のサンプリングクロック生成部を
示す。図６において、サンプリングクロック生成部４１
１はループ回路であり、そのループ回路の一構成である
位相同期回路４１２は、位相誤差検出部１３、演算部１
６、スイッチ１５、ＶＣＯ１２で構成されている。
プリングクロック生成部４１１について説明する。図６
に、本発明の一実施例のサンプリングクロック生成部を
示す。図６において、サンプリングクロック生成部４１
１はループ回路であり、そのループ回路の一構成である
位相同期回路４１２は、位相誤差検出部１３、演算部１
６、スイッチ１５、ＶＣＯ１２で構成されている。
【００２９】ＡＤＣ４０４に入力されたアナログ信号
は、ＶＣＯ１２からの実際のパルス波によってでサンプ
リングされ、デジタル信号に変換される。その後、復調
部４０５に変換されたデジタル信号が送られ、デジタル
信号が正しくサンプリングされているかを検出する。ま
た、この復調部４０５からこの信号が変調され、位相誤
差検出部１３で各周期のずれ量の位相誤差が検出され
る。
は、ＶＣＯ１２からの実際のパルス波によってでサンプ
リングされ、デジタル信号に変換される。その後、復調
部４０５に変換されたデジタル信号が送られ、デジタル
信号が正しくサンプリングされているかを検出する。ま
た、この復調部４０５からこの信号が変調され、位相誤
差検出部１３で各周期のずれ量の位相誤差が検出され
る。
【００３０】この位相誤差は、制御装置４１４からの制
御信号Ｓ１，Ｓ２によりスイッチ１５でＶＣＯ１２に送
る信号が選択される。図７に上記スイッチ１５の内部構
成を示す。図７において、スイッチ１５はスイッチ部１
５０、スイッチ部１５１で構成され、演算部１６と一部
分が接続されている。スイッチ１５は制御装置４１４か
らの制御信号Ｓ１、Ｓ２によって、ＶＣＯ１２に送る信
号をスイッチ部１５０、１５１で制御する。スイッチ部
１５０は、可動端子ｇ６、固定端子ｇ４、固定端子ｇ５
で構成されている。可動端子ｇ６は固定端子ｇ４及び固
定端子ｇ５に接続され、位相誤差の信号が調整される。
スイッチ部１５１は、可動端子ｇ９、固定端子ｇ７、固
定端子ｇ８で構成されている。可動端子ｇ９は固定端子
ｇ７及び固定端子ｇ８に接続され、位相誤差の信号が調
整される。
御信号Ｓ１，Ｓ２によりスイッチ１５でＶＣＯ１２に送
る信号が選択される。図７に上記スイッチ１５の内部構
成を示す。図７において、スイッチ１５はスイッチ部１
５０、スイッチ部１５１で構成され、演算部１６と一部
分が接続されている。スイッチ１５は制御装置４１４か
らの制御信号Ｓ１、Ｓ２によって、ＶＣＯ１２に送る信
号をスイッチ部１５０、１５１で制御する。スイッチ部
１５０は、可動端子ｇ６、固定端子ｇ４、固定端子ｇ５
で構成されている。可動端子ｇ６は固定端子ｇ４及び固
定端子ｇ５に接続され、位相誤差の信号が調整される。
スイッチ部１５１は、可動端子ｇ９、固定端子ｇ７、固
定端子ｇ８で構成されている。可動端子ｇ９は固定端子
ｇ７及び固定端子ｇ８に接続され、位相誤差の信号が調
整される。
【００３１】位相誤差の信号を調整するため、スイッチ
部１５０に送られる制御信号Ｓ１は、可動端子ｇ６を固
定端子ｇ４及び固定端子ｇ５のどちらかに切り替える制
御を行う。また、同様にスイッチ部１５１に送られる制
御信号Ｓ２は、可動端子ｇ９を固定端子ｇ７及び固定端
子ｇ８のどちらかに切り替える制御を行う。このように
して、可動端子ｇ６、ｇ９が固定端子ｇ４、ｇ５、ｇ
７、ｇ８に切り替えられ、位相誤差が調整される。ま
ず、可動端子ｇ６が固定端子ｇ４に接続された場合、Ｖ
ＣＯ１２へ送る位相誤差の信号は「誤差値＝０」が送ら
れ、位相誤差が供給されないこととなる。また、可動端
子ｇ６が固定端子ｇ５に接続された場合、スイッチ１５
１と接続される。この状態で、スイッチ部１５１の可動
端子ｇ９が固定端子ｇ７と接続された場合、位相誤差の
信号は演算部１６において、以下に示す計算式により、
ｍ周期後の位相誤差θＡｍを求める。
部１５０に送られる制御信号Ｓ１は、可動端子ｇ６を固
定端子ｇ４及び固定端子ｇ５のどちらかに切り替える制
御を行う。また、同様にスイッチ部１５１に送られる制
御信号Ｓ２は、可動端子ｇ９を固定端子ｇ７及び固定端
子ｇ８のどちらかに切り替える制御を行う。このように
して、可動端子ｇ６、ｇ９が固定端子ｇ４、ｇ５、ｇ
７、ｇ８に切り替えられ、位相誤差が調整される。ま
ず、可動端子ｇ６が固定端子ｇ４に接続された場合、Ｖ
ＣＯ１２へ送る位相誤差の信号は「誤差値＝０」が送ら
れ、位相誤差が供給されないこととなる。また、可動端
子ｇ６が固定端子ｇ５に接続された場合、スイッチ１５
１と接続される。この状態で、スイッチ部１５１の可動
端子ｇ９が固定端子ｇ７と接続された場合、位相誤差の
信号は演算部１６において、以下に示す計算式により、
ｍ周期後の位相誤差θＡｍを求める。
【００３２】 θＡｍ＝θＡ＋ｍ×（θＡ’−θＡ）・・・・（１） ここでのｍは、ＡＤＣ４０４、復調部４０５、位相誤差
検出部１３のクロックサイクル数の合計である。θＡは
最初のサイクルの位相誤差であり、θＡ’は次のサイク
ルの位相誤差であり、詳細は図９の説明で示す。この計
算式から求めたｍ周期後の位相誤差は、ＶＣＯ１２に供
給され、瞬時に位相が同期される。
検出部１３のクロックサイクル数の合計である。θＡは
最初のサイクルの位相誤差であり、θＡ’は次のサイク
ルの位相誤差であり、詳細は図９の説明で示す。この計
算式から求めたｍ周期後の位相誤差は、ＶＣＯ１２に供
給され、瞬時に位相が同期される。
【００３３】次に、スイッチ部１５１の可動端子ｇ９が
固定端子ｇ８と接続された場合、位相誤差の信号はその
ままＶＣＯ１２の実際のパルス波に供給される。以下、
これらのスイッチ１５の切り替えのタイミングを説明す
る。図８に、本発明の一実施例のスイッチのタイミング
を示す。図８において、上段はリードゲート４０２の読
み込み状態 (Ｒｅａｄ ｍｏｄｅ）のタイミングを示し
ており、中段はスイッチ部１５０の可動端子ｇ６が固定
端子ｇ４と固定端子ｇ５のどちらに接続しているかを示
しており、下段はスイッチ部１５１の可動端子ｇ９が固
定端子ｇ７と固定端子ｇ８のどちらに接続しているかを
示している。また、磁気ディスク装置がデータの読み込
みを開始した時点をｔ１とし、時点ｔ１から所定の期間
Ａが経過した時点をｔ２とし、時点ｔ２から所定の期間
Ｂが経過した時点をｔ３とし、時点ｔ３から所定の期間
Ｃが経過した時点をｔ４とする。これらの所定の期間
Ａ、Ｂ、Ｃはスイッチの切り替えを行うまでの期間を示
している。
固定端子ｇ８と接続された場合、位相誤差の信号はその
ままＶＣＯ１２の実際のパルス波に供給される。以下、
これらのスイッチ１５の切り替えのタイミングを説明す
る。図８に、本発明の一実施例のスイッチのタイミング
を示す。図８において、上段はリードゲート４０２の読
み込み状態 (Ｒｅａｄ ｍｏｄｅ）のタイミングを示し
ており、中段はスイッチ部１５０の可動端子ｇ６が固定
端子ｇ４と固定端子ｇ５のどちらに接続しているかを示
しており、下段はスイッチ部１５１の可動端子ｇ９が固
定端子ｇ７と固定端子ｇ８のどちらに接続しているかを
示している。また、磁気ディスク装置がデータの読み込
みを開始した時点をｔ１とし、時点ｔ１から所定の期間
Ａが経過した時点をｔ２とし、時点ｔ２から所定の期間
Ｂが経過した時点をｔ３とし、時点ｔ３から所定の期間
Ｃが経過した時点をｔ４とする。これらの所定の期間
Ａ、Ｂ、Ｃはスイッチの切り替えを行うまでの期間を示
している。
【００３４】まず、データの読み取り状態の時点ｔ１が
データの取込開始となる。この時点ｔ１で、スイッチ部
１５０が位相同期の開始前であるため、可動端子ｇ６は
固定端子ｇ４と接続される。よって、時点ｔ１〜時点ｔ
２までの期間Ａにおいて「誤差値＝０」がＶＣＯ１２に
供給される。次に、所定の期間Ａが経過した後の時点ｔ
２において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ４から固定端子ｇ５に切り替えられ、スイッチ部１
５１と接続される。スイッチ部１５１では、可動端子ｇ
９が固定端子ｇ７と接続される。ここでは、時点ｔ２〜
時点ｔ３までの期間Ｂにおける周期間の位相誤差が、前
述式（１）によりｍ周期後の位相誤差が推定され、その
位相誤差が演算部１６に供給される。即ち、推定された
位相誤差によりＶＣＯ１２が制御される。このため、た
だちに位相同期が図られる。
データの取込開始となる。この時点ｔ１で、スイッチ部
１５０が位相同期の開始前であるため、可動端子ｇ６は
固定端子ｇ４と接続される。よって、時点ｔ１〜時点ｔ
２までの期間Ａにおいて「誤差値＝０」がＶＣＯ１２に
供給される。次に、所定の期間Ａが経過した後の時点ｔ
２において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ４から固定端子ｇ５に切り替えられ、スイッチ部１
５１と接続される。スイッチ部１５１では、可動端子ｇ
９が固定端子ｇ７と接続される。ここでは、時点ｔ２〜
時点ｔ３までの期間Ｂにおける周期間の位相誤差が、前
述式（１）によりｍ周期後の位相誤差が推定され、その
位相誤差が演算部１６に供給される。即ち、推定された
位相誤差によりＶＣＯ１２が制御される。このため、た
だちに位相同期が図られる。
【００３５】次に、所定の期間Ｂが経過した後の時点ｔ
３において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ５から固定端子ｇ４に切り替えられる。これによ
り、時点ｔ３〜時点ｔ４までの期間Ｃにおいて、位相誤
差を「０」即ち位相制御がされないようにすることによ
り期間Ｂでの位相誤差が位相誤差検出部１３により検出
されるまで待機する。
３において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ５から固定端子ｇ４に切り替えられる。これによ
り、時点ｔ３〜時点ｔ４までの期間Ｃにおいて、位相誤
差を「０」即ち位相制御がされないようにすることによ
り期間Ｂでの位相誤差が位相誤差検出部１３により検出
されるまで待機する。
【００３６】次に、所定の期間Ｃが経過した後の時点ｔ
４において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ４から固定端子ｇ５に切り替えられ、スイッチ部１
５１と接続される。スイッチ部１５１では、可動端子ｇ
９が固定端子ｇ７と接続される。従って、位相誤差検出
部１３で検出された位相誤差が供給され、位相制御が繰
り返される。期間Ｂで推定された位相誤差が供給され、
位相同期が図られた後に期間Ｃで位相制御を停止するこ
とにより、時点ｔ４で位相誤差検出部１３で検出された
位相誤差を供給することで、位相が大きく外れてしまう
ことを防止する。
４において、スイッチ部１５０の可動端子ｇ６が固定端
子ｇ４から固定端子ｇ５に切り替えられ、スイッチ部１
５１と接続される。スイッチ部１５１では、可動端子ｇ
９が固定端子ｇ７と接続される。従って、位相誤差検出
部１３で検出された位相誤差が供給され、位相制御が繰
り返される。期間Ｂで推定された位相誤差が供給され、
位相同期が図られた後に期間Ｃで位相制御を停止するこ
とにより、時点ｔ４で位相誤差検出部１３で検出された
位相誤差を供給することで、位相が大きく外れてしまう
ことを防止する。
【００３７】このように、スイッチをある所定のタイミ
ングで切り替えを行うことで、位相同期に掛かる時間を
短縮することができる。以下、前記スイッチ切り替えの
タイミングに係る所定の期間Ａ、Ｂ、Ｃについて説明す
る。時点ｔ１からｔ２までの所定の期間Ａは、以下の計
算式で求められる。 Ａ＝（ＡＤＣ４０４、復調部４０５、位相誤差検出部１３のクロック数の合計） ×クロック周期・・・（２） 時点ｔ２から時点ｔ３までの期間Ｂは、スイッチ部１５
１の固定端子ｇ７に接続されるため、上記に示した計算
式（１）を１クロック周期として期間の計算を行う。例
えば、計算式（１）が１／Ｘ倍の場合はＸクロック周期
となる。
ングで切り替えを行うことで、位相同期に掛かる時間を
短縮することができる。以下、前記スイッチ切り替えの
タイミングに係る所定の期間Ａ、Ｂ、Ｃについて説明す
る。時点ｔ１からｔ２までの所定の期間Ａは、以下の計
算式で求められる。 Ａ＝（ＡＤＣ４０４、復調部４０５、位相誤差検出部１３のクロック数の合計） ×クロック周期・・・（２） 時点ｔ２から時点ｔ３までの期間Ｂは、スイッチ部１５
１の固定端子ｇ７に接続されるため、上記に示した計算
式（１）を１クロック周期として期間の計算を行う。例
えば、計算式（１）が１／Ｘ倍の場合はＸクロック周期
となる。
【００３８】時点ｔ３から時点ｔ４までの期間Ｃは、以
下の計算式によって求められる。 Ｃ＝（ＡＤＣ４０４、復調部４０５、位相誤差検出部１３のクロック数の合計） ×クロック周期・・・（３） この計算式は期間Ａを求める計算式（２）と同様であ
る。この期間Ｃが経過したｔ４の時点で、位相同期され
ている状態 (ロック）となる。
下の計算式によって求められる。 Ｃ＝（ＡＤＣ４０４、復調部４０５、位相誤差検出部１３のクロック数の合計） ×クロック周期・・・（３） この計算式は期間Ａを求める計算式（２）と同様であ
る。この期間Ｃが経過したｔ４の時点で、位相同期され
ている状態 (ロック）となる。
【００３９】このように、期間の設定を計算式（２）又
は計算式（３）で求め、スイッチの切り替えとを組み合
わせることで、より位相同期までの収束時間を短縮する
ことができる。以下、このスイッチ１５の切り替えによ
るパルス波のタイミングについて説明する。
は計算式（３）で求め、スイッチの切り替えとを組み合
わせることで、より位相同期までの収束時間を短縮する
ことができる。以下、このスイッチ１５の切り替えによ
るパルス波のタイミングについて説明する。
【００４０】図９に本発明の一実施例のタイミングを示
す。図９において、（Ａ）はＡＤＣ４０４の入力波形で
あり、（Ｂ）は位相同期パルス波、（Ｃ）は実際のパル
ス波、（Ｄ）は図８で示したスイッチ接続状態を示して
いる。スイッチ接続状態（Ｄ）のスイッチ部１５０の可
動端子ｇ６が固定端子ｇ４に接続されている状態で、デ
ータ読み取り開始時点ｔ１から、位相同期パルス（Ｂ）
と実際のパルス波（Ｃ）の最初の位相誤差θＡと次の位
相誤差θＡ’を検出する。これらの位相誤差がサンプリ
ングクロック生成部４１１の復調部４０７を介して、位
相同期回路４１２にフィードバックされる。位相誤差θ
Ａ、θＡ’を検出し、上記計算式（２）により期間Ａが
求められ、期間Ａが経過した時点ｔ２によりスイッチが
切り替えられる。
す。図９において、（Ａ）はＡＤＣ４０４の入力波形で
あり、（Ｂ）は位相同期パルス波、（Ｃ）は実際のパル
ス波、（Ｄ）は図８で示したスイッチ接続状態を示して
いる。スイッチ接続状態（Ｄ）のスイッチ部１５０の可
動端子ｇ６が固定端子ｇ４に接続されている状態で、デ
ータ読み取り開始時点ｔ１から、位相同期パルス（Ｂ）
と実際のパルス波（Ｃ）の最初の位相誤差θＡと次の位
相誤差θＡ’を検出する。これらの位相誤差がサンプリ
ングクロック生成部４１１の復調部４０７を介して、位
相同期回路４１２にフィードバックされる。位相誤差θ
Ａ、θＡ’を検出し、上記計算式（２）により期間Ａが
求められ、期間Ａが経過した時点ｔ２によりスイッチが
切り替えられる。
【００４１】この時点ｔ２におけるスイッチ接続状態
（Ｄ）はスイッチ部１５０の可動端子ｇ６が固定端子ｇ
５に接続され、スイッチ部１５１の可動端子ｇ９が固定
端子ｇ７に切り替わる。よって、位相同期回路４１２の
演算部１６に接続されることとなり、上記に示した計算
式（１）により位相誤差が計算される。その計算された
位相誤差をθＢとして、ＶＣＯ１２にフィードバックさ
れ、実際のパルス波（Ｃ）に供給される。その後、計算
式（１）におけるクロック周期である期間Ｂの経過後の
時点ｔ３によりスイッチが切り替えられる。
（Ｄ）はスイッチ部１５０の可動端子ｇ６が固定端子ｇ
５に接続され、スイッチ部１５１の可動端子ｇ９が固定
端子ｇ７に切り替わる。よって、位相同期回路４１２の
演算部１６に接続されることとなり、上記に示した計算
式（１）により位相誤差が計算される。その計算された
位相誤差をθＢとして、ＶＣＯ１２にフィードバックさ
れ、実際のパルス波（Ｃ）に供給される。その後、計算
式（１）におけるクロック周期である期間Ｂの経過後の
時点ｔ３によりスイッチが切り替えられる。
【００４２】位相誤差θＢが供給された後は、ほぼ位相
誤差が無くなるため、時点ｔ３からスイッチ部１５０の
可動端子ｇ６を固定端子ｇ４に切り替えて、実際のパル
ス波（Ｃ）が位相同期パルス波（Ｂ）と位相同期するよ
うに、実際のパルス波（Ｃ）に位相誤差を供給せず、ず
れを調節する。その後、上記計算式（３）により期間Ｃ
が求められ、期間Ｃが経過した時点ｔ４によりスイッチ
が切り替えられる。この時点ｔ４におけるスイッチ接続
状態（Ｄ）はスイッチ部１５０の可動端子ｇ６が固定端
子ｇ５に接続され、スイッチ部１５１の可動端子ｇ９が
固定端子ｇ８に切り替わる。
誤差が無くなるため、時点ｔ３からスイッチ部１５０の
可動端子ｇ６を固定端子ｇ４に切り替えて、実際のパル
ス波（Ｃ）が位相同期パルス波（Ｂ）と位相同期するよ
うに、実際のパルス波（Ｃ）に位相誤差を供給せず、ず
れを調節する。その後、上記計算式（３）により期間Ｃ
が求められ、期間Ｃが経過した時点ｔ４によりスイッチ
が切り替えられる。この時点ｔ４におけるスイッチ接続
状態（Ｄ）はスイッチ部１５０の可動端子ｇ６が固定端
子ｇ５に接続され、スイッチ部１５１の可動端子ｇ９が
固定端子ｇ８に切り替わる。
【００４３】よって、位相誤差が実際のパルス波（Ｃ）
にフィードバックされ、位相同期されている状態にな
る。このように、フィードバック時の位相誤差を計算式
によって調整し、可動端子と固定端子を有するスイッチ
を切り替えることにより、次のフィードバック時の位相
誤差を少なくすることができる。
にフィードバックされ、位相同期されている状態にな
る。このように、フィードバック時の位相誤差を計算式
によって調整し、可動端子と固定端子を有するスイッチ
を切り替えることにより、次のフィードバック時の位相
誤差を少なくすることができる。
【００４４】尚、本実施例では、ＨＤＤについて説明し
たが、これに限られるものではなく、位相同期回路一般
に適用可能である。
たが、これに限られるものではなく、位相同期回路一般
に適用可能である。
【００４５】
【発明の効果】上記のように、本発明によれば、位相誤
差を同期されるまでの時間を短縮可能な誤差値に変え、
位相同期開始時からのタイミングにおいて位相誤差又は
誤差値を選択することで、適確な位相誤差を供給でき
る。よって、位相同期までの収束時間を短縮することが
でき、信号の読み込み機能の向上を図ることができる。
差を同期されるまでの時間を短縮可能な誤差値に変え、
位相同期開始時からのタイミングにおいて位相誤差又は
誤差値を選択することで、適確な位相誤差を供給でき
る。よって、位相同期までの収束時間を短縮することが
でき、信号の読み込み機能の向上を図ることができる。
【図１】従来の磁気ディスク装置の一例の斜視図であ
る。
る。
【図２】従来の一例である磁気ディスク装置のブロック
図を示している。
図を示している。
【図３】従来の一例であるサンプリングクロック生成部
を示す図である。
を示す図である。
【図４】従来の一例のサンプリングのタイミングを示す
図である。
図である。
【図５】本発明の一実施例の磁気ディスク装置のブロッ
ク図を示している。
ク図を示している。
【図６】本発明の一実施例のサンプリングクロック生成
部を示す図である。
部を示す図である。
【図７】本発明の一実施例のスイッチの内部構成を示す
図である。
図である。
【図８】本発明の一実施例のスイッチのタイミングを示
す図である。
す図である。
【図９】本発明の一実施例のサンプリングのタイミング
を示す図である。
を示す図である。
１ 磁気ディスク装置 ２ 磁気ディスク ３ コネクタ ４、４０ 回路基板 ５ 磁気ヘッド ６ スピンドルモーター ７ アーム ８ ＶＣＭ ９ リード・ライトアンプ １０ ケース １１ カバー １２ ＶＣＯ １３ 位相誤差検出部 １４，１５ スイッチ １６ 演算部 ４００ インターフェース回路 ４０１ ＨＤＣ ４０２ リードゲート ４０３ ＡＧＣ ４０４ ＡＤＣ ４０５ 復調部 ４０６、４１２ 位相同期回路 ４０７ 変調部 ４０８ ライトドライバ ４０９ ゲイン誤差検出部 ４１０、４１１ サンプリングクロック生成部
Claims (9)
- 【請求項１】 クロックから生成される出力信号に基づ
いて、該クロックの位相誤差を検出する位相誤差検出手
段と、該位相誤差検出手段で検出された該位相誤差に応
じて該クロックの位相を制御する位相制御手段を有する
位相同期回路において、 位相同期するまでの時間を短縮可能とする誤差値を前記
位相誤差に応じて生成する位相誤差可変手段と、 少なくとも前記位相誤差検出手段により検出された該位
相誤差又は前記位相誤差可変手段により生成された誤差
値のいずれかを選択的に前記位相制御手段に供給する位
相誤差選択手段とを有することを特徴とする位相同期回
路。 - 【請求項２】 前記位相誤差可変手段は、 前記位相誤差検出手段で検出された位相誤差の所定周期
間でのずれ量から所望の周期における前記誤差値を求め
ることを特徴とする請求項１記載の位相同期回路。 - 【請求項３】 前記位相誤差選択手段は、 動作開始時から第１の期間に固定値を選択して前記位相
制御手段に供給し、 前記第１の期間経過後の第２の期間に前記位相誤差可変
手段による前記誤差値を選択して前記位相制御手段に供
給し、 前記第２の期間経過後の第３の期間に前記固定値を選択
して前記位相制御手段に供給することを特徴とする請求
項１又は２のいずれか記載の位相同期回路。 - 【請求項４】 クロックから生成される出力信号に基づ
いて、該クロックの位相誤差を検出し、該位相誤差に応
じて該クロックの位相を制御する位相同期方法におい
て、 前記クロックの前記位相誤差を検出する位相誤差検出手
順と、 位相同期するまでの時間が短縮可能な誤差値を前記位相
誤差に応じて生成する誤差値生成手順と、 少なくとも前記位相誤差検出手順において検出された前
記位相誤差又は前記誤差値生成手順により生成された前
記誤差値のいずれかを選択する位相誤差選択手順と、 前記位相誤差選択手順により選択された前記位相誤差ま
たは前記誤差値に応じて前記クロックの位相を制御する
位相制御手順とを有することを特徴とする位相同期方
法。 - 【請求項５】 前記誤差値生成手順は、 前記位相誤差の所定周期間でのずれ量から所望の周期に
おける前記誤差値を求めることを特徴とする請求項４記
載の位相同期方法。 - 【請求項６】 前記位相誤差選択手順は、 動作開始時から第１の期間に固定値を選択し、 前記第１の期間経過後の第２の期間に前記誤差値に応じ
て生成された位相同期するまでの時間が短縮可能な誤差
値を選択し、 前記第２の期間経過後の第３の期間に前記固定値を選択
することを特徴とする請求項４又は５のいずれか記載の
位相同期方法。 - 【請求項７】 クロックから生成される出力情報に基づ
いて、該クロックの位相誤差を検出する位相誤差検出手
段と、該位相誤差検出手段で検出された該位相誤差に応
じて該クロックの位相を制御する位相制御手段を有する
情報記憶装置において、 位相同期するまでの時間を短縮可能とする誤差値を前記
位相誤差に応じて生成する位相誤差可変手段と、 少なくとも前記位相誤差検出手段により検出された該位
相誤差又は前記位相誤差可変手段により生成された誤差
値のいずれかを選択的に前記位相制御手段に供給する位
相誤差選択手段とを有することを特徴とする情報記憶装
置。 - 【請求項８】 前記位相誤差可変手段は前記位相誤差検
出手段で検出された位相誤差の所定周期間でのずれ量か
ら所望の周期における前記誤差値を求めることを特徴と
する請求項７記載の情報記憶装置。 - 【請求項９】 前記位相誤差選択手段は、 動作開始時から第１の期間に固定値を選択して前記位相
制御手段に供給し、 前記第１の期間経過後の第２の期間に前記位相誤差可変
手段による前記誤差値を選択して前記位相制御手段に供
給し、 前記第２の期間経過後の第３の期間に前記固定値を選択
して前記位相制御手段に供給することを特徴とする請求
項７又は８のいずれか記載の情報記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25080099A JP2001076436A (ja) | 1999-09-03 | 1999-09-03 | 位相同期回路及び位相同期方法及び情報記憶装置 |
| US09/563,414 US6510013B1 (en) | 1999-09-03 | 2000-05-03 | Phase-synchronization method and circuit for establishing a phase-synchronization for signals with reduced time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25080099A JP2001076436A (ja) | 1999-09-03 | 1999-09-03 | 位相同期回路及び位相同期方法及び情報記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001076436A true JP2001076436A (ja) | 2001-03-23 |
Family
ID=17213247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25080099A Pending JP2001076436A (ja) | 1999-09-03 | 1999-09-03 | 位相同期回路及び位相同期方法及び情報記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6510013B1 (ja) |
| JP (1) | JP2001076436A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000115263A (ja) * | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | ディジタル放送復調装置 |
| US6760392B1 (en) * | 1999-11-12 | 2004-07-06 | Advanced Micro Devices, Inc. | Method and apparatus to provide fixed latency early response in a system with multiple clock domains with fixable clock ratios |
| US7571359B2 (en) * | 2000-07-31 | 2009-08-04 | Massachusetts Institute Of Technology | Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals |
| JP3950722B2 (ja) * | 2002-03-19 | 2007-08-01 | 株式会社日立製作所 | 磁気ディスクまたは磁気ヘッドの検査装置および検査方法 |
| US9998278B2 (en) * | 2015-09-07 | 2018-06-12 | Rohde & Schwarz Gmbh & Co. Kg | Method and apparatus for synchronization of a decoding unit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669347B2 (ja) * | 1994-06-15 | 1997-10-27 | 日本電気株式会社 | クロック信号抽出回路 |
-
1999
- 1999-09-03 JP JP25080099A patent/JP2001076436A/ja active Pending
-
2000
- 2000-05-03 US US09/563,414 patent/US6510013B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6510013B1 (en) | 2003-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08315513A (ja) | ディスク記録再生装置のデータ再生処理装置及びデータ再生方法 | |
| JP2007102960A (ja) | 磁気ディスク装置 | |
| JP2001076436A (ja) | 位相同期回路及び位相同期方法及び情報記憶装置 | |
| JP3411711B2 (ja) | ディジタルデータ再生装置 | |
| US7366064B2 (en) | Disk reproducing apparatus | |
| JPH05298866A (ja) | 情報信号記録再生装置 | |
| JP2763000B2 (ja) | 再生装置 | |
| KR100205291B1 (ko) | 레이저 디스크 플레이어의 디지탈 음성신호 재생 제어회로 | |
| JP3091616U (ja) | 光ディスク装置 | |
| JPH0429587A (ja) | モータサーボ装置 | |
| JP4356280B2 (ja) | ディフェクト検出装置 | |
| JPH0831124A (ja) | クロック発生方法及び磁気ディスク装置 | |
| JPH07320402A (ja) | 光デイスク再生装置 | |
| JPH04207319A (ja) | データ再生装置 | |
| JPH06243589A (ja) | クロック発生回路及び光ディスク装置 | |
| JPH07244942A (ja) | 光ディスク再生装置及びその制御方法 | |
| JPH0369063A (ja) | 光ディスク記録再生装置の時間軸制御装置 | |
| JPH08147895A (ja) | ディスク記録再生装置のデータ再生装置 | |
| JPH1011912A (ja) | 信号再生装置およびこれに用いる位相同期回路 | |
| JPH11328841A (ja) | 制御装置 | |
| JPS6180982A (ja) | インサ−ト回路 | |
| JP2000174619A (ja) | クロック生成ｐｌｌ回路 | |
| JPH0778431A (ja) | 磁気ディスク装置 | |
| JPH07302469A (ja) | ディスク再生装置 | |
| JPS6055579A (ja) | Ｐｃｍ録音再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070206 |