JP4356280B2 - ディフェクト検出装置 - Google Patents
ディフェクト検出装置 Download PDFInfo
- Publication number
- JP4356280B2 JP4356280B2 JP2002067482A JP2002067482A JP4356280B2 JP 4356280 B2 JP4356280 B2 JP 4356280B2 JP 2002067482 A JP2002067482 A JP 2002067482A JP 2002067482 A JP2002067482 A JP 2002067482A JP 4356280 B2 JP4356280 B2 JP 4356280B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold level
- signal
- defect detection
- detection flag
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディフェクト検出装置に関し、詳しくは、ディスク状記録媒体から再生した再生信号が所定の閾値レベルを一定時間越えた場合にディフェクト検出を開始するディフェクト検出装置に関する。
【０００２】
【従来の技術】
従来から、ディフェクト検出装置では、ディスク状記録媒体から再生した再生信号の振幅値と所定の閾値とを比較し、上記比較結果に応じてディフェクト検出を行っている。ディフェクト検出装置は、ディスク状記録媒体の再生面に傷等があった場合、その傷の大きさに応じてディフェクトを検出し、この検出結果によりＰＬＬ回路の位相比較結果である位相誤差信号をホールドすることにより、ディフェクトによるクロックの変動を防止して、光ディスクに記録されたデータを確実に再生できるようにしている。
【０００３】
ここで、上述したディフェクト検出装置を用いた光ディスク装置２の構成と動作について説明する。光ディスク装置２は、図８に示すように、光ピックアップ４０と、再生部４１と、ＯＤＣ（Optical Disk Controller）部４２とを備えており、光ピックアップ４０により光ディスク４９から再生した高周波再生信号（以下、再生信号をいう。）を再生部４１に出力し、再生部４１で所定の再生処理を行い、処理後の再生信号をＯＤＣ部４２に出力する。再生部４１は、増幅部４３と、イコライザ部４４と、ディフェクト検出部４５と、ＰＬＬ（Phase Locked Loop）部４６と、ＡＤＣ（Analog to Digital Converter）部４７と、ビタビ復号部４８とを備えている。以下に再生部４１について説明する。
【０００４】
増幅部４３は、再生信号を所定の利得により増幅し、増幅後の再生信号をイコライザ部４４に出力する。イコライザ部４４は、増幅後の再生信号の周波数特性をパーシャルレスポンスクラス２（ＰＲ（１，２，１））に適した特性に補正するとともに、高周波帯域のノイズ成分を抑圧してディフェクト検出部４５と、ＰＬＬ部４６と、ＡＤＣ部４７とに出力する。
【０００５】
ディフェクト検出部４５は、図９に示すように、イコライザ部４４から入力された再生信号をエンベロープ検波し、その結果得られるエンベロープ検波信号が所定の閾値を上回っているか下回っているかを判定する。例えば、ディフェクト検出部４５は、上記エンベロープ検波信号の振幅が上記閾値を上回ったと判定したときに、ディフェクト検出フラグをＰＬＬ部４６に出力（以下、アサートという。）し、上記エンベロープ検波信号の振幅が上記閾値を下回ったときにディフェクト検出フラグの出力を停止（以下、ネゲートという。）する。
【０００６】
ＰＬＬ部４６は、位相比較器と、低域フィルタと、増幅器と、電圧制御発振回路とを備える帰還閉回路である。ＰＬＬ部４６は、イコライザ部４４から入力された再生信号を２値化して２値化信号を生成し、上記再生信号と電圧制御発振回路の位相を位相比較器で比較し、誤差に比例した直流電圧（以下、位相誤差信号という。）を生成する。ＰＬＬ部４６は、低域フィルタでこの位相誤差信号の高周波成分を除去し、高周波成分除去後の位相誤差信号を増幅部４３で増幅し、増幅後の位相誤差信号を電圧制御発振器にフィードバックし、再生信号と電圧制御発振器の発振周波数及び位相差を低減させる方向に電圧制御発振器の周波数を変化させる。
【０００７】
この処理において、ＰＬＬ部４６は、ディフェクト検出フラグがアサートされている期間の位相誤差信号をホールドする。したがって、ディフェクト検出による位相誤差信号が急激に変動した場合でも、位相誤差信号の変動によるクロックの変動を防止することができる。ＰＬＬ部４６は、上記クロックをＡＤＣ部４７と、ビタビ復号部４８と、ＯＤＣ部４２とに出力する。なお、ＰＬＬ部４６は、ディフェクト検出フラグがネゲートされたときに位相誤差信号のホールド動作から追従動作に移る。
【０００８】
ＡＤＣ部４７は、ＰＬＬ部４６から入力されたクロックに基づいてイコライザ部４４から入力されたアナログの再生信号をデジタル信号に変換処理し、デジタル化した再生信号をビタビ復号部４８に出力する。ビタビ復号部４８は、ＰＬＬ部４６から入力されたクロックに基づいてＡＤＣ部４７から入力された再生信号をビタビ復号処理して、ビタビ復号処理後の再生信号をＯＤＣ部４２に出力する。
【０００９】
ＯＤＣ部４２は、ＰＬＬ部４６から入力されたクロックに基づいてビタビ復号部４８から入力された再生信号から同期パターンを検出し、上記検出結果を基準にして上記再生信号からユーザーフィールドのデータを選択的に取得する。さらにＯＤＣ部４２は、ユーザーフィールドのデータを復調及びデインターリーブ処理した後、誤り訂正処理等をしてユーザーデータを再生し、このユーザーデータをホスト装置に出力する。
【００１０】
このような光ディスク装置２では、ディフェクト検出部４５で所定の閾値に基づいて再生信号のエンベロープ検波後の信号からディフェクトを検出した場合、ＰＬＬの動作の安定化を図るために、ＰＬＬ部４６にディフェクト検出フラグのアサート及びネゲートを行い、ＰＬＬ部４６で上記アサート及びネゲートに応じて、位相誤差信号のホールドと追従を繰り返す。
【００１１】
【発明が解決しようとする課題】
しかし、上述のようにディフェクト検出部４５で所定の閾値に基づいて閾値付近の信号値をとるディフェクト検出では、図３に示すように、ディフェクト検出フラグが短期間のうちにアサート及びネゲートを繰り返すことになる。このような場合には、ＰＬＬ部４６は、位相誤差信号の追従とホールドを頻繁に繰り返すことになり、ディフェクト検出に対してＰＬＬの安定化を図ることが困難となる問題がある。
【００１２】
一方で、上述した問題を解決するために閾値のレベルを高めに設定したり、低めに設定したする方法があるが、閾値レベルを高めに設定すると、比較的大きなディフェクトに対して位相誤差信号がホールドされないためにＰＬＬが不安定になりやすく、また、閾値レベルを低めに設定すると、ＰＬＬが追従できるレベルのディフェクトに対しても位相誤差信号がホールドされてしまい、ＰＬＬが十分に追従できなくなる。
【００１３】
そこで、本発明は、上述したような実情に鑑みて提案されたものであり、閾値レベル付近で頻繁に上下を繰り返すエンベロープ検波信号に対して、閾値レベルの設定値を高め及び低めに設定することなくＰＬＬを安定に動作させることを可能とするディフェクト検出装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係るディフェクト検出装置は、上述の課題を解決するために、所定の閾値レベルを発生する閾値レベル発生手段と、ディスク状記録媒体から信号を再生する信号再生手段と、信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段とを備えたことを特徴とする。
【００１５】
このようなディフェクト検出装置は、検出フラグ出力手段により、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする。
【００１６】
また、本発明に係るディフェクト検出装置は、上述の課題を解決するために、所定の閾値レベルを発生する閾値レベル発生手段と、ディスク状記録媒体から信号を再生する信号再生手段と、信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段とを備えたことを特徴とする。
【００１７】
このようなディフェクト検出装置は、検出フラグ出力手段により、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１９】
本発明は、例えば図１に示すような光ディスク装置１に適用される。
【００２０】
光ディスク装置１は、ＯＤＣ部１０と、中央演算処理（ＣＰＵ）部１１と、レーザドライバ部１２と、光ピックアップ部１３と、再生部１４とを備え、ＯＤＣ部１０のインターフェースを介して接続されているコンピュータ等のホスト装置から出力されるユーザーデータを光ディスク３２に記録し、上記光ディスク３２からユーザーデータを再生してホスト装置に出力する。なお、媒体は、ユーザーデータの記録再生が可能なものであれば磁気ディスク又は光磁気ディスク等でもよい。
【００２１】
ＯＤＣ部１０は、ゲート信号発生部１５と、インターフェース部１６と、エンコーダ／デコーダ部１７と、エラー訂正（ＥＣＣ）部１８とを備えており、インターフェース部１６を介して接続されているホスト装置との間で入出力するユーザーデータを処理する処理回路である。ＯＤＣ部１０は、ホスト装置より得られるコマンドをＣＰＵ部１１に通知し、また、この通知によるＣＰＵ部１１からの応答をホスト装置に通知する。また、このようなコマンドの通知により得られる動作の切換えの指示により、ホスト装置から順次入力されるユーザーデータを処理して所定のデータ列を生成し、このデータ列によりレーザドライバ部１２を駆動してユーザーデータを光ディスク３２に記録する。また、再生部１４から出力される再生データに所定の処理を行い、ユーザーデータを再生し、ユーザーデータをホスト装置に出力する。
【００２２】
インターフェース部１６は、ホスト装置より得られるコマンドをＣＰＵ部１１に通知し、ＣＰＵ部１１からの応答コマンドをホスト装置に通知する。また、インターフェース部１６は、ホスト装置から順次入力されるユーザーデータをエンコーダ／デコーダ部１７に出力し、エンコーダ／デコーダ部１７から得られるユーザーデータをホスト装置に出力する。インターフェース部１６は、ＳＣＳＩ（Small Computer System Interface）等のインターフェースである。
【００２３】
ゲート信号発生部１５は、セクタマーク検出回路を有しており、上記セクタマーク検出回路で検出されるセクタマーク検出のタイミングを基準にして、記録系及び再生系の動作基準信号であるライトゲート信号ＷＧ及びリードゲート信号ＲＧを生成する。なお、ここでセクタマークは、光ディスク３２にプリフォーマットにより記録された基準信号であり、各セクタの先頭位置を示している。ゲート信号発生部１５は、上記ライトゲート信号ＷＧをエンコーダ／デコーダ部１７及びレーザドライバ部１２に出力し、上記リードゲート信号ＲＧをエンコーダ／デコーダ部１７及び再生部１４に出力する。
【００２４】
ＥＣＣ部１８は、書き込み時においては、順次誤り訂正符号を生成しエンコーダ／デコーダ部１７に出力し、読み出し時においては、エンコーダ／デコーダ部１７で再生されるユーザーデータを誤り訂正処理する。
【００２５】
エンコーダ／デコーダ部１７は、書き込み時において、インターフェース部１６から入力されるユーザーデータを所定のブロック単位で区切り、誤り訂正回路で生成される誤り訂正符号を付加した後、インターリーブ処理を行う。次に、エンコーダ／デコーダ部１７は、インターリーブ処理したデータをＲＬＬ（１，７）変調してＲＬＬ変調データを生成し、このＲＬＬ変調データに、同期パターン及びＰＬＬ回路のロック用信号であるＶＦＯ等を付加する。次に、エンコーダ／デコーダ部１７は、同期パターン等が付加されているＲＬＬ変調データをＮＲＺＩ変調してＮＲＺＩ変調データを生成する。そして、エンコーダ／デコーダ部１７は、ゲート信号発生部１５からのライトゲート信号ＷＧの入力に応じて、上記ＮＲＺＩ変調データＤ１を書き込み時の基準信号であるライトクロックに同期させて、順次レーザードライバに出力する。
【００２６】
また、エンコーダ／デコーダ部１７は、読み出し時において、ゲート信号発生部１５からのリードゲート信号ＲＧの入力に応じて、再生部１４の出力データを選択的に入力し、上記出力データから同期パターンを検出する。さらに、エンコーダ／デコーダ部１７は、この同期パターンの検出結果を基準にして、出力データを選択的に処理し、ユーザーデータを再生して出力する。
【００２７】
レーザドライバ部１２は、駆動信号生成部１９と自動光量制御回路（ＡＰＣ）部２０とを備えている。駆動信号生成部１９は、図２に示すように、ＮＲＺＩ変調データＤ１が立ち上がっている期間、ＮＲＺＩ変調データＤ１の基本周期Ｔに対して、１．５Ｔの周期で信号レベルが立ち上がった後、０．５Ｔ周期で信号レベルの立下がりと、信号レベルの立上がりとを繰り返し、ＮＲＺＩ変調データＤ１に応じて駆動信号Ｓ１を生成する。駆動信号生成部１９は、生成した駆動信号Ｓ１をＡＰＣ部２０に出力する。
【００２８】
ＡＰＣ部２０は、光ピックアップ部１３から出力されるレーザビームの光量モニタの結果を基準にして、データの書き込み時に、駆動信号生成部１９から入力された駆動信号Ｓ１に応じて再生時の光量より書き込みの光量にレーザビームを立ち上げるように光ピックアップ部１３の半導体レーザを駆動する。これによりレーザドライバ部１２は、いわゆるパルストレイン方式により順次光ディスク３２にマーク列を形成して所望のユーザーデータを記録する。また、ＡＰＣ部２０は、データの読み出し時に所定の光量よりレーザビームを照射するように光ピックアップ部１３の半導体レーザを駆動する。
【００２９】
光ピックアップ部１３は、所定の駆動機構により保持されて光ディスク３２の半径方向に可動できるように構成され、スピンドルモータにより所定の回転速度で回転する光ディスク３２に対して、内蔵の半導体レーザより出射されるレーザビームを照射する。また、光ピックアップ部１３は、このレーザビームの照射により光ディスク３２から得られる反射光を所定の受光素子で受光し、上記反射光に所定の処理を行うことによりピット列、マーク列に応じて信号レベルが変化する再生信号ＲＦや、トラッキングエラー量に応じて信号レベルが変化するトラッキングエラー信号や、フォーカスエラー量に応じて信号レベルが変化するフォーカスエラー信号等を生成する。光ピックアップ部１３は、サーボ回路により上記トラッキングエラー信号及びフォーカスエラー信号に応じて対物レンズを可動させ、トラッキング制御及びフォーカス制御を行っている。
【００３０】
再生部１４は、増幅部２１と、イコライザ部２２と、ディフェクト検出部２３と、ＰＬＬ（Phase Locked Loop）部２４と、ＡＤＣ（Analog to Digital Converter）部２５と、ビタビ復号部２６とを備えている。増幅部２１は、再生信号ＲＦを所定の利得により増幅し、増幅後の再生信号ＲＦをイコライザ部２２に出力する。イコライザ部２２は、イクイリップルフィルタ等により形成され、増幅部２１から入力された増幅後の再生信号ＲＦの周波数特性を補正してＰＬＬ部２４、ＡＤＣ部２５及びディフェクト検出部２３に出力する。なお、イコライザ部２２は、エンコーダ／デコーダ部１７で生成されるＲＬＬ変調データに対する再生信号ＲＦによる応答が、パーシャルレスポンスクラス２（ＰＲ（１，２，１））に対応する応答となるようにする補正を行う。
【００３１】
ＰＬＬ部２４は、位相比較器と、低域フィルタと、増幅器と、電圧制御発振回路とを備える帰還閉回路である。ＰＬＬ部２４は、イコライザ部２２から入力された再生信号ＲＦを２値化して２値化信号を生成し、上記再生信号ＲＦと電圧制御発振回路の位相を位相比較器で比較し、誤差に比例した直流電圧（以下、位相誤差信号という。）を生成する。ＰＬＬ部２４は、低域フィルタでこの位相誤差信号の高周波成分を除去し、高周波成分除去後の位相誤差信号を増幅部２１で増幅し、増幅後の位相誤差信号を電圧制御発振器にフィードバックし、再生信号ＲＦと電圧制御発振器の位相差を低減させる方向に電圧制御発振器の周波数を変化させる。
【００３２】
この処理において、ＰＬＬ部２４は、ディフェクト検出フラグがアサートされている期間の位相誤差信号をホールドする。したがって、ディフェクト検出による位相誤差信号が急激に変動した場合でも、位相誤差信号の変動によるクロックの変動を防止することができる。ＰＬＬ部２４は、上記クロックをＡＤＣ部２５と、ビタビ復号部２６と、ＯＤＣ部１０とに出力する。なお、ＰＬＬ部２４は、ディフェクト検出フラグがネゲートされたときに位相誤差信号のホールド動作から追従動作に移る。
【００３３】
ＡＤＣ部２５は、ＰＬＬ部２４から入力されたクロックに基づいてイコライザ部２２から入力されたアナログの再生信号ＲＦをデジタル信号に変換処理し、デジタル化した再生信号ＲＦをビタビ復号部２６に出力する。ビタビ復号部２６は、ＰＬＬ部２４から入力されたクロックＣＫに基づいてＡＤＣ部２５から入力された再生信号ＲＦをビタビ復号処理して、ビタビ復号処理後の再生信号ＲＦをＯＤＣ部１０に出力する。ビタビ復号部２６は、ブランチメトリックの計算基準である振幅基準値を適宜更新し、これにより適応型振幅基準値により復号結果の精度を向上するようになされている。また、ビタビ復号部２６は、ディフェクト検出フラグのアサートに応じて、振幅基準値をホールドし、振幅基準値の更新を中止する。
【００３４】
ディフェクト検出部２３は、包絡線検波部２７と、閾値発生部２８と、ＤＡＣ（Digital to Analog Converter）部２９と、比較部３０と、遅延部３１とを備え、イコライザ部２２から入力された再生信号ＲＦからディフェクトを検出し、ディフェクト検出フラグをＰＬＬ部２４に出力する。包絡線検波部２７は、再生信号ＲＦをエンベロープ検波し、エンベロープ検波信号ＥＲＦを比較部３０に出力する。閾値発生部２８は、ＣＰＵ部１１により設定される閾値レベルを保持し、ＤＡＣ部２９に出力する。ＤＡＣ部２９は、入力された閾値レベルをアナログ信号に変換処理し、閾値レベルＴＨＲを比較部３０に出力する。
【００３５】
比較部３０は、ＤＡＣ部２９から入力された閾値レベルＴＨＲと包絡線検波部２７から入力されたエンベロープ検波信号ＥＲＦとを比較し、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲ以上となったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲ以下となったときにプレ・ディフェクト検出フラグをネゲートする。遅延部３１は、入力されたプレ・ディフェクト検出フラグのアサート及びネゲートに基づき、上記アサートとネゲートの連続出力時間を監視し、所定時間経過後のアサートとネゲートに対してのみディフェクト検出フラグのアサートとネゲートをＰＬＬ部２４に出力する。
【００３６】
ＣＰＵ部１１は、光ディスク装置１全体の動作を制御するコントローラーであり、ＯＤＣ部１０のインターフェース部１６を介して得られるホスト装置からのコマンドにより、光ディスク３２にユーザーデータを記録し、上記光ディスク３２からユーザーデータを再生し、再生データをホスト装置に出力する制御を行う。
【００３７】
ここでディフェクトについて説明する。ディフェクトには複数のタイプがあり、そのひとつにマイクロディフェクトがある。マイクロディフェクトは、光ディスク３２上の傷等に起因して生じるディフェクトである。
【００３８】
しかし、図３に示すように、エンベロープ検波信号ＥＲＦが閾値付近で頻繁に上下を繰り返し推移しているような場合には、ディフェクト検出部２３は、上記推移に応じて、ＰＬＬ部２４にディフェクト検出フラグを頻繁にアサート及びネゲートすることになる。ＰＬＬ部２４は、このようなディフェクト検出フラグが入力されると、ＰＬＬの動作が不安定になり、ロックが外れてしまう場合がある。このような問題を解決するために、閾値のレベルを高めに設定したり、低めに設定したする方法があるが、閾値レベルＴＨＲを高めに設定すると、比較的大きなディフェクトに対して位相誤差信号がホールドされないためにＰＬＬが不安定になりやすく、また、閾値レベルＴＨＲを低めに設定すると、ＰＬＬが追従できるレベルのディフェクトに対しても位相誤差信号がホールドされてしまい、ＰＬＬが十分に追従できなくなる。
【００３９】
そこで、本発明を適用したディフェクト検出部２３では、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を上回っても直ぐにＰＬＬ部２４にディフェクト検出フラグをアサートせず、エンベロープ検波信号ＥＲＦが閾値を上回っている状態が一定時間連続していることを確認してからディフェクト検出フラグをアサートし、また、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を下回っても直ぐにＰＬＬ部２４にディフェクト検出フラグをネゲートせず、エンベロープ検出信号が閾値を下回っている状態が一定時間連続していることを確認してからディフェクト検出フラグをネゲートする。なお、ディフェクト検出部２３は、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を上回ってから、好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをアサートし、また、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を下回ってから、好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをネゲートする。
【００４０】
ここで、ディフェクト検出部２３がＰＬＬ部２４にディフェクト検出フラグをアサート及びネゲートする動作についての第１の例を図４を用いて説明する。包絡線検波部２７は、イコライザ部２２から供給された高周波再生信号ＲＦ（１００ＭＨｚ程度）に対してエンベロープ検波を行い、図４（ａ）に示すような、エンベロープ検波信号ＥＲＦを生成し、上記エンベロープ検波信号ＥＲＦを比較部３０に出力する。上記エンベロープ検波信号ＥＲＦの振幅は、５００ｍＶ程度である。比較部３０は、図４（ｂ）に示すように、上記エンベロープ検波信号ＥＲＦとＤＡＣ部２９を介して閾値発生部２８から供給される閾値レベルＴＨＲとを比較し、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを上回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを下回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートする。
【００４１】
遅延部３１は、図４（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。また、遅延部３１は、図４（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートする。
【００４２】
ＰＬＬ部２４は、遅延部３１から供給されるディフェクト検出フラグのアサート及びネゲートに応じて、ディフェクト部分で生成される位相誤差信号のホールド及び追従を行う。
【００４３】
また、図５（ａ）及び（ｂ）に示すように、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを上回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを下回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートしても良い。このとき遅延部３１は、図５（ｃ）に示すように、プレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートし、プレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。
【００４４】
つぎに、ディフェクト検出部２３がＰＬＬ部２４にディフェクト検出フラグをアサート及びネゲートする動作についての第２の例を図６を用いて説明する。包絡線検波部２７は、イコライザ部２２から供給された高周波再生信号ＲＦ（１００ＭＨｚ程度）に対してエンベロープ検波を行い、図６（ａ）に示すような、エンベロープ検波信号ＥＲＦを生成し、上記エンベロープ検波信号ＥＲＦを比較部３０に出力する。上記エンベロープ検波信号ＥＲＦの振幅は、５００ｍＶ程度である。比較部３０は、図６（ｂ）に示すように、上記エンベロープ検波信号ＥＲＦとＤＡＣ部２９を介して閾値発生部２８から供給される第１の閾値レベルＴＨＲ１及び第２の閾値レベルＴＨＲ２と比較し、エンベロープ検波信号ＥＲＦが第１の閾値レベルＴＨＲ１を上回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが第２の閾値レベルＴＨＲ２を下回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートする。上記第１の閾値レベルＴＨＲ１は、エンベロープ検出信号振幅の２倍程度であり、上記第２の閾値レベルＴＨＲ２は、エンベロープ検出信号振幅の１．４倍程度である。本第２の例では、第１の閾値レベルＴＨＲ１は、１０００ｍＶ程度であり、第２の閾値レベルＴＨＲ２は、７００ｍＶ程度である。
【００４５】
遅延部３１は、図６（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。また、遅延部３１は、図６（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートする。
【００４６】
ＰＬＬ部２４は、遅延部３１から供給されるディフェクト検出フラグのアサート及びネゲートに応じて、ディフェクト部分で生成される位相誤差信号のホールド及び追従を行う。
【００４７】
また、図７（ａ）及び（ｂ）に示すように、エンベロープ検波信号ＥＲＦが第１の閾値レベルＴＨＲ１を上回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートし、エンベロープ検波信号ＥＲＦが第２の閾値レベルＴＨＲ２を下回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートするようにしても良い。このとき、遅延部３１は、図７（ｃ）に示すように、プレ・ディフェクト検出フラグのネゲートが、１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートし、プレ・ディフェクト検出フラグのアサートが、１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。
【００４８】
このように構成された光ディスク装置１は、イコライザ部２２から入力された再生信号ＲＦに包絡線検波部２７でエンベロープ検波を行ってエンベロープ検波信号ＥＲＦを生成し、比較部３０で上記エンベロープ検波信号ＥＲＦを閾値発生部２８から入力される閾値レベルＴＨＲと比較し、上記比較結果からプレ・ディフェクト検出フラグを遅延部３１にアサート及びネゲートし、遅延部３１で上記プレ・ディフェクト検出フラグのアサートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをＰＬＬ部２４にアサートし、また、上記プレ・ディフェクト検出フラグのネゲートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをＰＬＬ部２４にネゲートするので、ＰＬＬ部２４に安定したディフェクト検出フラグのアサート及びネゲートを供給することができ、エンベロープ検波信号ＥＲＦが閾値付近で頻繁に上下を繰り返し推移しているような場合に、閾値レベルＴＨＲを高めに設定したり、低めに設定したりせずに、ＰＬＬ動作の安定性を向上することができる。
【００４９】
また、上述では、ディフェクト検出フラグをＰＬＬの位相誤差信号の制御に用いる場合を示したが、位相誤差信号は、ディフェクトによる影響を避けた方がよいさまざまな信号の制御に用いることも可能である。例えば、エンベロープゆらぎ等に現れるＲＦ信号のオフセット成分を取り除くようなオフセットフィードバック回路を構成している場合には、ディフェクト時にその影響を避けるために、ディフェクト検出フラグによりオフセットフィードバック回路をホールドすることも可能である。また、適応型振幅基準値を用いたビタビ復号器では、ディフェクト検出フラグのアサート時には振幅基準値を更新しないようにすることにより、振幅基準値がディフェクトの影響を受けないようにすることが可能である。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明に係るディフェクト検出装置は、ディフェクト検出部で再生信号からエンベロープ検波したエンベロープ検波信号と、閾値レベルとを比較し、上記比較結果からプレ・ディフェクト検出フラグをアサート及びネゲートし、上記プレ・ディフェクト検出フラグのアサートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをアサートし、また、上記プレ・ディフェクト検出フラグのネゲートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをネゲートするので、ＰＬＬ部に安定したディフェクト検出フラグのアサート及びネゲートを供給することができ、エンベロープ検波信号が閾値付近で頻繁に上下を繰り返し推移しているような場合に、閾値レベルを高めに設定したり、低めに設定したりせずに、ＰＬＬ動作の安定性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した光ディスク装置の構成を示すブロック図である。
【図２】本発明を適用した光ディスク装置のレーザドライバ部により駆動信号を生成する際の信号波形を示す図である。
【図３】ディフェクト検出部により閾値レベル付近を推移する再生信号からディフェクト検出フラグをアサート及びネゲートした際の信号波形を示す図である。
【図４】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第１の信号波形の例を示す図である。
【図５】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第２の信号波形の例を示す図である。
【図６】ディフェクト検出部により２つの閾値レベルに基づき再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第１の信号波形の例を示す図である。
【図７】ディフェクト検出部により２つの閾値レベルに基づき再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第２の信号波形の例を示す図である。
【図８】従来の光ディスク装置の構成を示すブロック図である。
【図９】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の信号波形を示す図である。
【符号の説明】
１ 光ディスク装置、１０ ＯＤＣ部、１１ ＣＰＵ部、１２ レーザドライバ部、１３ 光ピックアップ部、１４ 再生部、１５ ゲート信号発生部、１６インターフェース部、１７ エンコーダ／デコーダ部、１８ ＥＣＣ部、１９駆動信号生成部、２０ ＡＰＣ部、２１ 増幅部、２２ イコライザ部、２３ディフェクト検出部、２４ ＰＬＬ部、２５ ＡＤＣ部、２６ ビタビ復号部、２７ 包絡線検波部、２８ 閾値発生部、２９ ＤＡＣ部、３０ 比較部、３１ 遅延部、３２ 光ディスク
【発明の属する技術分野】
本発明は、ディフェクト検出装置に関し、詳しくは、ディスク状記録媒体から再生した再生信号が所定の閾値レベルを一定時間越えた場合にディフェクト検出を開始するディフェクト検出装置に関する。
【０００２】
【従来の技術】
従来から、ディフェクト検出装置では、ディスク状記録媒体から再生した再生信号の振幅値と所定の閾値とを比較し、上記比較結果に応じてディフェクト検出を行っている。ディフェクト検出装置は、ディスク状記録媒体の再生面に傷等があった場合、その傷の大きさに応じてディフェクトを検出し、この検出結果によりＰＬＬ回路の位相比較結果である位相誤差信号をホールドすることにより、ディフェクトによるクロックの変動を防止して、光ディスクに記録されたデータを確実に再生できるようにしている。
【０００３】
ここで、上述したディフェクト検出装置を用いた光ディスク装置２の構成と動作について説明する。光ディスク装置２は、図８に示すように、光ピックアップ４０と、再生部４１と、ＯＤＣ（Optical Disk Controller）部４２とを備えており、光ピックアップ４０により光ディスク４９から再生した高周波再生信号（以下、再生信号をいう。）を再生部４１に出力し、再生部４１で所定の再生処理を行い、処理後の再生信号をＯＤＣ部４２に出力する。再生部４１は、増幅部４３と、イコライザ部４４と、ディフェクト検出部４５と、ＰＬＬ（Phase Locked Loop）部４６と、ＡＤＣ（Analog to Digital Converter）部４７と、ビタビ復号部４８とを備えている。以下に再生部４１について説明する。
【０００４】
増幅部４３は、再生信号を所定の利得により増幅し、増幅後の再生信号をイコライザ部４４に出力する。イコライザ部４４は、増幅後の再生信号の周波数特性をパーシャルレスポンスクラス２（ＰＲ（１，２，１））に適した特性に補正するとともに、高周波帯域のノイズ成分を抑圧してディフェクト検出部４５と、ＰＬＬ部４６と、ＡＤＣ部４７とに出力する。
【０００５】
ディフェクト検出部４５は、図９に示すように、イコライザ部４４から入力された再生信号をエンベロープ検波し、その結果得られるエンベロープ検波信号が所定の閾値を上回っているか下回っているかを判定する。例えば、ディフェクト検出部４５は、上記エンベロープ検波信号の振幅が上記閾値を上回ったと判定したときに、ディフェクト検出フラグをＰＬＬ部４６に出力（以下、アサートという。）し、上記エンベロープ検波信号の振幅が上記閾値を下回ったときにディフェクト検出フラグの出力を停止（以下、ネゲートという。）する。
【０００６】
ＰＬＬ部４６は、位相比較器と、低域フィルタと、増幅器と、電圧制御発振回路とを備える帰還閉回路である。ＰＬＬ部４６は、イコライザ部４４から入力された再生信号を２値化して２値化信号を生成し、上記再生信号と電圧制御発振回路の位相を位相比較器で比較し、誤差に比例した直流電圧（以下、位相誤差信号という。）を生成する。ＰＬＬ部４６は、低域フィルタでこの位相誤差信号の高周波成分を除去し、高周波成分除去後の位相誤差信号を増幅部４３で増幅し、増幅後の位相誤差信号を電圧制御発振器にフィードバックし、再生信号と電圧制御発振器の発振周波数及び位相差を低減させる方向に電圧制御発振器の周波数を変化させる。
【０００７】
この処理において、ＰＬＬ部４６は、ディフェクト検出フラグがアサートされている期間の位相誤差信号をホールドする。したがって、ディフェクト検出による位相誤差信号が急激に変動した場合でも、位相誤差信号の変動によるクロックの変動を防止することができる。ＰＬＬ部４６は、上記クロックをＡＤＣ部４７と、ビタビ復号部４８と、ＯＤＣ部４２とに出力する。なお、ＰＬＬ部４６は、ディフェクト検出フラグがネゲートされたときに位相誤差信号のホールド動作から追従動作に移る。
【０００８】
ＡＤＣ部４７は、ＰＬＬ部４６から入力されたクロックに基づいてイコライザ部４４から入力されたアナログの再生信号をデジタル信号に変換処理し、デジタル化した再生信号をビタビ復号部４８に出力する。ビタビ復号部４８は、ＰＬＬ部４６から入力されたクロックに基づいてＡＤＣ部４７から入力された再生信号をビタビ復号処理して、ビタビ復号処理後の再生信号をＯＤＣ部４２に出力する。
【０００９】
ＯＤＣ部４２は、ＰＬＬ部４６から入力されたクロックに基づいてビタビ復号部４８から入力された再生信号から同期パターンを検出し、上記検出結果を基準にして上記再生信号からユーザーフィールドのデータを選択的に取得する。さらにＯＤＣ部４２は、ユーザーフィールドのデータを復調及びデインターリーブ処理した後、誤り訂正処理等をしてユーザーデータを再生し、このユーザーデータをホスト装置に出力する。
【００１０】
このような光ディスク装置２では、ディフェクト検出部４５で所定の閾値に基づいて再生信号のエンベロープ検波後の信号からディフェクトを検出した場合、ＰＬＬの動作の安定化を図るために、ＰＬＬ部４６にディフェクト検出フラグのアサート及びネゲートを行い、ＰＬＬ部４６で上記アサート及びネゲートに応じて、位相誤差信号のホールドと追従を繰り返す。
【００１１】
【発明が解決しようとする課題】
しかし、上述のようにディフェクト検出部４５で所定の閾値に基づいて閾値付近の信号値をとるディフェクト検出では、図３に示すように、ディフェクト検出フラグが短期間のうちにアサート及びネゲートを繰り返すことになる。このような場合には、ＰＬＬ部４６は、位相誤差信号の追従とホールドを頻繁に繰り返すことになり、ディフェクト検出に対してＰＬＬの安定化を図ることが困難となる問題がある。
【００１２】
一方で、上述した問題を解決するために閾値のレベルを高めに設定したり、低めに設定したする方法があるが、閾値レベルを高めに設定すると、比較的大きなディフェクトに対して位相誤差信号がホールドされないためにＰＬＬが不安定になりやすく、また、閾値レベルを低めに設定すると、ＰＬＬが追従できるレベルのディフェクトに対しても位相誤差信号がホールドされてしまい、ＰＬＬが十分に追従できなくなる。
【００１３】
そこで、本発明は、上述したような実情に鑑みて提案されたものであり、閾値レベル付近で頻繁に上下を繰り返すエンベロープ検波信号に対して、閾値レベルの設定値を高め及び低めに設定することなくＰＬＬを安定に動作させることを可能とするディフェクト検出装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係るディフェクト検出装置は、上述の課題を解決するために、所定の閾値レベルを発生する閾値レベル発生手段と、ディスク状記録媒体から信号を再生する信号再生手段と、信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段とを備えたことを特徴とする。
【００１５】
このようなディフェクト検出装置は、検出フラグ出力手段により、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする。
【００１６】
また、本発明に係るディフェクト検出装置は、上述の課題を解決するために、所定の閾値レベルを発生する閾値レベル発生手段と、ディスク状記録媒体から信号を再生する信号再生手段と、信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段とを備えたことを特徴とする。
【００１７】
このようなディフェクト検出装置は、検出フラグ出力手段により、信号比較手段による比較の結果、エンベロープ検波信号が変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、エンベロープ検波信号が変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１９】
本発明は、例えば図１に示すような光ディスク装置１に適用される。
【００２０】
光ディスク装置１は、ＯＤＣ部１０と、中央演算処理（ＣＰＵ）部１１と、レーザドライバ部１２と、光ピックアップ部１３と、再生部１４とを備え、ＯＤＣ部１０のインターフェースを介して接続されているコンピュータ等のホスト装置から出力されるユーザーデータを光ディスク３２に記録し、上記光ディスク３２からユーザーデータを再生してホスト装置に出力する。なお、媒体は、ユーザーデータの記録再生が可能なものであれば磁気ディスク又は光磁気ディスク等でもよい。
【００２１】
ＯＤＣ部１０は、ゲート信号発生部１５と、インターフェース部１６と、エンコーダ／デコーダ部１７と、エラー訂正（ＥＣＣ）部１８とを備えており、インターフェース部１６を介して接続されているホスト装置との間で入出力するユーザーデータを処理する処理回路である。ＯＤＣ部１０は、ホスト装置より得られるコマンドをＣＰＵ部１１に通知し、また、この通知によるＣＰＵ部１１からの応答をホスト装置に通知する。また、このようなコマンドの通知により得られる動作の切換えの指示により、ホスト装置から順次入力されるユーザーデータを処理して所定のデータ列を生成し、このデータ列によりレーザドライバ部１２を駆動してユーザーデータを光ディスク３２に記録する。また、再生部１４から出力される再生データに所定の処理を行い、ユーザーデータを再生し、ユーザーデータをホスト装置に出力する。
【００２２】
インターフェース部１６は、ホスト装置より得られるコマンドをＣＰＵ部１１に通知し、ＣＰＵ部１１からの応答コマンドをホスト装置に通知する。また、インターフェース部１６は、ホスト装置から順次入力されるユーザーデータをエンコーダ／デコーダ部１７に出力し、エンコーダ／デコーダ部１７から得られるユーザーデータをホスト装置に出力する。インターフェース部１６は、ＳＣＳＩ（Small Computer System Interface）等のインターフェースである。
【００２３】
ゲート信号発生部１５は、セクタマーク検出回路を有しており、上記セクタマーク検出回路で検出されるセクタマーク検出のタイミングを基準にして、記録系及び再生系の動作基準信号であるライトゲート信号ＷＧ及びリードゲート信号ＲＧを生成する。なお、ここでセクタマークは、光ディスク３２にプリフォーマットにより記録された基準信号であり、各セクタの先頭位置を示している。ゲート信号発生部１５は、上記ライトゲート信号ＷＧをエンコーダ／デコーダ部１７及びレーザドライバ部１２に出力し、上記リードゲート信号ＲＧをエンコーダ／デコーダ部１７及び再生部１４に出力する。
【００２４】
ＥＣＣ部１８は、書き込み時においては、順次誤り訂正符号を生成しエンコーダ／デコーダ部１７に出力し、読み出し時においては、エンコーダ／デコーダ部１７で再生されるユーザーデータを誤り訂正処理する。
【００２５】
エンコーダ／デコーダ部１７は、書き込み時において、インターフェース部１６から入力されるユーザーデータを所定のブロック単位で区切り、誤り訂正回路で生成される誤り訂正符号を付加した後、インターリーブ処理を行う。次に、エンコーダ／デコーダ部１７は、インターリーブ処理したデータをＲＬＬ（１，７）変調してＲＬＬ変調データを生成し、このＲＬＬ変調データに、同期パターン及びＰＬＬ回路のロック用信号であるＶＦＯ等を付加する。次に、エンコーダ／デコーダ部１７は、同期パターン等が付加されているＲＬＬ変調データをＮＲＺＩ変調してＮＲＺＩ変調データを生成する。そして、エンコーダ／デコーダ部１７は、ゲート信号発生部１５からのライトゲート信号ＷＧの入力に応じて、上記ＮＲＺＩ変調データＤ１を書き込み時の基準信号であるライトクロックに同期させて、順次レーザードライバに出力する。
【００２６】
また、エンコーダ／デコーダ部１７は、読み出し時において、ゲート信号発生部１５からのリードゲート信号ＲＧの入力に応じて、再生部１４の出力データを選択的に入力し、上記出力データから同期パターンを検出する。さらに、エンコーダ／デコーダ部１７は、この同期パターンの検出結果を基準にして、出力データを選択的に処理し、ユーザーデータを再生して出力する。
【００２７】
レーザドライバ部１２は、駆動信号生成部１９と自動光量制御回路（ＡＰＣ）部２０とを備えている。駆動信号生成部１９は、図２に示すように、ＮＲＺＩ変調データＤ１が立ち上がっている期間、ＮＲＺＩ変調データＤ１の基本周期Ｔに対して、１．５Ｔの周期で信号レベルが立ち上がった後、０．５Ｔ周期で信号レベルの立下がりと、信号レベルの立上がりとを繰り返し、ＮＲＺＩ変調データＤ１に応じて駆動信号Ｓ１を生成する。駆動信号生成部１９は、生成した駆動信号Ｓ１をＡＰＣ部２０に出力する。
【００２８】
ＡＰＣ部２０は、光ピックアップ部１３から出力されるレーザビームの光量モニタの結果を基準にして、データの書き込み時に、駆動信号生成部１９から入力された駆動信号Ｓ１に応じて再生時の光量より書き込みの光量にレーザビームを立ち上げるように光ピックアップ部１３の半導体レーザを駆動する。これによりレーザドライバ部１２は、いわゆるパルストレイン方式により順次光ディスク３２にマーク列を形成して所望のユーザーデータを記録する。また、ＡＰＣ部２０は、データの読み出し時に所定の光量よりレーザビームを照射するように光ピックアップ部１３の半導体レーザを駆動する。
【００２９】
光ピックアップ部１３は、所定の駆動機構により保持されて光ディスク３２の半径方向に可動できるように構成され、スピンドルモータにより所定の回転速度で回転する光ディスク３２に対して、内蔵の半導体レーザより出射されるレーザビームを照射する。また、光ピックアップ部１３は、このレーザビームの照射により光ディスク３２から得られる反射光を所定の受光素子で受光し、上記反射光に所定の処理を行うことによりピット列、マーク列に応じて信号レベルが変化する再生信号ＲＦや、トラッキングエラー量に応じて信号レベルが変化するトラッキングエラー信号や、フォーカスエラー量に応じて信号レベルが変化するフォーカスエラー信号等を生成する。光ピックアップ部１３は、サーボ回路により上記トラッキングエラー信号及びフォーカスエラー信号に応じて対物レンズを可動させ、トラッキング制御及びフォーカス制御を行っている。
【００３０】
再生部１４は、増幅部２１と、イコライザ部２２と、ディフェクト検出部２３と、ＰＬＬ（Phase Locked Loop）部２４と、ＡＤＣ（Analog to Digital Converter）部２５と、ビタビ復号部２６とを備えている。増幅部２１は、再生信号ＲＦを所定の利得により増幅し、増幅後の再生信号ＲＦをイコライザ部２２に出力する。イコライザ部２２は、イクイリップルフィルタ等により形成され、増幅部２１から入力された増幅後の再生信号ＲＦの周波数特性を補正してＰＬＬ部２４、ＡＤＣ部２５及びディフェクト検出部２３に出力する。なお、イコライザ部２２は、エンコーダ／デコーダ部１７で生成されるＲＬＬ変調データに対する再生信号ＲＦによる応答が、パーシャルレスポンスクラス２（ＰＲ（１，２，１））に対応する応答となるようにする補正を行う。
【００３１】
ＰＬＬ部２４は、位相比較器と、低域フィルタと、増幅器と、電圧制御発振回路とを備える帰還閉回路である。ＰＬＬ部２４は、イコライザ部２２から入力された再生信号ＲＦを２値化して２値化信号を生成し、上記再生信号ＲＦと電圧制御発振回路の位相を位相比較器で比較し、誤差に比例した直流電圧（以下、位相誤差信号という。）を生成する。ＰＬＬ部２４は、低域フィルタでこの位相誤差信号の高周波成分を除去し、高周波成分除去後の位相誤差信号を増幅部２１で増幅し、増幅後の位相誤差信号を電圧制御発振器にフィードバックし、再生信号ＲＦと電圧制御発振器の位相差を低減させる方向に電圧制御発振器の周波数を変化させる。
【００３２】
この処理において、ＰＬＬ部２４は、ディフェクト検出フラグがアサートされている期間の位相誤差信号をホールドする。したがって、ディフェクト検出による位相誤差信号が急激に変動した場合でも、位相誤差信号の変動によるクロックの変動を防止することができる。ＰＬＬ部２４は、上記クロックをＡＤＣ部２５と、ビタビ復号部２６と、ＯＤＣ部１０とに出力する。なお、ＰＬＬ部２４は、ディフェクト検出フラグがネゲートされたときに位相誤差信号のホールド動作から追従動作に移る。
【００３３】
ＡＤＣ部２５は、ＰＬＬ部２４から入力されたクロックに基づいてイコライザ部２２から入力されたアナログの再生信号ＲＦをデジタル信号に変換処理し、デジタル化した再生信号ＲＦをビタビ復号部２６に出力する。ビタビ復号部２６は、ＰＬＬ部２４から入力されたクロックＣＫに基づいてＡＤＣ部２５から入力された再生信号ＲＦをビタビ復号処理して、ビタビ復号処理後の再生信号ＲＦをＯＤＣ部１０に出力する。ビタビ復号部２６は、ブランチメトリックの計算基準である振幅基準値を適宜更新し、これにより適応型振幅基準値により復号結果の精度を向上するようになされている。また、ビタビ復号部２６は、ディフェクト検出フラグのアサートに応じて、振幅基準値をホールドし、振幅基準値の更新を中止する。
【００３４】
ディフェクト検出部２３は、包絡線検波部２７と、閾値発生部２８と、ＤＡＣ（Digital to Analog Converter）部２９と、比較部３０と、遅延部３１とを備え、イコライザ部２２から入力された再生信号ＲＦからディフェクトを検出し、ディフェクト検出フラグをＰＬＬ部２４に出力する。包絡線検波部２７は、再生信号ＲＦをエンベロープ検波し、エンベロープ検波信号ＥＲＦを比較部３０に出力する。閾値発生部２８は、ＣＰＵ部１１により設定される閾値レベルを保持し、ＤＡＣ部２９に出力する。ＤＡＣ部２９は、入力された閾値レベルをアナログ信号に変換処理し、閾値レベルＴＨＲを比較部３０に出力する。
【００３５】
比較部３０は、ＤＡＣ部２９から入力された閾値レベルＴＨＲと包絡線検波部２７から入力されたエンベロープ検波信号ＥＲＦとを比較し、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲ以上となったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲ以下となったときにプレ・ディフェクト検出フラグをネゲートする。遅延部３１は、入力されたプレ・ディフェクト検出フラグのアサート及びネゲートに基づき、上記アサートとネゲートの連続出力時間を監視し、所定時間経過後のアサートとネゲートに対してのみディフェクト検出フラグのアサートとネゲートをＰＬＬ部２４に出力する。
【００３６】
ＣＰＵ部１１は、光ディスク装置１全体の動作を制御するコントローラーであり、ＯＤＣ部１０のインターフェース部１６を介して得られるホスト装置からのコマンドにより、光ディスク３２にユーザーデータを記録し、上記光ディスク３２からユーザーデータを再生し、再生データをホスト装置に出力する制御を行う。
【００３７】
ここでディフェクトについて説明する。ディフェクトには複数のタイプがあり、そのひとつにマイクロディフェクトがある。マイクロディフェクトは、光ディスク３２上の傷等に起因して生じるディフェクトである。
【００３８】
しかし、図３に示すように、エンベロープ検波信号ＥＲＦが閾値付近で頻繁に上下を繰り返し推移しているような場合には、ディフェクト検出部２３は、上記推移に応じて、ＰＬＬ部２４にディフェクト検出フラグを頻繁にアサート及びネゲートすることになる。ＰＬＬ部２４は、このようなディフェクト検出フラグが入力されると、ＰＬＬの動作が不安定になり、ロックが外れてしまう場合がある。このような問題を解決するために、閾値のレベルを高めに設定したり、低めに設定したする方法があるが、閾値レベルＴＨＲを高めに設定すると、比較的大きなディフェクトに対して位相誤差信号がホールドされないためにＰＬＬが不安定になりやすく、また、閾値レベルＴＨＲを低めに設定すると、ＰＬＬが追従できるレベルのディフェクトに対しても位相誤差信号がホールドされてしまい、ＰＬＬが十分に追従できなくなる。
【００３９】
そこで、本発明を適用したディフェクト検出部２３では、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を上回っても直ぐにＰＬＬ部２４にディフェクト検出フラグをアサートせず、エンベロープ検波信号ＥＲＦが閾値を上回っている状態が一定時間連続していることを確認してからディフェクト検出フラグをアサートし、また、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を下回っても直ぐにＰＬＬ部２４にディフェクト検出フラグをネゲートせず、エンベロープ検出信号が閾値を下回っている状態が一定時間連続していることを確認してからディフェクト検出フラグをネゲートする。なお、ディフェクト検出部２３は、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を上回ってから、好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをアサートし、また、再生信号ＲＦのエンベロープ検波信号ＥＲＦが閾値を下回ってから、好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをネゲートする。
【００４０】
ここで、ディフェクト検出部２３がＰＬＬ部２４にディフェクト検出フラグをアサート及びネゲートする動作についての第１の例を図４を用いて説明する。包絡線検波部２７は、イコライザ部２２から供給された高周波再生信号ＲＦ（１００ＭＨｚ程度）に対してエンベロープ検波を行い、図４（ａ）に示すような、エンベロープ検波信号ＥＲＦを生成し、上記エンベロープ検波信号ＥＲＦを比較部３０に出力する。上記エンベロープ検波信号ＥＲＦの振幅は、５００ｍＶ程度である。比較部３０は、図４（ｂ）に示すように、上記エンベロープ検波信号ＥＲＦとＤＡＣ部２９を介して閾値発生部２８から供給される閾値レベルＴＨＲとを比較し、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを上回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを下回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートする。
【００４１】
遅延部３１は、図４（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。また、遅延部３１は、図４（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートする。
【００４２】
ＰＬＬ部２４は、遅延部３１から供給されるディフェクト検出フラグのアサート及びネゲートに応じて、ディフェクト部分で生成される位相誤差信号のホールド及び追従を行う。
【００４３】
また、図５（ａ）及び（ｂ）に示すように、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを上回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートし、エンベロープ検波信号ＥＲＦが閾値レベルＴＨＲを下回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートしても良い。このとき遅延部３１は、図５（ｃ）に示すように、プレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートし、プレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。
【００４４】
つぎに、ディフェクト検出部２３がＰＬＬ部２４にディフェクト検出フラグをアサート及びネゲートする動作についての第２の例を図６を用いて説明する。包絡線検波部２７は、イコライザ部２２から供給された高周波再生信号ＲＦ（１００ＭＨｚ程度）に対してエンベロープ検波を行い、図６（ａ）に示すような、エンベロープ検波信号ＥＲＦを生成し、上記エンベロープ検波信号ＥＲＦを比較部３０に出力する。上記エンベロープ検波信号ＥＲＦの振幅は、５００ｍＶ程度である。比較部３０は、図６（ｂ）に示すように、上記エンベロープ検波信号ＥＲＦとＤＡＣ部２９を介して閾値発生部２８から供給される第１の閾値レベルＴＨＲ１及び第２の閾値レベルＴＨＲ２と比較し、エンベロープ検波信号ＥＲＦが第１の閾値レベルＴＨＲ１を上回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートし、エンベロープ検波信号ＥＲＦが第２の閾値レベルＴＨＲ２を下回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートする。上記第１の閾値レベルＴＨＲ１は、エンベロープ検出信号振幅の２倍程度であり、上記第２の閾値レベルＴＨＲ２は、エンベロープ検出信号振幅の１．４倍程度である。本第２の例では、第１の閾値レベルＴＨＲ１は、１０００ｍＶ程度であり、第２の閾値レベルＴＨＲ２は、７００ｍＶ程度である。
【００４５】
遅延部３１は、図６（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのアサートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。また、遅延部３１は、図６（ｃ）に示すように、比較部３０から供給されたプレ・ディフェクト検出フラグのネゲートが１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートする。
【００４６】
ＰＬＬ部２４は、遅延部３１から供給されるディフェクト検出フラグのアサート及びネゲートに応じて、ディフェクト部分で生成される位相誤差信号のホールド及び追従を行う。
【００４７】
また、図７（ａ）及び（ｂ）に示すように、エンベロープ検波信号ＥＲＦが第１の閾値レベルＴＨＲ１を上回ったときにプレ・ディフェクト検出フラグを遅延部３１にネゲートし、エンベロープ検波信号ＥＲＦが第２の閾値レベルＴＨＲ２を下回ったときにプレ・ディフェクト検出フラグを遅延部３１にアサートするようにしても良い。このとき、遅延部３１は、図７（ｃ）に示すように、プレ・ディフェクト検出フラグのネゲートが、１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをネゲートし、プレ・ディフェクト検出フラグのアサートが、１．０〜３．０μｓｅｃ（好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック）経過後にＰＬＬ部２４にディフェクト検出フラグをアサートする。
【００４８】
このように構成された光ディスク装置１は、イコライザ部２２から入力された再生信号ＲＦに包絡線検波部２７でエンベロープ検波を行ってエンベロープ検波信号ＥＲＦを生成し、比較部３０で上記エンベロープ検波信号ＥＲＦを閾値発生部２８から入力される閾値レベルＴＨＲと比較し、上記比較結果からプレ・ディフェクト検出フラグを遅延部３１にアサート及びネゲートし、遅延部３１で上記プレ・ディフェクト検出フラグのアサートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをＰＬＬ部２４にアサートし、また、上記プレ・ディフェクト検出フラグのネゲートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをＰＬＬ部２４にネゲートするので、ＰＬＬ部２４に安定したディフェクト検出フラグのアサート及びネゲートを供給することができ、エンベロープ検波信号ＥＲＦが閾値付近で頻繁に上下を繰り返し推移しているような場合に、閾値レベルＴＨＲを高めに設定したり、低めに設定したりせずに、ＰＬＬ動作の安定性を向上することができる。
【００４９】
また、上述では、ディフェクト検出フラグをＰＬＬの位相誤差信号の制御に用いる場合を示したが、位相誤差信号は、ディフェクトによる影響を避けた方がよいさまざまな信号の制御に用いることも可能である。例えば、エンベロープゆらぎ等に現れるＲＦ信号のオフセット成分を取り除くようなオフセットフィードバック回路を構成している場合には、ディフェクト時にその影響を避けるために、ディフェクト検出フラグによりオフセットフィードバック回路をホールドすることも可能である。また、適応型振幅基準値を用いたビタビ復号器では、ディフェクト検出フラグのアサート時には振幅基準値を更新しないようにすることにより、振幅基準値がディフェクトの影響を受けないようにすることが可能である。
【００５０】
【発明の効果】
以上詳細に説明したように、本発明に係るディフェクト検出装置は、ディフェクト検出部で再生信号からエンベロープ検波したエンベロープ検波信号と、閾値レベルとを比較し、上記比較結果からプレ・ディフェクト検出フラグをアサート及びネゲートし、上記プレ・ディフェクト検出フラグのアサートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをアサートし、また、上記プレ・ディフェクト検出フラグのネゲートが好ましくは５０〜６００チャンネルクロック、さらに好ましくは１００〜３００チャンネルクロック経過後にディフェクト検出フラグをネゲートするので、ＰＬＬ部に安定したディフェクト検出フラグのアサート及びネゲートを供給することができ、エンベロープ検波信号が閾値付近で頻繁に上下を繰り返し推移しているような場合に、閾値レベルを高めに設定したり、低めに設定したりせずに、ＰＬＬ動作の安定性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した光ディスク装置の構成を示すブロック図である。
【図２】本発明を適用した光ディスク装置のレーザドライバ部により駆動信号を生成する際の信号波形を示す図である。
【図３】ディフェクト検出部により閾値レベル付近を推移する再生信号からディフェクト検出フラグをアサート及びネゲートした際の信号波形を示す図である。
【図４】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第１の信号波形の例を示す図である。
【図５】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第２の信号波形の例を示す図である。
【図６】ディフェクト検出部により２つの閾値レベルに基づき再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第１の信号波形の例を示す図である。
【図７】ディフェクト検出部により２つの閾値レベルに基づき再生信号からディフェクト検出フラグをアサート及びネゲートする際の閾値レベル（ａ）、プレ・ディフェクト検出フラグ（ｂ）及びディフェクト検出フラグ（ｃ）の第２の信号波形の例を示す図である。
【図８】従来の光ディスク装置の構成を示すブロック図である。
【図９】ディフェクト検出部により再生信号からディフェクト検出フラグをアサート及びネゲートする際の信号波形を示す図である。
【符号の説明】
１ 光ディスク装置、１０ ＯＤＣ部、１１ ＣＰＵ部、１２ レーザドライバ部、１３ 光ピックアップ部、１４ 再生部、１５ ゲート信号発生部、１６インターフェース部、１７ エンコーダ／デコーダ部、１８ ＥＣＣ部、１９駆動信号生成部、２０ ＡＰＣ部、２１ 増幅部、２２ イコライザ部、２３ディフェクト検出部、２４ ＰＬＬ部、２５ ＡＤＣ部、２６ ビタビ復号部、２７ 包絡線検波部、２８ 閾値発生部、２９ ＤＡＣ部、３０ 比較部、３１ 遅延部、３２ 光ディスク
Claims (14)
- 所定の閾値レベルを発生する閾値レベル発生手段と、
ディスク状記録媒体から信号を再生する信号再生手段と、
上記信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、上記閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、
上記信号比較手段による比較の結果、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段と
を備えたディフェクト検出装置。 - 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項１記載のディフェクト検出装置。
- 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項１記載のディフェクト検出装置。
- 上記閾値レベル発生手段は、
第１の閾値レベルを発生する第１の閾値レベル発生手段と、
上記第１の閾値レベルより低いレベルの第２の閾値レベルを発生する第２の閾値レベル発生手段とを備え、
上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項１記載のディフェクト検出装置。 - 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを上回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを下回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項４記載のディフェクト検出装置。
- 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを上回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを下回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項４記載のディフェクト検出装置。
- 上記第１の閾値レベルは、周波信号の振幅の２倍であり、上記第２の閾値レベルは、上記周波信号の振幅の１．４倍である請求項４記載のディフェクト検出装置。
- 所定の閾値レベルを発生する閾値レベル発生手段と、
ディスク状記録媒体から信号を再生する信号再生手段と、
上記信号再生手段により再生された信号をエンベロープ検波して得られたエンベロープ検波信号と、上記閾値レベル発生手段により発生された所定の閾値レベルをアナログ変換して得られた変換済み閾値レベルとを比較する信号比較手段と、
上記信号比較手段による比較の結果、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする検出フラグ出力手段と
を備えたディフェクト検出装置。 - 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、上記再生信号から再生されるクロックに基づき、５０〜６００チャンネルクロック経過時間連続していることを確認した後にディフェクト検出フラグをネゲートする請求項８記載のディフェクト検出装置。
- 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記変換済み閾値レベルを下回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記変換済み閾値レベルを上回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項８記載のディフェクト検出装置。
- 上記閾値レベル発生手段は、第１の閾値レベルを発生する第１の閾値レベル発生手段と、
上記第１の閾値レベルより低いレベルの第２の閾値レベルを発生する第２の閾値レベル発生手段とを備え、
上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを下回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを上回る状態が、所定のチャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項８記載のディフェクト検出装置。 - 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを下回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを上回る状態が、５０〜６００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項１１記載のディフェクト検出装置。
- 上記検出フラグ出力手段は、上記エンベロープ検波信号が上記第１の閾値レベルを下回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをアサートし、上記エンベロープ検波信号が上記第２の閾値レベルを上回る状態が、１００〜３００チャンネルクロックの間、連続していることを確認した後にディフェクト検出フラグをネゲートする請求項１１記載のディフェクト検出装置。
- 上記第１の閾値レベルは、周波信号の振幅の２倍であり、上記第２の閾値レベルは、上記周波信号の振幅の１．４倍である請求項１１記載のディフェクト検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067482A JP4356280B2 (ja) | 2002-03-12 | 2002-03-12 | ディフェクト検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067482A JP4356280B2 (ja) | 2002-03-12 | 2002-03-12 | ディフェクト検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003272167A JP2003272167A (ja) | 2003-09-26 |
| JP4356280B2 true JP4356280B2 (ja) | 2009-11-04 |
Family
ID=29198865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067482A Expired - Fee Related JP4356280B2 (ja) | 2002-03-12 | 2002-03-12 | ディフェクト検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4356280B2 (ja) |
-
2002
- 2002-03-12 JP JP2002067482A patent/JP4356280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003272167A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838512A (en) | Apparatus for reproducing digital servo data and digital user data, for use in a disk storage system | |
| US6525891B1 (en) | Apparatus for compensating thermal asperity and DC undershoot in the data channel of a disk storage system | |
| JP3300186B2 (ja) | 光ディスクプレーヤ | |
| JPH09320008A (ja) | 磁気ディスク再生装置および該磁気ディスク再生装置の制御方法 | |
| JPH10199064A (ja) | データ記録装置及びデータ記録方法 | |
| US20050052770A1 (en) | Method and apparatus for recovering read errors in a disk drive | |
| US6735162B2 (en) | Apparatus and method providing a mirror averaging function to generate a mirror signal from optical data on an optical disc | |
| JP5808831B2 (ja) | 光ドライブにおけるレーザダイオードの寿命の向上 | |
| JP4356280B2 (ja) | ディフェクト検出装置 | |
| JP3627828B2 (ja) | 光ディスクプレーヤのスピンドルサーボ装置 | |
| JP2003157528A (ja) | 光ディスク装置 | |
| US6229660B1 (en) | Method and apparatus for reading information recording field of hard disk drive to enable reliable adjustment of automatic gain control and phase-locked loop | |
| JP2601089B2 (ja) | 利得制御装置 | |
| JP3587017B2 (ja) | 光磁気ディスクの再生方法および再生装置 | |
| JP4003345B2 (ja) | ディスクドライブ装置 | |
| JP3551480B2 (ja) | 光ディスク装置及び波形整形回路 | |
| JP3780584B2 (ja) | ディジタル信号記録再生装置 | |
| KR100228482B1 (ko) | 광 디스크 재생장치의 스핀들모터 제어이득 조정방법 및 장치 | |
| JP3780585B2 (ja) | ディジタル信号記録再生装置 | |
| JP3965812B2 (ja) | 信号記録再生装置 | |
| JP4587030B2 (ja) | 信号処理装置、信号処理方法及び信号処理プログラム | |
| JPH08129754A (ja) | 情報記録再生方法および装置 | |
| JPH10144002A (ja) | 光ディスク装置および光ディスク再生方法 | |
| JP3806559B2 (ja) | 光ディスク記録再生装置の記録制御方法 | |
| JPH06243589A (ja) | クロック発生回路及び光ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |