JP4587030B2 - 信号処理装置、信号処理方法及び信号処理プログラム - Google Patents
信号処理装置、信号処理方法及び信号処理プログラム Download PDFInfo
- Publication number
- JP4587030B2 JP4587030B2 JP2004265629A JP2004265629A JP4587030B2 JP 4587030 B2 JP4587030 B2 JP 4587030B2 JP 2004265629 A JP2004265629 A JP 2004265629A JP 2004265629 A JP2004265629 A JP 2004265629A JP 4587030 B2 JP4587030 B2 JP 4587030B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- phase error
- change point
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
図6との対応部分に同一符号を付して示す図1において、40は全体として本発明を適用した光ディスク装置を示し、装着した光ディスク(図示せず)に対してデータの記録や再生を行う信号再生手段としてのディスクドライブ部41と、当該ディスクドライブ部41に対して送受する各種信号の処理を行う信号処理回路42とを有している。この信号処理回路42は、PLL回路43が有する位相検出器44の構成が異なる以外は、図6に示した信号処理回路20と同一の構成を有している。
(2−1)位相検出器の構成
まず、本発明の特徴である位相検出器44の構成を説明する。位相検出器44の第1のExOR44は、基準クロックCKとコンパレータ出力S2とのExORを取り、この結果を位相検出信号S3として、後段の第2のExOR45を介してローパスフィルタ33(図1)に供給する。
次に、コンパレータ出力S2に大きな位相エラーが発生している場合における位相検出器44の動作を、図4のタイミングチャートを用いて説明する。この例では、コンパレータ出力S2(図4(E))の前半で大きな位相遅れが、後半で大きな位相進みが生じている。このコンパレータ出力S2において、本来クロックに同調している場合における信号の理想変化点をP1〜P4で示すとともに、各理想変化点から実際の変化点までの位相差をそれぞれF1〜F4の囲み枠で示す。この状態における位相検出信号S3には大きな位相エラーが含まれている。
次に、コンパレータ出力S2に位相エラーが発生していない状態における位相検出器44の動作を、図3のタイミングチャートを用いて説明する。
以上の構成において、位相検出器44は、コンパレータ出力S2の変化点における位相誤差を常に監視し、当該位相誤差が判断基準値となる原発振クロックCKsの1/4を越えたとき、検出した位相誤差を相殺する方向の位相を有する原発振クロックCKsの1/4長の補正パルスを、位相検出信号S3における位相誤差を検出した変化点以降の変化点に付加するようにした。
なお上述の実施の形態においては、信号の位相情報を0、1の2値で処理する場合について述べたが、本発明はこれに限らず、図8に示した位相情報を1、0、−1の3値で処理する場合にも適用することができる。すなわち、まずコンパレータ信号S2の変化点で発生する位相誤差の大きさを同様に検出する。その回路例は上述の実施の形態と同じ構成が使えるので省略する。その検出結果、ある一定以上の大きさの誤差が発生した場合には、上述と同じタイミングで反対方向の誤差出力を付加するようにすれば良い。
Claims (10)
- 再生信号から原発振クロックを生成する原発振クロック生成手段と、
上記原発振クロックを所定分周比だけ分周した基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出手段と、
0以上且つ上記原発振クロックの周期の1/2未満である位相誤差基準値だけ上記原発振クロックを遅延させた遅延クロックを生成する遅延クロック生成手段と、
上記原発振クロックにおける第1のレベルの変化点に対して上記位相誤差基準値だけ遅延した上記遅延クロックのレベルの変化点から、上記原発振クロックの上記第1のレベルの変化点以降における第2のレベルの変化点までにおいて上記再生信号のレベルが変化したとき、上記位相誤差が上記位相誤差基準値を超えたと判断し、上記位相誤差を相殺する方向の位相を有する補正パルスを生成する補正パルス生成手段と、
上記位相誤差が上記位相誤差基準値を超えたと判断された時点以降の上記位相検出信号におけるレベルの変化点に上記補正パルスを付加して当該変化点を移動させ、上記位相誤差が相殺された補正位相検出信号を生成する位相検出信号補正手段と
を有する信号処理装置。 - 上記第1のレベルの変化点は、上記位相誤差がない場合に上記再生信号の変化点と同期すべき変化点である
請求項1に記載の信号処理装置。 - 上記第2のレベルの変化点は、上記第1のレベルの変化点に対して上記原発振クロックの周期の1/2だけ遅延した変化点である
請求項1に記載の信号処理装置。 - 上記補正パルス生成手段はさらに、上記原発振クロックの上記第1のレベルの変化点より前の時点における上記第2のレベルの変化点から、上記第2のレベルの変化点に対して上記位相誤差基準値だけ遅延した上記遅延クロックのレベルの変化点までにおいて上記再生信号のレベルが変化したとき、上記位相誤差が上記位相誤差基準値を超えたと判断し、上記位相誤差を相殺する方向の位相を有する補正パルスを生成する
請求項1に記載の信号処理装置。 - 上記補正パルスは、上記位相誤差基準値に応じた時間幅を有する
請求項1に記載の信号処理装置。 - 上記位相誤差基準値は、上記原発振クロックの周期の略1/4である
請求項1に記載の信号処理装置。 - 上記再生信号に付加されている所定の固定パターンを検出する固定パターン検出手段をさらに有し、
上記位相検出信号補正手段は、上記固定パターン検出手段が上記固定パターンを検出している場合、上記補正パルスを上記位相検出信号に付加し、上記固定パターンを検出していない場合、上記補正パルスを上記位相検出信号に付加しない
請求項1に記載の信号処理装置。 - 上記再生信号に付加されているパリティを判定するパリティ判定手段をさらに有し、
上記位相検出信号補正手段は、上記パリティ判定手段が正常なパリティを検出している場合、上記補正パルスを上記位相検出信号に付加し、正常なパリティを検出していない場合、上記補正パルスを上記位相検出信号に付加しない
請求項1に記載の信号処理装置。 - 再生信号から原発振クロックを生成する原発振クロック生成ステップと、
上記原発振クロックを所定分周比だけ分周した基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出ステップと、
0以上且つ上記原発振クロックの周期の1/2未満である位相誤差基準値だけ上記原発振クロックを遅延させた遅延クロックを生成する遅延クロック生成ステップと、
上記原発振クロックにおける第1のレベルの変化点に対して上記位相誤差基準値だけ遅延した上記遅延クロックのレベルの変化点から、上記原発振クロックの上記第1のレベルの変化点以降における第2のレベルの変化点までにおいて上記再生信号のレベルが変化したとき、上記位相誤差が上記位相誤差基準値を超えたと判断し、上記位相誤差を相殺する方向の位相を有する補正パルスを生成する補正パルス生成ステップと、
上記位相誤差が上記位相誤差基準値を超えたと判断された時点以降の上記位相検出信号におけるレベルの変化点に上記補正パルスを付加して当該変化点を移動させ、上記位相誤差が相殺された補正位相検出信号を生成する位相検出信号補正ステップと
を有する信号処理方法。 - コンピュータに対して、
再生信号から原発振クロックを生成する原発振クロック生成ステップと、
上記原発振クロックを所定分周比だけ分周した基準クロックと上記再生信号との位相誤差を検出して位相検出信号を生成する位相検出ステップと、
0以上且つ上記原発振クロックの周期の1/2未満である位相誤差基準値だけ上記原発振クロックを遅延させた遅延クロックを生成する遅延クロック生成ステップと、
上記原発振クロックにおける第1のレベルの変化点に対して上記位相誤差基準値だけ遅延した上記遅延クロックのレベルの変化点から、上記原発振クロックの上記第1のレベルの変化点以降における第2のレベルの変化点までにおいて上記再生信号のレベルが変化したとき、上記位相誤差が上記位相誤差基準値を超えたと判断し、上記位相誤差を相殺する方向の位相を有する補正パルスを生成する補正パルス生成ステップと、
上記位相誤差が上記位相誤差基準値を超えたと判断された時点以降の上記位相検出信号におけるレベルの変化点に上記補正パルスを付加して当該変化点を移動させ、上記位相誤差が相殺された補正位相検出信号を生成する位相検出信号補正ステップと
を実行させる信号処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265629A JP4587030B2 (ja) | 2004-09-13 | 2004-09-13 | 信号処理装置、信号処理方法及び信号処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004265629A JP4587030B2 (ja) | 2004-09-13 | 2004-09-13 | 信号処理装置、信号処理方法及び信号処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006079787A JP2006079787A (ja) | 2006-03-23 |
JP4587030B2 true JP4587030B2 (ja) | 2010-11-24 |
Family
ID=36159093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004265629A Expired - Fee Related JP4587030B2 (ja) | 2004-09-13 | 2004-09-13 | 信号処理装置、信号処理方法及び信号処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4587030B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285613A (ja) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | Pll回路及びこれを具備する光ディスク装置 |
JP2000357964A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | クロックリカバリ回路及び位相比較方法 |
JP2004139682A (ja) * | 2002-10-18 | 2004-05-13 | Sony Corp | データ再生装置、データ再生方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04212723A (ja) * | 1990-07-31 | 1992-08-04 | Toshiba Corp | 情報記録再生装置 |
JP3179382B2 (ja) * | 1997-08-27 | 2001-06-25 | 山形日本電気株式会社 | Pll回路 |
JPH1173733A (ja) * | 1997-08-28 | 1999-03-16 | Nec Corp | 情報記録再生装置 |
JPH11191270A (ja) * | 1997-12-26 | 1999-07-13 | Matsushita Electric Ind Co Ltd | Pll回路 |
-
2004
- 2004-09-13 JP JP2004265629A patent/JP4587030B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000285613A (ja) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | Pll回路及びこれを具備する光ディスク装置 |
JP2000357964A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | クロックリカバリ回路及び位相比較方法 |
JP2004139682A (ja) * | 2002-10-18 | 2004-05-13 | Sony Corp | データ再生装置、データ再生方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006079787A (ja) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004127507A (ja) | マルチモード装置を較正する方法及びシステム | |
US8693296B2 (en) | PLL circuit and disk drive | |
US8345524B2 (en) | Information readout apparatus | |
US6894957B1 (en) | Optical disk apparatus capable of correcting tracking error | |
KR100505634B1 (ko) | 광기록매체상의 위상기준신호와 워블 신호 사이의 위상차검출 장치 및 방법 | |
US6992956B2 (en) | Disk reproducing apparatus for precisely determining a value of an address signal reproduced from the disk | |
JP4042407B2 (ja) | 光ディスク装置 | |
US7701816B2 (en) | Information reproducing apparatus and method | |
US7525887B2 (en) | Playback signal processing apparatus and optical disc device | |
JP4587030B2 (ja) | 信号処理装置、信号処理方法及び信号処理プログラム | |
EP2093761A2 (en) | Optical disc apparatus | |
US7512051B2 (en) | Information processing apparatus | |
JP3931133B2 (ja) | 光ディスク装置および位相調整方法 | |
US7417929B2 (en) | Optical disk data processing device and data recording/reproduction device having interruption and restart of write processing on the recording medium | |
JP2002208144A (ja) | 光ディスク及び光ディスク再生装置 | |
US20040037188A1 (en) | Optical disk apparatus capable of adjusting phase of reproduction clock and phase adjustment method | |
JP4178267B2 (ja) | 相変化型光ディスクの信号処理方法および相変化型光ディスク装置 | |
JP4603469B2 (ja) | 位相誤差検出回路、位相同期ループ回路および情報再生装置 | |
JP3813181B2 (ja) | 外部クロック発生装置及びデータ再生装置 | |
JP2006164425A (ja) | 位相差検出回路、位相差検出方法、光ディスク装置及び光ディスク装置の制御方法 | |
KR100459704B1 (ko) | 광기록매체상의 위상기준신호와 워블 신호 사이의 위상차보상 장치 및 방법 | |
JP2002025076A (ja) | データ再生装置 | |
KR100201407B1 (ko) | 광디스크 기록재생기 및 그의 제어방법 | |
JP3551480B2 (ja) | 光ディスク装置及び波形整形回路 | |
JP2006294098A (ja) | 信号処理装置、信号処理方法、再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |