CN1017293B - 相位控制电路 - Google Patents

相位控制电路

Info

Publication number
CN1017293B
CN1017293B CN89104080A CN89104080A CN1017293B CN 1017293 B CN1017293 B CN 1017293B CN 89104080 A CN89104080 A CN 89104080A CN 89104080 A CN89104080 A CN 89104080A CN 1017293 B CN1017293 B CN 1017293B
Authority
CN
China
Prior art keywords
controller
output
input
vco
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN89104080A
Other languages
English (en)
Other versions
CN1039162A (zh
Inventor
斯多兹·迪特
巴斯·迪特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sommersen Brant GmbH
Deutsche Thomson Brandt GmbH
Original Assignee
Sommersen Brant GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sommersen Brant GmbH filed Critical Sommersen Brant GmbH
Publication of CN1039162A publication Critical patent/CN1039162A/zh
Publication of CN1017293B publication Critical patent/CN1017293B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S388/00—Electricity: motor control systems
    • Y10S388/907—Specific control circuit element or device
    • Y10S388/911—Phase locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Networks Using Active Elements (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Rotational Drive Of Disk (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

在CD-唱机中，相位控制电路用来控制唱片转数，本相位控制电路在任何时候进行自动校准。它包括第一相位比较器P1、第一控制器R、石英振荡器OZ、第二相位比较器Pz、跟踪振荡器VCO和作为第二控制器的微处理器MP。调整本电路时，MP使开关S断开，第一控制器R与VCO分离，在VCO的输出频率等于OZ的参考频率BF之前的时间内，MP改变其输出端A1的电压并维持该电压，闭合开关S，本电路便调好可以工作。

Description

本发明涉及相位控制电路，其中，第一相位比较器（它把标称频率与参考频率相比较）的输出端与第一控制器的输入端相连接，控制器的输出端与跟踪振荡器的输入端相连接。
在U.Tietze    and    ch.Schenk，“Halbleiter-Schaltungsteehnik”1978年第4版在“Springer-Verlag”出版）一书中的683～684页，描述了相位控制电路，即通常所说的锁相环路。
相位控制电路（常缩写为PLL）的作用是，例如在CD-Player中，从EFM信号（一种按8-14码编码的数据信号以及从CD-reeord光学读出的信号）得到控制唱机转数的同步信号。这种转数控制对于保证数据流中比特率的恒定所必须的。
当前CD-Player生产中存在的第一个缺点，就是相位控制电路的跟踪振荡器必须由人工调节到参考效率，手动调节总是费时且昂贵的。
第二个缺点只表现在CD-Playe工作期间，由于温度变化以及随时间的推移PLL元件老化，分离元件参数变化，而首先感到音频还原质量下降。
因此，本发明的目的就是要在相位控制电路中避免不利的手动调节并达到无故障工作，尽可能不受元件老化和温度变化的影响。
本发明是这样解决这一问题的：使第二控制器的输出端与跟踪振荡器的输入端相连，跟踪振荡器的输出端与第二相位比较器的第一输入端相连，其第二输入端则接入一参考频率，而它的输出端与第二控制器的输入端连接，为对相位控制电路自动调节，将第一控制器与跟踪振荡器隔离，在跟踪振荡器输出的频率等于参考频率之前的时间内，第二控制器改变其输出值，调节后第二控制器维持这一电压值，而不受第二相位比较器的输出电压的影响，这时第一控制器再与跟踪振荡器的输入端相连。
附图中：
图1是本发明的第一种实施例;
图2是第二种实施例;
图3是第三种实施例;
图4是第四种实施例。
首先用图1的实施例进行说明和解释。
如图1所示，EFM信号加到第一相位比较器P1的第一输入端，它的输出端与第一控制器R的输入端相连。石英晶振荡器OZ（它产生参考频率BF）的输出端与相位比较器P1的第二输入端以及第二相位比较器P2的相应输入端相连，第二相位比较器P2的第一输入端与跟踪振荡器VCO的输出端相连。跟踪振荡器VCO（即压控振荡器）的输入端与作为第二控制器的微处理器MP的第一输出端A1相连，又经过一可控开关S与第一控制器R的输出端相连。微处理器MP的输入端E与第二相位比较器P2的输 出端相连。可控开关S的控制输入端与微处理器MP的第二输出端A2相连。
为了调节相位控制电路，微处理器MP将可控开关S断开，使第一控制器R与跟踪振荡器VCO分离，此时，在压控振荡器VCO的输出频率等于石英晶体振荡器OZ的参考频率BF之前的一段时间内，微处理器MP改变其输出端A1的电压。以后，微处理器MP使其输出端A1维持在这个电压并闭合开关S，这样相位控制电路就调好并可以工作了。
每当CD-Player启动时就启动相位控制电路的自动调节，或每当复制一新CD-唱片之前或在没有数据要复制（比如二个乐曲的间隙）时，就启动该自动调节过程。如果CD-Player追踪装置处于备用（Stand-by）位置（例如由于用户要向CD-Player输入一新节目时），也可进行这种调节。在另外两个实施例中，当数据信号中的差错率超过预定的门限值或者当CD-Player完全损坏时，也可以进行这种调节，在换磁道时也可启动这种调节。
如果在唱机转动期间（比如在两乐曲之间位）引入这种调节，根据另一实例，调节期间，唱机转动的转数应保持在调节之前最后达到的转数值恒定不变。在比如稳定线性速度系统中，这一方法的好处是：调节过程之后，唱机转数处于其额定值附近。
如果CD-Player装有与本发明所述的相位控制电路，不仅可以避免生产过程中手动校准造成的麻烦，而且由于频繁进行新的调节而可获得稳定而良好的声频还原，这样由于老化及温度变化而产生的分离元件参数的变化在每一次新的调节中都得到补偿。
如图2所示，可控开关S可以放在第一相位比较器P1的第一输入端之前，或者如图3所示放在相位比较器P1和控制器R之间。开关S闭合时，控制器R的输出端为低阻抗，而S断开时，则为高阻抗。因此，控制器R只在第一种情况下起作用，而在第二种情况不起作用。图4中，相位比较器P1的第一输入端，通过晶体三极管T的集电极-发射极通路接入-参考电位，T的基极与微处理器MP的输出端A2相连。在相位控制电路调节时期，晶体管T使相位比较器P1的输入端拉到参考电位。这使控制器R的输出成为高阻抗，所以控制器R不影响PLL。控制器不起作用。但断开晶体管T，控制器R工作，因为它的输出处于低阻抗。

Claims (12)

1、一种相位控制电路，其中，第一相位比较器(它把实际值(SF)与参考频率(BF)相比较)的输出端与第一控制器(R)的输入端相连，R的输出端与跟踪振荡器(VCO)的输入端相连，其特征是：第二控制器(MP)的输出端(A1)与跟踪振荡器(VCO)的输入端相连，跟踪振荡器(VCO)的输出端与第二相位比较器(P2)的输入端相连，P2的第二输入端输入参考频率(BF)，其输出端与第二控制器的输入端(E)连接，为使相位控制电路自动调整，第一控制器(R)与跟踪振荡器(VCO)断开，第二控制器(MP)改变其输出端(A1)的输出值，直到跟踪振荡器(VCO)的输出频率等于参考频率(BF)为止，调整后第二控制器(MP)保持这一值，使其不受第二相位比较器(P2)输出的影响，此后第一控制器(R)重新与跟踪振荡器(VCO)的输入端连接。
2、根据权利要求1所述的相位控制电路，其特征是：产生参考频率（BF）的晶体振荡器的输出端与第一第二相位比较器（P1，P2）的第二输入端相接，第二控制器（MP）的第一输出端（A1）与跟踪振荡器（VCO）的输入端连接，而第二控制器（MP）的第二输出端（A2）与可控开关（S）的控制输入端相连，S可使第一控制器（R）不起作用。
3、根据权利要求2所述的相位控制电路，其特征是：可控开关（S）或者置于第一相位比较器（P1）与第一控制器（R）之间，或置于第一控制器（R）与跟踪振荡器（VCO）之间，在调整相位控制电路时，第二控制器（MP）使可控开关（S）断开，而调整后再将该开关闭合。
4、根据权利要求1或2或3所述的相位控制电路，其特征是：CD-player中的相位控制电路可产生EFM信号，该信号被送到第一相位比较器（P1）的第一输入端，EFM信号是控制唱机同步信号。
5、一种CD唱机（CD-PLAYER）中相位控制的自动调整方法，其中，第一相位比较器（P1）的输出与第一控制器（R）的输入相连接，该第一相位比较器（P1）将实际频率（IF）与参考频率（BF）相比较，第一控制器（R）的输出与一跟踪振荡器（VCO）的输入相接，借此而第二控制器（MP）的输出（A1）与该跟踪振荡器（VCO）的输入相接，借此而第二控制器（MP）的输出（A1）与该跟踪振荡器（VCO）的输入相接，而该跟踪振荡器（VCO）的输出与第二相位比较器（P2）的第一输入相接，P2的第二输入端被输入该参考频率（BF），其输出端被连接到该第二控制器（MP）的输入（E）上，其特征在于，
为使该相位控制电路实现自动调整;第一控制器（R）被与该跟踪振荡器（VCO）分离;第二控制器（MP）变化其输出端A1上的数值，直变化到该跟踪振荡器（VCO）的输出等于该参考频率（BF）为止;在该调整后，第二控制器（MP）保持这一值，使其不受第二相位比较器（P2）的影响;然后，该第一控制器（R）与该跟踪振荡器（VCO）的输入相接，并且在该CD唱机的每次起动后进行这样的调整。
6、如权利要求5所述的方法，其特征为，每当新唱片（CD-record）被复制前就进行这种调整。
7、如权利要求5或6所述的方法，其特征为，当无数据要复制时就进行这种调整。
8、如权利要求5、6或7所述的方法，其特征为，当数据信号的误差率超过一预定门限值时就进行这种调整。
9、如权利要求5、6、7或8所述的方法，其特征为，当数据复制发生故障时就进行这种调整。
10、如权利要求5、6、7、8或9所述的方法，其特征为，在换磁道时就进行这种调整。
11、如权利要求5、6、7、8、9或10所述的方法，其特征为，在两个乐曲之间的休止期进行这种调整。
12、如权利要求5、6、7、8、9、10或11所述的方法，其特征为，在调整期间，唱片的数据被保持在以调整开始之前最后调整到的数据值为恒定值。
CN89104080A 1988-06-16 1989-06-15 相位控制电路 Expired CN1017293B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3820477 1988-06-16
DE3820477A DE3820477A1 (de) 1988-06-16 1988-06-16 Phasenregelkreis

Publications (2)

Publication Number Publication Date
CN1039162A CN1039162A (zh) 1990-01-24
CN1017293B true CN1017293B (zh) 1992-07-01

Family

ID=6356654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN89104080A Expired CN1017293B (zh) 1988-06-16 1989-06-15 相位控制电路

Country Status (14)

Country Link
US (1) US5012204A (zh)
EP (2) EP0374235B1 (zh)
JP (1) JP2663991B2 (zh)
KR (1) KR0139097B1 (zh)
CN (1) CN1017293B (zh)
AT (1) ATE113147T1 (zh)
DE (2) DE3820477A1 (zh)
DK (1) DK175141B1 (zh)
ES (1) ES2066881T3 (zh)
HK (1) HK105995A (zh)
HU (1) HU207623B (zh)
MY (1) MY104037A (zh)
SG (1) SG32562G (zh)
WO (1) WO1989012932A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048280C (zh) * 1995-06-24 2000-01-12 青岛大学 海藻酒的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2248353B (en) * 1990-09-29 1994-04-27 Stc Plc Frequency reference circuit
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
US5304955A (en) * 1992-11-19 1994-04-19 Motorola, Inc. Voltage controlled oscillator operating with digital controlled loads in a phase lock loop
DE19546632A1 (de) * 1995-12-14 1997-06-19 Thomson Brandt Gmbh Digitale Detektorschaltung zur Rückgewinnung des Bittaktes aus einem Datenstrom
CN102045065B (zh) * 2009-10-19 2015-08-05 瑞昱半导体股份有限公司 频率相位调整装置及其相关方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2065395B (en) * 1979-11-29 1983-07-06 Sony Corp Frequency controlled signal generating circuit arrangements
JPS5764371A (en) * 1980-09-30 1982-04-19 Toshiba Corp Rotation control system of disk recording medium
JPS5971168A (ja) * 1982-10-15 1984-04-21 Victor Co Of Japan Ltd 情報記録媒体円盤の回転制御装置
JPS59227069A (ja) * 1983-06-06 1984-12-20 Aiwa Co Ltd デイジタルオ−デイオデイスク再生装置
JPS6124055A (ja) * 1984-07-13 1986-02-01 Matsushita Electric Ind Co Ltd デイスク再生装置の回転制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1048280C (zh) * 1995-06-24 2000-01-12 青岛大学 海藻酒的制备方法

Also Published As

Publication number Publication date
JPH02504695A (ja) 1990-12-27
DK175141B1 (da) 2004-06-14
WO1989012932A1 (fr) 1989-12-28
DE58908532D1 (de) 1994-11-24
HUT52287A (en) 1990-06-28
HU894041D0 (en) 1990-05-28
DE3820477A1 (de) 1989-12-21
EP0374235B1 (de) 1994-10-19
EP0374235A1 (de) 1990-06-27
CN1039162A (zh) 1990-01-24
KR0139097B1 (en) 1998-06-15
JP2663991B2 (ja) 1997-10-15
MY104037A (en) 1993-10-30
ATE113147T1 (de) 1994-11-15
HU207623B (en) 1993-04-28
EP0346664A1 (de) 1989-12-20
KR900702660A (ko) 1990-12-08
DK41690A (da) 1990-02-16
HK105995A (en) 1995-07-07
DK41690D0 (da) 1990-02-16
US5012204A (en) 1991-04-30
SG32562G (en) 1995-09-18
ES2066881T3 (es) 1995-03-16

Similar Documents

Publication Publication Date Title
US6456133B1 (en) Duty cycle control loop
KR20030002436A (ko) 클럭 동기 회로
US5268654A (en) Phase locked loop clock changeover apparatus in which the VCO is set to an initial value
CN1017293B (zh) 相位控制电路
JPH1031868A (ja) 位相固定ループ・システム
KR100518547B1 (ko) 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프
US20090243557A1 (en) Phase Synchronization Circuit
US6229774B1 (en) Method and apparatus for a phase locked loop
KR100307125B1 (ko) 디스크 재생 장치 및 ｒｆ 증폭기 제어 회로
US7076679B2 (en) System and method for synchronizing multiple variable-frequency clock generators
KR100214455B1 (ko) 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법
JP2000261316A (ja) 位相同期回路
JPH1116293A (ja) 電圧制御発振回路及びディスク再生装置
JP4154734B2 (ja) 耐振型再生装置におけるデータストリームの制御方法及びその装置
KR0139432Y1 (ko) 영상가요시스템의 위상동기루프 안정화제어장치
JPH08274632A (ja) Ｐｌｌ回路
JP2595091B2 (ja) ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置
JPH03274917A (ja) 可変調波数発振器
JPS60100216A (ja) 位相制御装置
JPH08235788A (ja) ビット同期回路
JP2002290232A (ja) チャージポンプ回路及び位相同期回路
JPH0226410A (ja) 遅延回路
JPH08147895A (ja) ディスク記録再生装置のデータ再生装置
JPS60130923A (ja) 可変周波数発振回路
JPH1021631A (ja) 光ディスク装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee