KR100214455B1 - 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법 - Google Patents

전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법 Download PDF

Info

Publication number
KR100214455B1
KR100214455B1 KR1019920000229A KR920000229A KR100214455B1 KR 100214455 B1 KR100214455 B1 KR 100214455B1 KR 1019920000229 A KR1019920000229 A KR 1019920000229A KR 920000229 A KR920000229 A KR 920000229A KR 100214455 B1 KR100214455 B1 KR 100214455B1
Authority
KR
South Korea
Prior art keywords
signal
input
phase
delay
input signal
Prior art date
Application number
KR1019920000229A
Other languages
English (en)
Other versions
KR920015744A (ko
Inventor
우에다 순사쿠
T.마스모토 로드니
Original Assignee
윌리엄 비. 켐플러
실리콘 시스템즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 비. 켐플러, 실리콘 시스템즈 인크. filed Critical 윌리엄 비. 켐플러
Publication of KR920015744A publication Critical patent/KR920015744A/ko
Application granted granted Critical
Publication of KR100214455B1 publication Critical patent/KR100214455B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

리스타트회로에 의해 지연된 양 만큼 데이터신호를 지연시키기위해, 인입데이터신호의 경로에 새로운 회로요소를 제공하는 0-위상 리스타트회로가 개시된다. 상기 0-위상 리스타트회로는, 두 신호 사이의 위상차가 리스타트시에 0이 될 것을 확실히하고, 종래의 기술에 의해 나타난 잔여에러를 효과적으로 제거한다. 또한 높은 데이터 비율(data rate)에서도 효과적이다. 본 발명의 이점은, 회로가 전압조절 발진기 제어전압 및 주파수에 대한 큰 과도전류없이 상기 회로의 한계치 근처에서 동작할 수 있게한다. 전체 시스템은 전압조절 발진기 제어전압 및 주파수에 대한 과도적 응답에 의해 한정되지 않을 것이다. 이는 데이터의 빠른 동작속도를 고려한다. 또한, 본 발명의 방법은 시스템이 인입데이터의 지터(jitter)를 더욱 양호하게 허용하여 인입데이터의 지터동작에 관한 한정이 실질적으로 감소된다. 즉 데이터에 더 큰 지터가 존재하게한다.

Description

전압조절 발진기(VCO)를 위한 0-위상 리스타트 보상회로 및 그 방법
제1도는 종래의 0-위상 리스타트회로를 나타내는 다이어그램.
제2도는 본 발명의 일실시예를 나타내는 다이어그램.
제3도는 소오스신호, 위상비교회로의 입력 및 출력을 나타내는 타이밍 다이어그램, 및
제4도는 위상비교회로에 의해 발생된 지연 및 리드신호를 나타내는 타이밍 다이어그램이다.
본 발명은 0(zero)의 위상을 가지는 전압조절 발진기(voltage controlled oscillator)를 위한 리스타트 보상회로 및 그 방법에 관한 것이다.
컴퓨터 시스템의 정보는 때때로 비트스트림 포맷으로 전송되거나 교체된다. 비스트림은 연속적으로 나타나는 논리 1 또는 논리 0의 일련으로 구성된다. 연속비트스트림을 정확하게 디코드하기위해 데이터 복원윈도우(data recovery window) 및 디코드윈도우(decode window)로 알려진 비트프레임 또는 비트윈도우가 정확하게 한정되야 한다. 각각의 비트와 각각의 디코드윈도우는 1 : 1 대응한다. 만약 디코드윈도우가 너무 크면 1비트 이상의 정보가 상기 디코드윈도우에 포함될 수 있고 하나 또는 전 비트가 손실될 수 있다. 디코드윈도우가 너무 작으면 정보가 검출되지 않는다. 더군다나, 선단 위치에서의 비트정보의 손실은 디코딩과정을 통해 에러전파를 유발시킬 수도 있다.
다양한 이유로, 데이터 비트스트림은 데이터비트를 디코드윈도우 경계면 가까이에 위치시키는 경향의 지터(jitter : 이하 지터라 칭함)를 상당히 포함할 수 있다.
많은 집적회로는 전압조절 발진기를 이용하여 타이밍신호를 데이터복원 회로에 공급한다. 몇몇의 응용에서, 예를 들면 데이터 동기화회로에 관련지어, 전압조절 발진기는 위상동기루프의 일부분으로 이용된다. 전압조절 발진기는 소정 주파수의 출력을 발생하는 타이밍 장치이다. 전압조절 발진기의 공칭동작주파수는 중심 주파수(center frequency)로 명명된다. 전압조절 발진기는 제어전압(Vc)에 응답하여 상기 전압조절 발진기의 출력은 요구된 것 같은 중심 주파수보다 크거나 작게 변조될 수 있다.
위상동기루프는 위상검출기, 증폭기, 필터 및 전압조절 발진기로 구성된다. 위상검출기는 두개의 입력주파수를 비교하여 그들의 위상차를 측정하는데 기준이 되는 출력을 발생한다. 입력주파수 중의 하나는 소오스신호이고 다른 하나는 전압조절 발진기의 출력이다. 상기 입력신호의 주파수가 다르면, 위상검출기는 차 주파수에서 주기적인 출력을 공급한다. 이 위상에러신호는 필터되고 증폭되어, 전압조절 발진기의 주파수가 소오스신호의 주파수 방향으로 변하게 하는 제어전압(Vc)을 발생한다. 궁극적으로, 궤환루프는 전압조절 발진기가 소오스신호의 주파수에 고정시켜 소오스신호와의 고정된 위상관계를 유지시킨다.
위상비교회로는 소오스신호와 전압조절 발진기 출력 사이의 에지의 상대적 타이밍에 민감하게 반응한다. 위상비교회로는 전압조절 발진기 출력의 변화가 소오스신호의 변화 이전 또는 이후에 발생하는 가에 따라 지연(lag) 또는 리드(lead)신호를 발생한다. 펄스의 폭은 위상비교회로에 입력된 두개의 신호의 에지 사이의 시간과 동일하다.
데이터복원 시스템에서, 데이터가 시스템에 제공되면, 전압조절 발진기는 재동작되어 데이터복원 시스템은 데이터의 위상 및/또는 주파수에 고정된다. 전압조절 발진기 출력은, 입력신호의 주파수에 매칭(match)하는 부분적으로 발생된 주파수로, 입력신호 주파수가 전압조절 발진기 출력과 동일한 모양(clean replica)을 갖도록한다. 이는 입력신호 내에 존재할 수 있는 노이즈를 보상할 수 있다. 전압조절 발진기 제어전압을 조절하므로써, 전압조절 발진기 주파수는 데이터 주파수에 매칭된다.
전압조절 발진기의 출력은 입력신호와 함께 위상검출기에 제공된다. 전압조절 발진기 출력에 의해 구동된 위상검출기는 입력신호의 위상에 고정될 수 있다.
몇몇의 데이터복원 시스템에서, 인입데이터를 가지는 동일위상의 전압조절 발진기를 재동작시키는 기술은 초기의 위상에러를 최소화시키기 위해 채용되어 과도적인 전압조절 발진기 제어전압 및 주파수 이동폭을 감소시킨다. 이것은 주파수 및/또는 위상포착주기를 최소화한다.
그러나 종래의 기술에서, 이 리스타트회로는 보상회로를 구비하지 않으므로 초기의 잔여위상에러가 존재한다. 잔여에러에 비해 상대적으로 긴 주기를 가지는 낮은 데이터레이트(전압조절 발진기 주파수)에서, 종래의 시스템은 적은 양의 제어전압 및 주파수 이동폭을 보인다. 그러나 인입데이터레이트가 증가하듯 전압조절 발진기의 전압폭 및 주파수 이동폭이 최종치의 퍼센트 뿐만 아니라 절대 조건 하에서도 증가한다.
회로의 한계값 근처의 전압조절 발진기의 고주파수 및 속도에서 잔여에러는 중요해 진다. 이 잔여에러에 의해 야기된 과도전류는, 리스타트회로가 없더라도, 발생 가능한 최악의 경우에 근접한다. 이러한 상태하의 전압조절 발진기의 전압 및 주파수 이동폭은, 0-위상 리스타트회로를 구비하지 않는 전압조절 발진기에 필적된다.
본 발명의 영-위상 리스타트회로는 리스타트회로에 의해 지연된 양 만큼 데이터신호를 지연시키기 위해, 인입데이터신호의 경로에서 새로운 회로요소를 제공한다. 이것은 두 신호 사이의 위상차가 리스타트 시에 0일 것임을 확실히하고 종래의 기술에서 나타난 잔여에러를 효과적으로 제거한다. 이 기술은 보다 큰 데이터레이트에 효과적이다.
본 발명의 이점은 전압조절 발진기 제어전압 및 전압조절 발진기 주파수에 대한 큰 과도전류없이 리스타트회로 한계값 근처에서 상기 회로가 동작하도록 한다. 전체 시스템은 전압조절 발진기 제어전압 및 전압조절 발진기 주파수에 대한 과도응답에 의해서 한정되지 않을 것이다. 이것은 데이터의 더 빠른 동작속도를 예측한다. 더군다나, 이 새로운 방법은, 본 시스템이 인입데이터의 지터동작에 관한 한정이 실질적으로 감소될 수 있도록 즉 더 큰 지터가 데이터에 존재하도록 인입데이터의 지터를 한결 더 양호하게 허용한다.
본 발명은 데이터복원 시스템에서 0-위상 리스타트회로를 제공하기 위한 장치 및 그 방법에 관련된다. 하기의 설명에서, 플립-플롭 형, 전압 등과 같은 다수의 특정한 세부사항은 본 발명의 보다 철저한 이해를 제공하기 위해 개시된다. 그러나 당해 기술 분야의 통상의 지식을 가진 자에게 본 발명이 특정한 세부항목의 제시없이도 실시될 수 있음은 명백할 것이다. 한편 다른 예에서는 본 발명을 불명료하게 만들지 않기위해 공지의 특징은 상세히 기술되지 않았다.
본 발명은 종래의 리스타트회로에 개선된 소자를 제공하여, 잔여위상에러가 고속 데이터레이트에서 보상된다.
종래의 0-위상 리스타트회로를 나타내는 블록다이어그램이 제1도에 도시된다. 종래의 회로는 디형 플립-플롭(11), 전압조절 발진기(12) 및 위상검출기(13)으로 구성된다. 인입데이터신호SRC(10)는 직접 및 리스타트회로를 통한 간접적인 두개의 다른 경로를 통해 위상검출기(13)에 의해 수신된다. 인입데이터신호SRC(10)는 디형 플림-플롭(11)의 클럭입력에 연결되고 또한 위상검출기(13)의 입력(in1)에 연결된다. 플립-플롭(11)의 출력(21)은 전압조절 발진기(12)의 리세트입력에 연결된다. 전압조절 발진기(12)의 출력(22)은 위상검출기(13)의 입력(in2)에 연결된다. 제어전압Vc(27)은 궤환루프내에서 전압조절 발진기(12)에 연결된다.
동작 시, 데이터펄스SRC(10)는 플립-플롭(11)에 클럭으로 입력된다. 이것은 플립-플롭(11)으로부터 리세트신호출력(21)을 제거한다. 이 리세트신호(21)는 전압조절 발진기(12)에 공급된다. 리세트신호의 제거는 전압조절 발진기(12)를 재동작시킨다. 다음, 전압조절 발진기는 소정 주파수의 클럭출력(22)을 위상검출기(13)에 제공한다.
이때, 입력신호SRC(10)는 라인(23) 상의 위상검출기(13)에 직접 제공된다. 플립-플롭(11) 및 전압조절 발진기(12)를 통해 입력신호SRC(10)에서부터 위상검출기(13)의 입력에 이르는 경로(24)에 연관된 지연(TDELAY)이 있다. 입력신호SRC(10)에서부터 위상검출기(13)의입력에 직접 연결된 경로(25)에 연관된 0의 지연이 있다. 이는 상기 위상검출기(13)에 입력되는 두개의 입력신호 사이의 잔여위상에러를 발생시킨다.
위상검출기(13)의 두개의 입력신호 사이의 잔여위상에러는 (2π×TDELAY) /TDATA이며, 여기서 TDATA는 SRC(10)에서의 데이터레이트의 주기다. 이 위상에러의 효과는 위상검출기(13)의 입력(in1)에서는 즉각 반사(0의 지연)하는 반면, 위상검출기(13)의 입력(in2)에서는 추후 TDELAY시간에서 반사된다. 제1도의 회로에서 잔여위상에러는 위상검출기(13)의 입력들(in1,in2) 사이의 도달 시간의 차이에 (2π/ TDATA)를 곱한 것이다.
0-위상 리스타트 전압조절 발진기가 없는 최악의 경우의 위상에러는 π라디안이다. 따라서 데이터레이트가 증가함(TDATA가 TDELAY두배 감소함)에 따라 유효한 잔여에러는 π라디안이 될 것이며, 이는 리스타트회로가 없는 전압조절 발진기에 있어서 발생가능한 최악의 경우와 동일하다. 종래 기술의 효과는 낮은 전압조절 발진기 주파수(큰 TDATA주기)에만 유용하고 속도가 빨라지면서 점차 그 효과를 잃게 된다.
제3도는 입력신호SRC(10) 및 위상검출기(13)에 입력되는 신호(in1,in2)의 타이밍 다이어그램을 도시한다. 시간 T0에서 SRC(10)신호는 상승에지(31)를 가진다. 동시에, SRC(10)신호 및 입력신호(in1)가 동일한 신호이므로 위상검출기(13)의 입력신호(in1)도 상승에지(32)를 가진다.
시간 Tn에서, 위상검출기(13)로 입력된 입력신호(in2)는 상승에지(33)에 의해 나타난 것 같이 논리 하이 상태가 된다. 시간 T0와 Tn사이의 차는 제1도의 경로(24)와 연관된 지연(TDELAY)이다.
제4도는 입력신호SRC(10)와 전압조절 발진기 출력신호(22)의 관계에 의존하는 위상비교기의 출력을 도시한다. 제1영역(41)에서, 입력신호SRC(10)의 에지는 전압조절 발진기신호(22)의 에지가 나타나기 이전에 발생한다. 즉, 입력 신호가 전압조절 발진기신호를 이끈다. 위상검출기는 입력신호 및 전압조절 발전기신호의 에지 사이의 차와 동일한 폭의 양(positive)의 펄스를 발생한다.
제2영역(42)에서, 입력신호SRC(10)의 에지는 전압조절 발진기신호(22)의 에지가 발생된 후에 나타난다. 즉, 입력신호(10)는 전압조절 발진기신호를 지연시킨다. 이 리드(lead) 및 지연(lag)신호는 제어전압Vc(27)을 발생시키기 위해 이용되어 전압조절 발진기(12)의 출력에 변화를 일으킨다.
전압조절 발진기(12) 및 플립-플롭(11)에 의해 도입된 지연에 의해 야기된 위상에러는 리드 및 지연신호가 매우 크게할 수 있으며, 결과적으로 전압조절 발진기(12)의 출력의 큰 이동폭을 야기시킨다. 이것은 동작범위가 넓은 전압조절 발진기를 요구한다. 이것은, 위상/주파수포착 동안의 큰 위상에러가 전압조절 발진기가 입력신호에 고정될 중심 주파수로부터 크게 이동하게하는 것을 요구하기 때문이다. 이 이동폭은 소정의 상태에서는 40%보다 더 클 수 있다. 이러한 광범위의 전압조절 발진기는 제한동작변수 뿐만아니라 데이터복원 회로의 생산비를 가산될 수 있다. 부가적으로, 데이터레이트가 높아짐에 따라 잔여위상에러가π라디안에 접근하기 때문에, 이러한 종래 시스템의 동작은 데이터레이트가 높아짐에 따라 저하된다.
종래의 전압조절 발진기 리스타트시스템의 다른 단점은 전압조절 발진기 위상윈도우마진(phase window margine)의 원하지 않는 감소이다. 제3도를 참고로 보면, 입력신호SRC(10)에 연관된 지터가 있을 수 있다. 즉, SRC신호(10)는 공칭상승에지(31) 전 또는 후에 상승에지 31A 또는 31B에서 나타날 수 있다. 이것은 위상검출기(13)의 입력신호(in1)의 상승에지를 상승에지 32A 또는 32B로 이동시키며, 유사하게 입력신호(in2)의 상승에지의 발생을 상승에지 33A 또는 33B로 이동시키는 결과를 초래한다.
인입신호와 연관된 지터의 최대한의 이론적 한계가 있다. 이 한계는 데이터복원 회로의 허용범위 및 동작에 의해 결정된다. 그러나, 지터한계는 전형적인 회로의 잔여위상지연 및 전압조절 발진기 리스타트회로 때문에 이론적 한계로부터 35%정도 감소될 수 있다. 지터감소의 양은 실시예에 의존하며 실시예에 따라 크거나 작을 수 있다. 따라서, 종래 회로의 윈도우마진은 감소된다.
본 발명의 실시예를 나타내는 블록 다이어그램이 제2도에 도시된다. 본 발명은 데이터신호 및 위상검출기 사이의 0-지연 경로에서 지연회로를 제공한다. 지연회로는 리스타트회로 경로에서 나타난 시간지연을 일치시킴으로써 잔여위상에러를 효과적으로 제거한다. 인입데이터신호SRC(10)는 디형 플립-플롭(11)의 클럭입력에 연결되고, 라인(23) 상에서 지연회로(14)의 입력에 연결된다. 지연회로(14)의 출력(26)은 위상검출기(13)의 입력(in1)에 연결된다. 디형 플립-플롭(11)의 출력(21)은 전압조절 발진기(12)의 리세트입력에 연결된다. 전압조절 발진기(12)의 출력(22)은 위상검출기(13)의 입력(in2)에 연결된다. 제어전압Vc(27)은 궤환루프내에서 전압조절 발진기(12)에 연결된다.
지연회로(14)는 위상검출기(13)의 입력(in1)으로 인가되는 인입데이터신호(10)를 상기 위상검출기(13)의 입력(in2)으로 인가되는 데이터신호(10)로부터 보여진 지연의 양 만큼 지연시킨다. 이것은 위상검출기(13)의 두 입력신호사이의 위상차가 전 데이터레이트의 리스타시에 0이 될 것임을 확증한다.
본 발명은 인입데이터를 위한 윈도우를 형성하기위해 전압조절 발진기를 사용하는 데이터분리장치 디자인에 매우 가치가 있다. 전압조절 발진기가 위상/주파수포착 동안에 큰 이동폭을 갖도록 더 이상 요구되지 않으므로, 본 발명은 전압조절 발진기가 감소된 범위에서 동작하도록 한다. 다른 이점은, 종래의 기술에서 포착시 (40% 이상의 큰 주파수 이동)에 버퍼로 사용되는 헤드룸이 더 이상 요구되지 않고 본 발명에서는 데이터신호의 중심주파수로 이용될 수 있기 때문에, 동작을 저하시킴없이 높은 데이터레이트가 실현될 수 있다. 따라서 본 발명에서는 작은 헤드룸(약 10% 미만의 주파수 이동)이 요구된다.
위상에러를 제거함으로써, 본 발명은 전압조절 발진기 위상윈도우마진이 감소하는 문제를 피할 수 있다. 본 발명은 지터의 허용범위를 이론적인 한계 근처로 유지시킨다. 종래의 기술로부터 복원된 윈도우마진은 전체 시스템이 인입데이터의 지터에 대해 영향을 덜 받게하며 결과적으로 인입데이터의 지터에 관한 한정요구를 완화한다.
상기한 바와 같이, 전압조절 발진기를 위한 0의 위상 리스타트보상회로가 기술된다.

Claims (14)

  1. 입력신호를 수신할 시 제1출력신호를 제공하는 인에이블수단; 상기 인에이블수단에 연결되어, 상기 제1출력신호를 수신할 시 상기 입력신호가 상기 인에이블수단에 공급된 후 소정의 제1지연시간이 경과한 후에 제2출력신호를 제공하는 클럭발생수단: 상기 입력신호에 연결되어 상기 입력신호를 실질적으로 상기 제1지연시간과 동일한 제2지연시간 지연하고, 제3출력신호를 제공하는 지연수단; 및 상기 클럭발생수단 및 상기 지연수단에 연결되어 상기 제2출력신호의 주파수를 상기 제3출력신호의 주파수와 비교하는 위상검출수단을 구비함을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 인에이블수단이 클럭입력에 연결된 상기 입력신호를 가지는 플립-플롭을 구비함을 특징으로하는 회로.
  3. 제1항에 있어서, 상기 클럭발생수단이 전압조절 발진기를 구비하고, 상기 제1출력신호가 상기 전압조절 발진기의 리세트입력에 연결됨을 특징으로 하는 회로.
  4. 제1항에 있어서, 상기 위상검출수단이 위상검출기를 구비함을 특징으로 하는 회로.
  5. 제1항에 있어서, 상기 지연수단이 지연요소를 구비함을 특징으로 하는 회로,
  6. 입력신호를 수신할 시 리세트신호를 발생하기 위한 인에이블수단; 상기 인에이블수단에 연결되어, 상기 리세트신호에 의해 트리거되고, 상기 인에이블수단에 상기 입력신호가 공급된후 제1지연시간 경과 후에 공급되는 클럭출력신호를 발생하는 전압조절 발진기; 상기 입력신호에 연결되고, 상기 입력신호가 제공된 후 상기 제1지연시간과 실질적으로 동일한 제2지연시간이 경과한 후에 지연된 출력신호를 제공하는 지연수단; 및 상기 클럭출력신호 및 상기 지연된 출력신호에 연결되어, 상기 클럭출력 신호의 주파수를 상기 지연된 출력신호의 주파수와 비교하기 위한 위상비교 수단을 구비함을 특징으로 하는 회로.
  7. 제6항에 있어서, 상기 인에이블수단이 플립-플롭을 구비하고, 상기 입력신호가 상기 플립-플롭의 클럭입력에 연결됨을 특징으로 하는 회로.
  8. 제7항에 있어서, 상기 리세트신호가 상기 전압조절 발진기의 리세트입력에 연결됨을 특징으로 하는 회로.
  9. 제8항에 있어서, 상기 위상비교수단이 위상검출기를 구비함을 특징으로 하는 회로.
  10. 제9항에 있어서, 상기 지연수단이 지연요소를 구비함을 특징으로 하는 회로.
  11. 회로 내의 위상지연을 감소시키기 위한 방법에 있어서, 리세트신호를 제공하는 인에이블수단에 입력신호를 제공하는 제1단계; 전압조절 발진기를 초기화시키기 위해 상기 리세트신호를 상기 전압조절 발진기에 인가하여, 상기 인에이블수단에 상기 입력신호가 제공된 후 제1지연시간(T1)이 경과한 후 클럭출력을 발생하는 제2단계; 상기 클럭출력을 위상비교기의 제1입력으로 공급하는 제3단계; 및 상기 입력신호를 상기 제1지연시간과 실질적으로 동일한 제2지연시간(T2)지연시키고, 상기 지연된 입력신호를 상기 위상비교기의 제2입력으로 공급하는 제4단계로 이루어짐을 특징으로하는 방법.
  12. 제11항에 있어서, 상기 인에이블수단이 플립-플롭을 구비함을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 입력신호를 상기 제2지연시간 지연시키는 단계가 상기 입력신호를 지연요소에 연결함으로 실행됨을 특징으로 하는 방법.
  14. 제11항에 있어서, 상기 리세트신호가 상기 전압조절 발진기의 리세트입력에 제공됨을 특징으로 하는 방법.
KR1019920000229A 1991-01-28 1992-01-09 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법 KR100214455B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US7/646,867 1991-01-28
US07/646,867 1991-01-28
US07/646,867 US5065116A (en) 1991-01-28 1991-01-28 Zero phase restart compensation for VCO

Publications (2)

Publication Number Publication Date
KR920015744A KR920015744A (ko) 1992-08-27
KR100214455B1 true KR100214455B1 (ko) 1999-08-02

Family

ID=24594787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000229A KR100214455B1 (ko) 1991-01-28 1992-01-09 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법

Country Status (4)

Country Link
US (1) US5065116A (ko)
JP (1) JP3445287B2 (ko)
KR (1) KR100214455B1 (ko)
GB (1) GB2254207B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257130A (en) * 1992-01-30 1993-10-26 The Walt Disney Company Apparatus and method for creating a real image illusion
US5886818A (en) * 1992-12-03 1999-03-23 Dimensional Media Associates Multi-image compositing
US5552934A (en) * 1994-03-18 1996-09-03 Spm Corporation Background reflection-reducing plano-beam splitter for use in real image projecting system
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
US6318868B1 (en) 1997-05-01 2001-11-20 Larussa Joseph A. Interactive virtual image store window
US7511909B2 (en) * 2004-09-20 2009-03-31 Agency For Science, Technology And Research Sector based timing recovery for a readback signal

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
US4272736A (en) * 1979-06-11 1981-06-09 Motorola, Inc. Start stop oscillator having fixed starting phase
SE440958B (sv) * 1984-01-12 1985-08-26 Philips Norden Ab Koherent radar
JPH0681045B2 (ja) * 1985-09-30 1994-10-12 松下電器産業株式会社 位相同期回路
US4727339A (en) * 1986-10-30 1988-02-23 Rca Corporation Start-stop oscillator having fixed starting phase and minimized quiescent power dissipation
US4851789A (en) * 1988-04-27 1989-07-25 Tektronix, Inc. Phase triggerable oscillator with temperature compensation
US4908583A (en) * 1988-07-11 1990-03-13 Texas Instruments Incorporated Zero phase startup for a tank type voltage controlled oscillator

Also Published As

Publication number Publication date
KR920015744A (ko) 1992-08-27
JP3445287B2 (ja) 2003-09-08
JPH06237168A (ja) 1994-08-23
US5065116A (en) 1991-11-12
GB2254207A (en) 1992-09-30
GB9127400D0 (en) 1992-02-19
GB2254207B (en) 1995-01-11

Similar Documents

Publication Publication Date Title
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
US5455540A (en) Modified bang-bang phase detector with ternary output
US5926047A (en) Synchronous clock generator including a delay-locked loop signal loss detector
US6119242A (en) Synchronous clock generator including a false lock detector
US4604582A (en) Digital phase correlator
US5272730A (en) Digital phase-locked loop filter
JP2002290218A (ja) 半導体装置
US5258877A (en) Data separator having a restart circuit
KR100214455B1 (ko) 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법
JP3346445B2 (ja) 識別・タイミング抽出回路
KR100324188B1 (ko) 클록복구회로및데이터처리방법
JP2019097080A (ja) 信号再生回路、光モジュール及び信号再生方法
US5293275A (en) Data recovery system for information recording media
JPH05327488A (ja) 位相同期回路における同期外れ検出回路
KR20040023838A (ko) 레지스터 제어 지연고정루프
JP5462022B2 (ja) Ｃｄｒ回路
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
KR20070061049A (ko) 위상 고정 검출 장치
US4408165A (en) Digital phase detector
JP2000261316A (ja) 位相同期回路
JP3126610B2 (ja) クロック作成回路におけるカウンタの制御方法
US20080310574A1 (en) Semiconductor memory device
JP2000068991A (ja) クロック識別再生回路
KR20030049303A (ko) 레지스터 제어형 지연고정루프회로
US4803704A (en) Circuit arrangement for the recognition of impermissable phase errors in a phase locked loop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee