JP3445287B2 - 零相再始動回路および位相遅延を減少させる方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、零相補償を伴う電圧制
御発振器（ＶＣＯ）の再始動回路の分野に関する。

【０００２】

【従来の技術】コンピュータシステムにおける情報はビ
ットストリームというフォーマットで伝送又は交換され
る場合が多い。ビットストリームは、連続して提示され
る一連の論理値「１」又は「０」から構成される。１つ
のストリームとして連なっているビットを正確に復号す
るためには、データ回復ウィンドウ，復号ウィンドウな
どとしても知られているビットフレーム、すなわち、ビ
ットウィンドウを正確に規定しなければならない。各ビ
ットと各復号ウィンドウとの間には１対１の対応が存在
している。復号ウィンドウが大きすぎると、ウィンドウ
の中に２ビット以上の情報が含まれることになり、１つ
のビット又は全てのビットが失われてしまうであろう。
反対に、復号ウィンドウが小さすぎる場合には、検出可
能な情報は得られない。さらに、所どころでビット情報
が失われると、復号プロセスを通じて誤った伝搬が行わ
れる結果になるであろう。

【０００３】様々な理由によって、データビットストリ
ームはある程度の「ジッタ」を含むことがある。このジ
ッタはデータビットを復号ウィンドウの境界の近くへ押
しやる。多くの場合、ジッタの原因は位相誤差である。

【０００４】集積回路が適用される用途の多くで、デー
タ回復回路にタイミング回路を供給するために、電圧制
御発振器（ＶＣＯ）を利用している。場合によっては、
ＶＣＯを、たとえば、データシンクロナイザと組み合わ
せるなどの方法により、フェーズロックループ（ＰＬ
Ｌ）の一部として使用する。ＶＣＯはある周波数の出力
を供給するタイミング装置である。ＶＣＯの公称動作周
波数をその「中心周波数」という。必要に応じてＶＣＯ
の出力を中心周波数より高いレベル又は低いレベルに修
正できるように、ＶＣＯを制御電圧Ｖc に応答可能な構
成にすることができる。

【０００５】ＰＬＬは位相検出器と、増幅器と、フィル
タと、ＶＣＯとから構成される。位相検出器は２つの入
力周波数を比較して、それらの位相差の尺度である出力
を発生する。入力周波数の一方はソース信号であり、他
方はＶＣＯの出力である。入力信号の周波数が互いに異
なる場合には、位相検出器は差周波数の周期的信号を発
生する。その後、この位相誤差信号はフィルタ及び増幅
器により処理されて制御電圧Ｖc となる。制御電圧Ｖc
はＶＣＯの周波数をソース信号の周波数の方向へ変化さ
せる。結局、フィードバックループはＶＣＯをソース信
号の周波数に「ロック（同期）」させて、ソース信号に
対して一定の位相関係を維持するものである。

【０００６】位相比較器回路はソース信号と、ＶＣＯの
出力との相対信号端タイミングを感知して、ＶＣＯ出力
の遷移がソース信号の遷移の前に起こったか又は後で起
こったかに従い、遅れ信号又は先行信号を発生する。パ
ルスの幅は位相比較器に入力する２つの入力信号の端の
時間差に等しい。

【０００７】データ回復システムにおいては、システム
にデータが供給されるとき、データ回復システムがその
データの位相及び／又は周波数に「ロックオン（同期合
せ）」することができるようにＶＣＯを再始動する。Ｖ
ＣＯの出力は入力信号の周波数と一致する局所的に発生
された周波数であるので、入力信号周波数をそのままに
再現している。これで、入力信号中に存在する雑音を補
償することができる。ＶＣＯ制御電圧の調整によって、
ＶＣＯの周波数はデータ周波数と一致する。

【０００８】ＶＣＯの出力は入力信号と共に位相検出器
に供給される。ＶＣＯの出力により駆動された位相検出
器は入力信号の位相に同期合せすることができる。

【０００９】データ回復システムによっては、過渡ＶＣ
Ｏ制御電圧と周波数の偏位（エクスカーション）を少な
くするために、初期位相誤差をできる限り少なくするよ
うに、ＶＣＯを入力データと同一の位相で始動する方式
を採用するものもある。これは、周波数及び／又は位相
の獲得周期を最短にするためである。

【００１０】ところが、従来の技術によれば、この再始
動回路はそれ自体の補償を含んでいないので、残留初期
位相誤差は存在している。データ転送速度が遅く（ＶＣ
Ｏ周波数が低い）、周期が（残留誤差と比較して）相対
的に大きいときには、従来のシステムの制御電圧と周波
数の偏位は小さい。しかし、入力データ速度が増すにつ
れて、ＶＣＯの電圧の偏位とＶＣＯの周波数の偏位は、
絶対項についても、最終値のパーセンテージについても
共に大きくなる。

【００１１】回路の限界に近い高いＶＣＯ周波数と速度
においては、残留誤差は重大なものになる。この残留誤
差が原因となって起こる遷移は、再始動回路が存在しな
いかのように、考えられる最悪の場合に近づいてゆく。
この条件の下でのＶＣＯの電圧と周波数の偏位は、零相
再始動回路をもたないＶＣＯに匹敵する。

【００１２】

【発明の概要】本発明の零相再始動回路は、データ信号
を再始動回路によって起こる遅延と等しい量だけ遅延す
るために、入力データ信号の経路の中に新たな回路素子
を設ける。これにより、２つの信号の位相差は再始動時
に確実に零になり、従って、従来の技術に関して見られ
た残留誤差は有効に除去される。この方式は、データ転
送速度が高くなっても同じように有効なままである。

【００１３】本発明の利点によれば、回路はＶＣＯ制御
電圧とＶＣＯ周波数の大きな遷移を受けずにその限界の
付近で動作することができる。システムは、総じて、Ｖ
ＣＯ制御電圧の過渡応答にも、ＶＣＯ周波数の過渡応答
によっても制限されない。さらに高いデータ速度での動
作も可能である。さらに、この新たな方法によれば、シ
ステムは入力データのジッタをより多く許容するので、
入力データのジッタ性能に対する制約をかなり緩和でき
る。すなわち、データにより多くのジッタが存在してい
ることが許されるのである。

【００１４】

【実施例】本発明は、データ回復システムにおいて零相
再始動回路を構成する装置を指向している。以下の説明
中、本発明をより徹底して理解させるために、フリップ
フロップの型、電圧などの特定の詳細な事項を数多く挙
げるが、そのような特定の詳細な事項がなくとも本発明
を実施しうることは当業者には明白であろう。また、場
合によっては、本発明を不明瞭にしないために、周知の
特徴を詳細には説明しないこともある。

【００１５】本発明は、データ転送速度が高いときに残
留位相誤差を補償するように従来の再始動回路を改良す
る素子を提供する。

【００１６】図１には、従来の零相再始動回路のブロッ
ク線図を示す。従来の回路はＤ形フリップフロップ１１
と、ＶＣＯ１２と、位相検出器１３とから構成されてい
る。位相検出器１３は入力データ信号ＳＲＣ１０を直接
受信する経路と、再始動回路を介して受信する経路とい
う２つの異なる経路を経て受信する。データ信号ＳＲＣ
１０はＤ形フリップフロップ１１のクロック入力端子に
結合すると共に、位相検出器１３の入力端子ｉｎ１に結
合する。フリップフロップ１１の出力端子２１はＶＣＯ
１２の７ビット入力端子に結合する。ＶＣＯ１２の出力
端子２２は位相検出器１３の入力端子ｉｎ２に結合して
いる。制御電圧Ｖc ２７はフィードバックループを経て
ＶＣＯ１２に結合する。

【００１７】動作中、データ信号ＳＲＣ１０はフリップ
フロップ１１を同期し、それにより、フリップフロップ
１１からリセット信号出力２１を除去する。このリセッ
ト信号２１はＶＣＯ１２に供給される。リセット信号の
除去によってＶＣＯは再始動する。そこで、ＶＣＯはあ
る周波数のクロック出力２２を位相検出器１３に供給す
る。

【００１８】それと同時に、入力データ信号ＳＲＣ１０
は信号線２３を介して位相検出器１３に直接供給され
る。ＳＲＣ信号１０が入力してフリップフロップ１１及
びＶＣＯ１２を介して位相検出器１３の入力端子に至る
までの経路２４に関連する遅延Ｔｄｅｌａｙが存在して
いる。ＳＲＣ入力信号１０が直接に位相検出器１３に達
する経路２５に関連する遅延はない。この結果、位相検
出器１３の２つの入力信号の間に残留位相誤差が発生す
る。

【００１９】ＳＲＣ１０のデータ転送速度の周期をＴｄ
ａｔａとするとき、位相検出器１３の２つの入力信号の
残留位相誤差は（２π×Ｔｄｅｌａｙ）／Ｔｄａｔａで
ある。この位相誤差の影響は位相検出器１３の入力端子
ｉｎ２にはＴｄｅｌａｙの時間をおいた後に表れてくる
が、位相検出器１３の入力端子ｉｎ１では瞬時に現れる
（零遅延）。図１の回路における残留位相誤差は位相検
出器１３の入力端子ｉｎ２と、入力端子ｉｎ１との到着
時間の差に２π／Ｔｄａｔａを乗算したものである。

【００２０】零相再始動ＶＣＯを伴わない最悪の場合の
位相誤差はπラジアンである。従って、データ転送速度
が増す（ＴｄａｔａがＴｄｅｌａｙの２倍に減少する）
につれて、有効残留誤差はπラジアンになり、それは再
始動回路を伴わないときのＶＣＯについて考えうる最悪
の場合と等しい。従来の回路の有効性はＶＣＯの周波数
が低い（Ｔｄａｔａ周期が長い）ときにのみ有用であ
り、速度が上がるにつれて徐々にその効果を失ってゆ
く。

【００２１】図３は、入力信号ＳＲＣ１０と、位相検出
器１３の入力端子ｉｎ１及びｉｎ２に入力する信号との
タイミング図を示す。時点Ｔo で、ＳＲＣ１０信号は立
上がり端３１を有する。同時に、位相検出器１３のｉｎ
１の入力信号は立上がり端３２を有する（ＳＲＣ１０と
ｉｎ１の信号が同一の信号であるため、立上がり端の発
生は一致する）。

【００２２】Ｔn では、立上がり端３３により指示する
ように、位相検出器１３の入力信号はハイになる。Ｔn
とＴo との差は、図１の経路２４と関連する遅延Ｔｄｅ
ｌａｙである。

【００２３】図４は、入力データ信号ＳＲＣ１０とＶＣ
Ｏの出力信号２２との関係に従属する位相比較器の出力
を示す。領域４１においては、入力信号ＳＲＣ１０の端
はＶＣＯの出力信号２２の端の発生に先立って起こる。
すなわち、入力信号はＶＣＯの信号に「先行して」い
る。位相検出器は、入力信号の端とＶＣＯ信号の端との
差と等しい幅を有する正のパルスを出力する。

【００２４】領域４２に入ると、入力信号ＳＲＣ１０の
端はＶＣＯ信号２２の端の発生の後に起こる。すなわ
ち、入力信号はＶＣＯ信号より「遅れる」。位相検出器
は負に向かう信号を出力する。これらの先行信号と遅れ
信号を使用して、ＶＣＯ１２の出力の変化を生じさせる
制御電圧Ｖc ２７を発生する。

【００２５】ＶＣＯ１２とフリップフロップ１１によっ
て導入される遅延に起因する位相誤差は先行信号と遅れ
信号を非常に大きくし、ＶＣＯ１２の出力に大きな偏位
を引起こすこともありうる。このために、動作範囲の広
いＶＣＯが要求される。これは、位相／周波数獲得の間
の位相誤差が大きいために、ＶＣＯは入力信号に同期合
わせするために中心周波数から大きく偏位しなければな
らないからである。状況によっては、この偏位が４０％
を越えることもある。そのように範囲の広いＶＣＯはデ
ータ回復回路のコストをさらに高くすると共に、性能パ
ラメータを限定すると考えられる。さらに、データ転送
速度が増すと、残留位相誤差はπラジアンに近づくの
で、高いデータ転送速度では、このような従来のシステ
ムの性能は劣化する。

【００２６】このような従来のＶＣＯ再始動システムの
もう１つの欠点は、ＶＣＯの位相ウィンドウマージンが
縮小されるという望ましくない状況が起こることであ
る。再び図３を参照すると、入力信号ＳＲＣ１０と関連
する「ジッタ」が起こりうる。すなわち、ＳＲＣ信号１
０は公称立上がり端３１の前の立上がり端３１Ａ又はそ
の後の立上がり端３１Ｂで起こることもある。その結
果、位相検出器１３のｉｎ１における入力信号の立上が
り端は立上がり端３２Ａ又は立上がり端３２Ｂへシフト
し、同様に、ｉｎ２の入力信号の立上がり端３３の発生
は立上がり端３３Ａ又は立上がり端３３Ｂへシフトす
る。

【００２７】入力信号と関連するジッタには、論理上の
最大限が存在している。この限界はデータ回復回路の許
容差と性能により確定される。ところが、残留位相遅延
と、典型的な回路におけるＶＣＯ再始動回路とによっ
て、ジッタの限界は論理上の限界から３５％も減少しう
る。ジッタ減少の量は実現形態に従って決まり、別の実
現形態においてはそれより多くなったり、少なくなった
りするであろう。従って、従来の回路のウィンドウマー
ジンは縮小される。

【００２８】本発明の好ましい実施例のブロック線図を
図２に示す。本発明では、データ信号と位相検出器との
間の零遅延経路に遅延回路を設ける。この遅延回路は、
再始動回路経路で見られる時間遅延を整合することによ
って残留位相誤差を有効に取除く。入力データ信号ＳＲ
Ｃ１０はＤ形フリップフロップ１１のクロック入力端子
に結合すると共に、信号線２３を介して遅延回路１４の
入力端子にも結合する。遅延回路１４の出力端子２６は
位相検出器１３の入力端子ｉｎ１に結合している。Ｄ形
フリップフロップ１１の出力端子２１はＶＣＯ１２のリ
セット入力端子に結合している。ＶＣＯ１２の出力端子
２２は位相検出器１３の入力端子ｉｎ２に結合してい
る。制御電圧Ｖc ２７はフィードバックループを経てＶ
ＣＯ１２に結合する。

【００２９】遅延回路１４は、位相検出器１３の入力端
子ｉｎ１に向かう入力データ信号１０を、データ信号１
０から位相検出器１３の入力端子ｉｎ２までの間に見ら
れる遅延と等しい量だけ遅延させる。これにより、あら
ゆるデータ転送速度について、位相検出器１３の２つの
入力信号の位相差は再始動時には確実に零になる。

【００３０】本発明は、入力データに対してウィンドウ
を発生するためにＶＣＯを使用するデータセパレータの
設計に際してきわめて貴重である。本発明によれば、Ｖ
ＣＯは位相／周波数獲得の間に大きく偏位する必要がな
いので、ＶＣＯはより狭い範囲で動作することができ
る。もう１つの利点は、従来の構成のように獲得中に緩
衝器として使用されるヘッドルーム（４０％を越える大
きな周波数偏位の場合）が不要になり、それをデータ信
号の中心周波数として使用できるようになるために、性
能を劣化させずにさらに高いデータ転送速度を実現でき
ることである。従って、本発明で要求されるヘッドルー
ムは従来より小さい（周波数偏位はほぼ１０％以下であ
る）。

【００３１】本発明においては、位相誤差を排除するこ
とにより、ＶＣＯの位相ウィンドウマージンの縮小の問
題を回避している。本発明はジッタ許容差を論理上の限
界の付近に維持する。従来の技術と比べてこのようにウ
ィンドウマージンを回復した結果、システムは総じて入
力データのジッタに対してより頑丈なものとなるので、
入力データのジッタに関わる必要条件の制約は緩和され
る。以上、ＶＣＯの零相再始動補償回路を説明した。

【図面の簡単な説明】

【図１】従来の零相再始動回路を示す図。

【図２】本発明の好ましい実施例を示す図。

【図３】ソース信号ＳＲＣと、ｉｎ１の一方の位相比較
器入力と、ｉｎ２のＶＣＯ出力とを示すタイミング図。

【図４】位相比較器により発生される遅れ信号及び先行
信号を示すタイミング図。

【符号の説明】

１１ Ｄ形フリップフロップ １２ ＶＣＯ １３ 位相検出器 １４ 遅延回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロドニイ・ティ・マスモト アメリカ合衆国 92714 カリフォルニ ア州・アーヴィン・コミソ・10 (56)参考文献 特開 昭63−116520（ＪＰ，Ａ) 特開 昭59−43695（ＪＰ，Ａ) 特開 昭59−111421（ＪＰ，Ａ) 特開 昭62−114166（ＪＰ，Ａ) 特開 昭56−146379（ＪＰ，Ａ) 特開 昭59−176915（ＪＰ，Ａ) 特開 昭61−270993（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 入力信号を受信したときにリセット信号
   を発生するイネーブル手段と； 前記イネーブル手段に結合し、前記リセット信号により
   トリガ及び再始動され、前記入力信号が前記イネーブル
   手段に供給された時点から第１の時間遅延をおいてクロ
   ック出力信号を出力する電圧制御発振器（ＶＣＯ）と； 前記入力信号に結合し、前記入力信号が供給された時点
   から第２の時間遅延をおいて前記入力信号を出力する遅
   延手段と； 前記クロック出力信号と、前記遅延された入力信号とに
   結合し、前記クロック出力信号の周波数と前記遅延出力
   信号の周波数とを比較する位相比較手段とを具備し， 前記第１の時間遅延は前記第２の時間遅延とほぼ等しく
   され、これにより前記再始動されたクロック出力信号と
   前記遅延された入力信号とが同時にかつその時点の位相
   差がほぼゼロで前記位相比較手段に入力されることを特
   徴とする零相再始動回路。
2. 【請求項２】 回路の位相遅延を減少させる方法におい
   て， イネーブル手段に入力信号を供給し、前記イネーブル手
   段によりリセット信号を発生する過程と； 前記リセット信号を電圧制御発振器（ＶＣＯ）に供給し
   て、前記ＶＣＯを初期設定するとともに再始動し、前記
   入力信号が前記イネーブル手段に供給された時点から時
   間遅延Ｔ１をおいてクロック出力を発生する過程と； 位相比較器の第１の入力端子に前記クロック出力を、第
   ２の入力端子に前記遅延時間Ｔ１とほぼ等しい時間遅延
   Ｔ２を付与した入力信号を同時にかつその時点の位相差
   がほぼゼロで供給する過程とから成る方法。