JP2662689B2 - 車輪速パルス信号処理回路 - Google Patents

車輪速パルス信号処理回路

Info

Publication number
JP2662689B2
JP2662689B2 JP26251687A JP26251687A JP2662689B2 JP 2662689 B2 JP2662689 B2 JP 2662689B2 JP 26251687 A JP26251687 A JP 26251687A JP 26251687 A JP26251687 A JP 26251687A JP 2662689 B2 JP2662689 B2 JP 2662689B2
Authority
JP
Japan
Prior art keywords
wheel speed
microcomputers
signal
circuit
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26251687A
Other languages
English (en)
Other versions
JPH01102367A (ja
Inventor
浩直 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP26251687A priority Critical patent/JP2662689B2/ja
Publication of JPH01102367A publication Critical patent/JPH01102367A/ja
Application granted granted Critical
Publication of JP2662689B2 publication Critical patent/JP2662689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Regulating Braking Force (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、2つのマイクロコンピュータを用いた車
載用電子制御装置の入力信号を正確に処理するための入
力信号処理回路に関する。 〔従来の技術〕 近年、電子技術の目ざましい発展に伴なって自動車に
は、その走行状態を制御するための種々の電子制御装置
が搭載されている。この電子制御装置は、例えば自動車
のブレーキ制動を最も効率よく作動させるためのアンチ
ロックブレーキ制御装置のように、車輪速度センサによ
り検出される車輪速度を二値化回路で二値化してこの車
輪速度から車両速度をマイクロコンピュータ内で推定演
算し、車両速度より車輪速度が小さくなり、車輪のスリ
ップ率が増大していることを検知するとブレーキ装置の
ロック状態を瞬間的に開放し、スリップ率が減少すると
再びブレーキを作動させ、これらの作動を状況に応じて
繰り返すという制御を行ない、その際作動の安全性、確
実性を得るために2つのマイクロコンピュータを使用し
て入力信号を処理し、両方のマイクロコンピュータの出
力が一致していれば正常として制御が続行されるという
ように、一般に2つのマイクロコンピュータが使用され
ている。 上述した2つのマイクロコンピュータを使用した場合
の入力処理回路の例を第3図に示す。この入力処理回路
では、車輪速センサS1〜S4で検出された信号を二値化回
路Rで二値化し、その車輪速パルスの立上りでラッチ回
路2、3により8ビットカウンタ1をラッチする。この
パルスの立上りから次の立上りまでにラッチされたカウ
ンタ値がその瞬時における車輪速度を表わす。ラッチさ
れたカウンタ値は、2つのマイクロコンピュータI、II
で非同期でそれぞれの系のデータバスを介してラッチ回
路2、3から読み取られる。 〔発明が解決しようとする問題点〕 しかしながら、かゝる従来の入力信号処理回路による
方法では、2つのマイクロコンピュータが非同期で作動
するため、第5図で示すように一方のマイクロコンピュ
ータがカウンタ値を読み取る瞬間がもう一方のマイクロ
コンピュータとわずかなずれを生じることがあり、その
ため結果的に2つのマイクロコンピュータの読込み車輪
速度値が異なった値となってしまうことが生じる。 このような2つのマイクロコンピュータによる読込み
値のずれを生じさせないような方法として、第4図によ
る方法も既に公知である。この場合は、前述した方法の
ようなカウンタやラッチ回路を用いず、車輪速パルスを
2輪ずつ2つのマイクロコンピュータにそれぞれ外部割
込み信号として入力し、入力されない他の2輪のデータ
については2つのマイクロコンピュータ間でデータを交
換してそれぞれ車輪速を得るようにしている。 しかし、上記公知の方法では上述したように2つのマ
イクロコンピュータ間で2輪分の車輪速データを交換す
るために、これらの交換処理のためのソフトプログラム
をそれぞれのマイクロコンピュータに与えねばならず、
マイクロコンピュータにとって負荷が大きくなるという
欠点がある。 この発明は、上述したような車載用電子制御装置の入
力処理回路の技術の現状に鑑みてなされたものであり、
その目的は従来のカウンタとラッチ回路を設けてラッチ
されたカウンタ値をマイクロコンピュータで読み取る方
式の入力処理回路に対してラッチ回路をさらに一段増設
して2つのマイクロコンピュータが読み取るカウンタ値
を正確に一致させた入力信号処理回路を提供することに
ある。 〔問題点を解決するための手段〕 そこで上記問題点を解決するための手段としてこの発
明では、2つのマイクロコンピュータの片方の外部クロ
ックを基準とするカウンタと、車輪速センサにより検出
される速度信号を二値化回路で変換した車輪速パルス信
号の立上りで前記カウンタを2つのマイクロコンピュー
タのそれぞれの系に対してラッチするラッチ回路と、前
記ラッチ回路でラッチされたカウンタ値を外部割込信号
発生回路の信号でさらにラッチする第二ラッチ回路とを
備え、2つのマイクロコンピュータが第二ラッチ回路で
ラッチされた値を前記外部割込信号をトリガとして所定
時間遅らせて読込むようにした構成の車輪速パルス処理
回路を採用したのである。 〔作用〕 刻々変動する車輪速の信号は二値化回路で車輪速信号
に変換されてラッチ回路へ送られる。このパルス信号が
入力されると、その立上りでカウンタの値がラッチ回路
によりラッチされる。このパルス信号の立上りと次の立
上りとの間でラッチされた値がその瞬時における車輪速
度を表わしている。この1段目のラッチ回路でラッチさ
れたカウンタ値は、さらに2段目のラッチ回路へ送ら
れ、外部割込み信号発生回路により発生した▲▼
信号を入力することによりラッチされる。このとき、▲
▼信号は2つのマイクロコンピュータに対してソ
フトプログラム上の同期が得られるように作用し、かつ
2つのマイクロコンピュータのそれぞれの系に対して設
けられた2段目のラッチ回路へそれぞれのデータバスを
介して2つのマイクロコンピュータがカウンタ値を読取
るタイミングは、▲▼信号を2段目ラッチ回路へ
入力した後所定の時間経過後となるように設定されてい
る。従って2つのマイクロコンピュータが読取るカウン
タ値は常に同じ値が読取られることになる。 〔実施例〕 以下、この発明の実施例について添付図を参照して詳
細に説明する。 第1図はこの発明による車輪速パルス信号処理回路の
実施例の概略系統図を示す。 このパルス信号処理回路は、従来のものと同様に2つ
のマイクロコンピュータの片方の外部クロックを基準ク
ロックとする8ビットのカウンタ1と、車輪速センサS1
〜S4によって検出されるアナログの車輪速度を二値化回
路Rで二値化して車輪速パルス信号に変換しそのパルス
信号の立上りで前記カウンタを2つのマイクロコンピュ
ータのそれぞれの系に対してラッチするラッチ回路2、
3を備えている。図示省略しているが、ラッチ回路2、
3は4つの車輪速センサS1〜S4に対してそれぞれ1組ず
つ設けられている。さらに、このパルス信号処理回路
は、外部クロックからの基準信号によりカウンタ1に同
期して▲▼信号(外部割込信号)を発生するIRQ
信号発生回路4と、前記ラッチ回路でラッチされた値を
▲▼信号でさらにラッチする第二ラッチ回路5、
6を備えている。この第二ラッチ回路でラッチされた値
をマイクロコンピュータI、IIがそれぞれの系のデータ
バスを介して読み取るように構成されている。 次にこの処理回路の作用を第2図を参照して説明す
る。 車輪速センサS1〜S4で検出された速度信号は二値化処
理回路Rで車輪速パルス信号に変換されて出力される。
このパルス信号の立上りでラッチ回路2、3がそれぞれ
カウンタ1の値をラッチする。パルス信号の立上りと次
の立上りとの間でラッチされたカウンタ値がその瞬時に
おける車輪速度を表わしている。次にこのラッチされた
値はさらにIRQ信号発生回路4による▲▼信号で
第二ラッチ回路5、6によりラッチされる。この時、▲
▼信号はマイクロコンピュータI、IIに対して外
部割込信号として作用し、従ってマイクロコンピュータ
I、IIに対してその読取り動作を同期化する役目をす
る。そして、前記第二ラッチ回路5、6によりラッチさ
れた値の出力信号をマイクロコンピュータI、IIが読み
取りに行くのは、▲▼信号が入力されてから所定
の時間(t)経過後となるように設定されている。しか
も、この▲▼信号は2つのマイクロコンピュータ
で同じ信号が入力されるため2つのマイクロコンピュー
タが読取るカウンタ値はその読取りに行く前に入力され
た▲▼信号でラッチされたカウンタ値であるから
当然同じ値である。こうして全く同じ値がそれぞれのデ
ータバスを介して2つのマイクロコンピュータI、IIへ
送られる。 〔効果〕 以上詳細に説明したように、この発明では従来のカウ
ンタ及びラッチ回路によりラッチしてパルス信号を処理
する方式のパルス信号処理回路に対して2段目のラッチ
回路を付設し、IRQ信号発生回路の信号によりカウンタ
値を2段にラッチするとともに2つのマイクロコンピュ
ータの読取りタイミングを2段目のラッチされたカウン
タ値より所定時間遅れて読取るようにしたから、2つの
コンピュータで読取られる車輪速パルス信号は全く同じ
値として読取られる。このように、この発明は2つのマ
イクロコンピュータでカウンタ値を読取りに行くタイミ
ングの微少なずれによって2つのマイクロコンピュータ
が違った値を読取りしないように工夫したものであるか
ら、2つのマイクロコンピュータを使用する構成の電子
制御システムにおいて、入力信号の処理回路として利用
すると効果的である。
【図面の簡単な説明】 第1図はこの発明による車輪速パルス信号処理回路の実
施例の概略系統図、第2図は第1図の処理回路の作動説
明図、第3図は従来の車輪速パルス信号処理回路の概略
系統図、第4図はもう1つの従来例の概略系統図、第5
図は第3図の処理回路の作動説明図である。 1……カウンタ、2、3……ラッチ回路、4……IRQ信
号発生回路、5、6……第二ラッチ回路。

Claims (1)

  1. (57)【特許請求の範囲】 1.2つのマイクロコンピュータの片方の外部クロック
    を基準クロックとするカウンタと、車輪速センサにより
    検出される速度信号を二値化回路で変換した車輪速パル
    ス信号の立上りで前記カウンタを2つのマイクロコンピ
    ュータのそれぞれの系に対してラッチするラッチ回路
    と、前記ラッチ回路でラッチされたカウンタ値を外部割
    込信号発生回路の信号でさらにラッチする第二ラッチ回
    路とを備え、2つのマイクロコンピュータが第二ラッチ
    回路でラッチされた値を前記外部割込信号をトリガとし
    て所定時間遅らせて読込むようにしたことを特徴とする
    車輪速パルス信号処理回路。
JP26251687A 1987-10-15 1987-10-15 車輪速パルス信号処理回路 Expired - Lifetime JP2662689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26251687A JP2662689B2 (ja) 1987-10-15 1987-10-15 車輪速パルス信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26251687A JP2662689B2 (ja) 1987-10-15 1987-10-15 車輪速パルス信号処理回路

Publications (2)

Publication Number Publication Date
JPH01102367A JPH01102367A (ja) 1989-04-20
JP2662689B2 true JP2662689B2 (ja) 1997-10-15

Family

ID=17376889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26251687A Expired - Lifetime JP2662689B2 (ja) 1987-10-15 1987-10-15 車輪速パルス信号処理回路

Country Status (1)

Country Link
JP (1) JP2662689B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994607B2 (ja) * 2012-11-29 2016-09-21 トヨタ自動車株式会社 同軸二輪移動体及びその制御方法

Also Published As

Publication number Publication date
JPH01102367A (ja) 1989-04-20

Similar Documents

Publication Publication Date Title
SU1189332A3 (ru) Противоблокировочное устройство дл транспортных средств
JP2662689B2 (ja) 車輪速パルス信号処理回路
JP2781067B2 (ja) マイクロコントローラの単一高速入力端子を通る1つ以上の高速信号に対する処理方法ならびに装置
JP2841602B2 (ja) 多重系制御回路
JP3187793B2 (ja) 車両の故障診断装置
JP2841603B2 (ja) 多重系制御回路
JPS55116122A (en) Information processor
SU972499A2 (ru) Устройство дл управлени вводом информации в электронную вычислительную машину
JP2847741B2 (ja) マイクロコンピュータ
EP0379094A3 (en) Antilock control device
JPS60166546A (ja) 車間距離警報装置
JPS6212061B2 (ja)
JPS5866136A (ja) 割り込み検出方法
SU993456A1 (ru) Устройство дл синхронизации
JP3066506B2 (ja) アンチロックブレーキ電子制御装置
RU2020744C1 (ru) Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде
JPS6126165A (ja) デイジタル信号入力装置
JPH04224256A (ja) データ信号処理システム
JPS58169614A (ja) バス制御方式
JPH05274068A (ja) 情報処理装置
JPS6467667A (en) Common bus arbitrating circuit
JPS63159999A (ja) 車輪速インタ−フエ−ス回路における系統故障検知方法
JPS63271512A (ja) 複数の中央演算処理装置のリセツト回路
JPS6078659U (ja) アンチスキツド制御装置
JPS6137539U (ja) マイクロコンピユ−タの暴走検知システム