JP2662689B2 - 車輪速パルス信号処理回路 - Google Patents
車輪速パルス信号処理回路Info
- Publication number
- JP2662689B2 JP2662689B2 JP26251687A JP26251687A JP2662689B2 JP 2662689 B2 JP2662689 B2 JP 2662689B2 JP 26251687 A JP26251687 A JP 26251687A JP 26251687 A JP26251687 A JP 26251687A JP 2662689 B2 JP2662689 B2 JP 2662689B2
- Authority
- JP
- Japan
- Prior art keywords
- wheel speed
- microcomputers
- signal
- circuit
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Regulating Braking Force (AREA)
- Control By Computers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、２つのマイクロコンピュータを用いた車
載用電子制御装置の入力信号を正確に処理するための入
力信号処理回路に関する。 〔従来の技術〕 近年、電子技術の目ざましい発展に伴なって自動車に
は、その走行状態を制御するための種々の電子制御装置
が搭載されている。この電子制御装置は、例えば自動車
のブレーキ制動を最も効率よく作動させるためのアンチ
ロックブレーキ制御装置のように、車輪速度センサによ
り検出される車輪速度を二値化回路で二値化してこの車
輪速度から車両速度をマイクロコンピュータ内で推定演
算し、車両速度より車輪速度が小さくなり、車輪のスリ
ップ率が増大していることを検知するとブレーキ装置の
ロック状態を瞬間的に開放し、スリップ率が減少すると
再びブレーキを作動させ、これらの作動を状況に応じて
繰り返すという制御を行ない、その際作動の安全性、確
実性を得るために２つのマイクロコンピュータを使用し
て入力信号を処理し、両方のマイクロコンピュータの出
力が一致していれば正常として制御が続行されるという
ように、一般に２つのマイクロコンピュータが使用され
ている。 上述した２つのマイクロコンピュータを使用した場合
の入力処理回路の例を第３図に示す。この入力処理回路
では、車輪速センサS1〜S4で検出された信号を二値化回
路Ｒで二値化し、その車輪速パルスの立上りでラッチ回
路２、３により８ビットカウンタ１をラッチする。この
パルスの立上りから次の立上りまでにラッチされたカウ
ンタ値がその瞬時における車輪速度を表わす。ラッチさ
れたカウンタ値は、２つのマイクロコンピュータＩ、II
で非同期でそれぞれの系のデータバスを介してラッチ回
路２、３から読み取られる。 〔発明が解決しようとする問題点〕 しかしながら、かゝる従来の入力信号処理回路による
方法では、２つのマイクロコンピュータが非同期で作動
するため、第５図で示すように一方のマイクロコンピュ
ータがカウンタ値を読み取る瞬間がもう一方のマイクロ
コンピュータとわずかなずれを生じることがあり、その
ため結果的に２つのマイクロコンピュータの読込み車輪
速度値が異なった値となってしまうことが生じる。 このような２つのマイクロコンピュータによる読込み
値のずれを生じさせないような方法として、第４図によ
る方法も既に公知である。この場合は、前述した方法の
ようなカウンタやラッチ回路を用いず、車輪速パルスを
２輪ずつ２つのマイクロコンピュータにそれぞれ外部割
込み信号として入力し、入力されない他の２輪のデータ
については２つのマイクロコンピュータ間でデータを交
換してそれぞれ車輪速を得るようにしている。 しかし、上記公知の方法では上述したように２つのマ
イクロコンピュータ間で２輪分の車輪速データを交換す
るために、これらの交換処理のためのソフトプログラム
をそれぞれのマイクロコンピュータに与えねばならず、
マイクロコンピュータにとって負荷が大きくなるという
欠点がある。 この発明は、上述したような車載用電子制御装置の入
力処理回路の技術の現状に鑑みてなされたものであり、
その目的は従来のカウンタとラッチ回路を設けてラッチ
されたカウンタ値をマイクロコンピュータで読み取る方
式の入力処理回路に対してラッチ回路をさらに一段増設
して２つのマイクロコンピュータが読み取るカウンタ値
を正確に一致させた入力信号処理回路を提供することに
ある。 〔問題点を解決するための手段〕 そこで上記問題点を解決するための手段としてこの発
明では、２つのマイクロコンピュータの片方の外部クロ
ックを基準とするカウンタと、車輪速センサにより検出
される速度信号を二値化回路で変換した車輪速パルス信
号の立上りで前記カウンタを２つのマイクロコンピュー
タのそれぞれの系に対してラッチするラッチ回路と、前
記ラッチ回路でラッチされたカウンタ値を外部割込信号
発生回路の信号でさらにラッチする第二ラッチ回路とを
備え、２つのマイクロコンピュータが第二ラッチ回路で
ラッチされた値を前記外部割込信号をトリガとして所定
時間遅らせて読込むようにした構成の車輪速パルス処理
回路を採用したのである。 〔作用〕 刻々変動する車輪速の信号は二値化回路で車輪速信号
に変換されてラッチ回路へ送られる。このパルス信号が
入力されると、その立上りでカウンタの値がラッチ回路
によりラッチされる。このパルス信号の立上りと次の立
上りとの間でラッチされた値がその瞬時における車輪速
度を表わしている。この１段目のラッチ回路でラッチさ
れたカウンタ値は、さらに２段目のラッチ回路へ送ら
れ、外部割込み信号発生回路により発生した▲▼
信号を入力することによりラッチされる。このとき、▲
▼信号は２つのマイクロコンピュータに対してソ
フトプログラム上の同期が得られるように作用し、かつ
２つのマイクロコンピュータのそれぞれの系に対して設
けられた２段目のラッチ回路へそれぞれのデータバスを
介して２つのマイクロコンピュータがカウンタ値を読取
るタイミングは、▲▼信号を２段目ラッチ回路へ
入力した後所定の時間経過後となるように設定されてい
る。従って２つのマイクロコンピュータが読取るカウン
タ値は常に同じ値が読取られることになる。 〔実施例〕 以下、この発明の実施例について添付図を参照して詳
細に説明する。 第１図はこの発明による車輪速パルス信号処理回路の
実施例の概略系統図を示す。 このパルス信号処理回路は、従来のものと同様に２つ
のマイクロコンピュータの片方の外部クロックを基準ク
ロックとする８ビットのカウンタ１と、車輪速センサS1
〜S4によって検出されるアナログの車輪速度を二値化回
路Ｒで二値化して車輪速パルス信号に変換しそのパルス
信号の立上りで前記カウンタを２つのマイクロコンピュ
ータのそれぞれの系に対してラッチするラッチ回路２、
３を備えている。図示省略しているが、ラッチ回路２、
３は４つの車輪速センサS1〜S4に対してそれぞれ１組ず
つ設けられている。さらに、このパルス信号処理回路
は、外部クロックからの基準信号によりカウンタ１に同
期して▲▼信号（外部割込信号）を発生するIRQ
信号発生回路４と、前記ラッチ回路でラッチされた値を
▲▼信号でさらにラッチする第二ラッチ回路５、
６を備えている。この第二ラッチ回路でラッチされた値
をマイクロコンピュータＩ、IIがそれぞれの系のデータ
バスを介して読み取るように構成されている。 次にこの処理回路の作用を第２図を参照して説明す
る。 車輪速センサS1〜S4で検出された速度信号は二値化処
理回路Ｒで車輪速パルス信号に変換されて出力される。
このパルス信号の立上りでラッチ回路２、３がそれぞれ
カウンタ１の値をラッチする。パルス信号の立上りと次
の立上りとの間でラッチされたカウンタ値がその瞬時に
おける車輪速度を表わしている。次にこのラッチされた
値はさらにIRQ信号発生回路４による▲▼信号で
第二ラッチ回路５、６によりラッチされる。この時、▲
▼信号はマイクロコンピュータＩ、IIに対して外
部割込信号として作用し、従ってマイクロコンピュータ
Ｉ、IIに対してその読取り動作を同期化する役目をす
る。そして、前記第二ラッチ回路５、６によりラッチさ
れた値の出力信号をマイクロコンピュータＩ、IIが読み
取りに行くのは、▲▼信号が入力されてから所定
の時間（ｔ）経過後となるように設定されている。しか
も、この▲▼信号は２つのマイクロコンピュータ
で同じ信号が入力されるため２つのマイクロコンピュー
タが読取るカウンタ値はその読取りに行く前に入力され
た▲▼信号でラッチされたカウンタ値であるから
当然同じ値である。こうして全く同じ値がそれぞれのデ
ータバスを介して２つのマイクロコンピュータＩ、IIへ
送られる。 〔効果〕 以上詳細に説明したように、この発明では従来のカウ
ンタ及びラッチ回路によりラッチしてパルス信号を処理
する方式のパルス信号処理回路に対して２段目のラッチ
回路を付設し、IRQ信号発生回路の信号によりカウンタ
値を２段にラッチするとともに２つのマイクロコンピュ
ータの読取りタイミングを２段目のラッチされたカウン
タ値より所定時間遅れて読取るようにしたから、２つの
コンピュータで読取られる車輪速パルス信号は全く同じ
値として読取られる。このように、この発明は２つのマ
イクロコンピュータでカウンタ値を読取りに行くタイミ
ングの微少なずれによって２つのマイクロコンピュータ
が違った値を読取りしないように工夫したものであるか
ら、２つのマイクロコンピュータを使用する構成の電子
制御システムにおいて、入力信号の処理回路として利用
すると効果的である。
載用電子制御装置の入力信号を正確に処理するための入
力信号処理回路に関する。 〔従来の技術〕 近年、電子技術の目ざましい発展に伴なって自動車に
は、その走行状態を制御するための種々の電子制御装置
が搭載されている。この電子制御装置は、例えば自動車
のブレーキ制動を最も効率よく作動させるためのアンチ
ロックブレーキ制御装置のように、車輪速度センサによ
り検出される車輪速度を二値化回路で二値化してこの車
輪速度から車両速度をマイクロコンピュータ内で推定演
算し、車両速度より車輪速度が小さくなり、車輪のスリ
ップ率が増大していることを検知するとブレーキ装置の
ロック状態を瞬間的に開放し、スリップ率が減少すると
再びブレーキを作動させ、これらの作動を状況に応じて
繰り返すという制御を行ない、その際作動の安全性、確
実性を得るために２つのマイクロコンピュータを使用し
て入力信号を処理し、両方のマイクロコンピュータの出
力が一致していれば正常として制御が続行されるという
ように、一般に２つのマイクロコンピュータが使用され
ている。 上述した２つのマイクロコンピュータを使用した場合
の入力処理回路の例を第３図に示す。この入力処理回路
では、車輪速センサS1〜S4で検出された信号を二値化回
路Ｒで二値化し、その車輪速パルスの立上りでラッチ回
路２、３により８ビットカウンタ１をラッチする。この
パルスの立上りから次の立上りまでにラッチされたカウ
ンタ値がその瞬時における車輪速度を表わす。ラッチさ
れたカウンタ値は、２つのマイクロコンピュータＩ、II
で非同期でそれぞれの系のデータバスを介してラッチ回
路２、３から読み取られる。 〔発明が解決しようとする問題点〕 しかしながら、かゝる従来の入力信号処理回路による
方法では、２つのマイクロコンピュータが非同期で作動
するため、第５図で示すように一方のマイクロコンピュ
ータがカウンタ値を読み取る瞬間がもう一方のマイクロ
コンピュータとわずかなずれを生じることがあり、その
ため結果的に２つのマイクロコンピュータの読込み車輪
速度値が異なった値となってしまうことが生じる。 このような２つのマイクロコンピュータによる読込み
値のずれを生じさせないような方法として、第４図によ
る方法も既に公知である。この場合は、前述した方法の
ようなカウンタやラッチ回路を用いず、車輪速パルスを
２輪ずつ２つのマイクロコンピュータにそれぞれ外部割
込み信号として入力し、入力されない他の２輪のデータ
については２つのマイクロコンピュータ間でデータを交
換してそれぞれ車輪速を得るようにしている。 しかし、上記公知の方法では上述したように２つのマ
イクロコンピュータ間で２輪分の車輪速データを交換す
るために、これらの交換処理のためのソフトプログラム
をそれぞれのマイクロコンピュータに与えねばならず、
マイクロコンピュータにとって負荷が大きくなるという
欠点がある。 この発明は、上述したような車載用電子制御装置の入
力処理回路の技術の現状に鑑みてなされたものであり、
その目的は従来のカウンタとラッチ回路を設けてラッチ
されたカウンタ値をマイクロコンピュータで読み取る方
式の入力処理回路に対してラッチ回路をさらに一段増設
して２つのマイクロコンピュータが読み取るカウンタ値
を正確に一致させた入力信号処理回路を提供することに
ある。 〔問題点を解決するための手段〕 そこで上記問題点を解決するための手段としてこの発
明では、２つのマイクロコンピュータの片方の外部クロ
ックを基準とするカウンタと、車輪速センサにより検出
される速度信号を二値化回路で変換した車輪速パルス信
号の立上りで前記カウンタを２つのマイクロコンピュー
タのそれぞれの系に対してラッチするラッチ回路と、前
記ラッチ回路でラッチされたカウンタ値を外部割込信号
発生回路の信号でさらにラッチする第二ラッチ回路とを
備え、２つのマイクロコンピュータが第二ラッチ回路で
ラッチされた値を前記外部割込信号をトリガとして所定
時間遅らせて読込むようにした構成の車輪速パルス処理
回路を採用したのである。 〔作用〕 刻々変動する車輪速の信号は二値化回路で車輪速信号
に変換されてラッチ回路へ送られる。このパルス信号が
入力されると、その立上りでカウンタの値がラッチ回路
によりラッチされる。このパルス信号の立上りと次の立
上りとの間でラッチされた値がその瞬時における車輪速
度を表わしている。この１段目のラッチ回路でラッチさ
れたカウンタ値は、さらに２段目のラッチ回路へ送ら
れ、外部割込み信号発生回路により発生した▲▼
信号を入力することによりラッチされる。このとき、▲
▼信号は２つのマイクロコンピュータに対してソ
フトプログラム上の同期が得られるように作用し、かつ
２つのマイクロコンピュータのそれぞれの系に対して設
けられた２段目のラッチ回路へそれぞれのデータバスを
介して２つのマイクロコンピュータがカウンタ値を読取
るタイミングは、▲▼信号を２段目ラッチ回路へ
入力した後所定の時間経過後となるように設定されてい
る。従って２つのマイクロコンピュータが読取るカウン
タ値は常に同じ値が読取られることになる。 〔実施例〕 以下、この発明の実施例について添付図を参照して詳
細に説明する。 第１図はこの発明による車輪速パルス信号処理回路の
実施例の概略系統図を示す。 このパルス信号処理回路は、従来のものと同様に２つ
のマイクロコンピュータの片方の外部クロックを基準ク
ロックとする８ビットのカウンタ１と、車輪速センサS1
〜S4によって検出されるアナログの車輪速度を二値化回
路Ｒで二値化して車輪速パルス信号に変換しそのパルス
信号の立上りで前記カウンタを２つのマイクロコンピュ
ータのそれぞれの系に対してラッチするラッチ回路２、
３を備えている。図示省略しているが、ラッチ回路２、
３は４つの車輪速センサS1〜S4に対してそれぞれ１組ず
つ設けられている。さらに、このパルス信号処理回路
は、外部クロックからの基準信号によりカウンタ１に同
期して▲▼信号（外部割込信号）を発生するIRQ
信号発生回路４と、前記ラッチ回路でラッチされた値を
▲▼信号でさらにラッチする第二ラッチ回路５、
６を備えている。この第二ラッチ回路でラッチされた値
をマイクロコンピュータＩ、IIがそれぞれの系のデータ
バスを介して読み取るように構成されている。 次にこの処理回路の作用を第２図を参照して説明す
る。 車輪速センサS1〜S4で検出された速度信号は二値化処
理回路Ｒで車輪速パルス信号に変換されて出力される。
このパルス信号の立上りでラッチ回路２、３がそれぞれ
カウンタ１の値をラッチする。パルス信号の立上りと次
の立上りとの間でラッチされたカウンタ値がその瞬時に
おける車輪速度を表わしている。次にこのラッチされた
値はさらにIRQ信号発生回路４による▲▼信号で
第二ラッチ回路５、６によりラッチされる。この時、▲
▼信号はマイクロコンピュータＩ、IIに対して外
部割込信号として作用し、従ってマイクロコンピュータ
Ｉ、IIに対してその読取り動作を同期化する役目をす
る。そして、前記第二ラッチ回路５、６によりラッチさ
れた値の出力信号をマイクロコンピュータＩ、IIが読み
取りに行くのは、▲▼信号が入力されてから所定
の時間（ｔ）経過後となるように設定されている。しか
も、この▲▼信号は２つのマイクロコンピュータ
で同じ信号が入力されるため２つのマイクロコンピュー
タが読取るカウンタ値はその読取りに行く前に入力され
た▲▼信号でラッチされたカウンタ値であるから
当然同じ値である。こうして全く同じ値がそれぞれのデ
ータバスを介して２つのマイクロコンピュータＩ、IIへ
送られる。 〔効果〕 以上詳細に説明したように、この発明では従来のカウ
ンタ及びラッチ回路によりラッチしてパルス信号を処理
する方式のパルス信号処理回路に対して２段目のラッチ
回路を付設し、IRQ信号発生回路の信号によりカウンタ
値を２段にラッチするとともに２つのマイクロコンピュ
ータの読取りタイミングを２段目のラッチされたカウン
タ値より所定時間遅れて読取るようにしたから、２つの
コンピュータで読取られる車輪速パルス信号は全く同じ
値として読取られる。このように、この発明は２つのマ
イクロコンピュータでカウンタ値を読取りに行くタイミ
ングの微少なずれによって２つのマイクロコンピュータ
が違った値を読取りしないように工夫したものであるか
ら、２つのマイクロコンピュータを使用する構成の電子
制御システムにおいて、入力信号の処理回路として利用
すると効果的である。
【図面の簡単な説明】
第１図はこの発明による車輪速パルス信号処理回路の実
施例の概略系統図、第２図は第１図の処理回路の作動説
明図、第３図は従来の車輪速パルス信号処理回路の概略
系統図、第４図はもう１つの従来例の概略系統図、第５
図は第３図の処理回路の作動説明図である。 １……カウンタ、２、３……ラッチ回路、４……IRQ信
号発生回路、５、６……第二ラッチ回路。
施例の概略系統図、第２図は第１図の処理回路の作動説
明図、第３図は従来の車輪速パルス信号処理回路の概略
系統図、第４図はもう１つの従来例の概略系統図、第５
図は第３図の処理回路の作動説明図である。 １……カウンタ、２、３……ラッチ回路、４……IRQ信
号発生回路、５、６……第二ラッチ回路。
Claims (1)
- (57)【特許請求の範囲】 １．２つのマイクロコンピュータの片方の外部クロック
を基準クロックとするカウンタと、車輪速センサにより
検出される速度信号を二値化回路で変換した車輪速パル
ス信号の立上りで前記カウンタを２つのマイクロコンピ
ュータのそれぞれの系に対してラッチするラッチ回路
と、前記ラッチ回路でラッチされたカウンタ値を外部割
込信号発生回路の信号でさらにラッチする第二ラッチ回
路とを備え、２つのマイクロコンピュータが第二ラッチ
回路でラッチされた値を前記外部割込信号をトリガとし
て所定時間遅らせて読込むようにしたことを特徴とする
車輪速パルス信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26251687A JP2662689B2 (ja) | 1987-10-15 | 1987-10-15 | 車輪速パルス信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26251687A JP2662689B2 (ja) | 1987-10-15 | 1987-10-15 | 車輪速パルス信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01102367A JPH01102367A (ja) | 1989-04-20 |
| JP2662689B2 true JP2662689B2 (ja) | 1997-10-15 |
Family
ID=17376889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26251687A Expired - Lifetime JP2662689B2 (ja) | 1987-10-15 | 1987-10-15 | 車輪速パルス信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2662689B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5994607B2 (ja) * | 2012-11-29 | 2016-09-21 | トヨタ自動車株式会社 | 同軸二輪移動体及びその制御方法 |
-
1987
- 1987-10-15 JP JP26251687A patent/JP2662689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01102367A (ja) | 1989-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1189332A3 (ru) | Противоблокировочное устройство дл транспортных средств | |
| JP2662689B2 (ja) | 車輪速パルス信号処理回路 | |
| JP2781067B2 (ja) | マイクロコントローラの単一高速入力端子を通る１つ以上の高速信号に対する処理方法ならびに装置 | |
| JPH09207734A (ja) | 自動車用制御回路 | |
| JP2841602B2 (ja) | 多重系制御回路 | |
| JP3187793B2 (ja) | 車両の故障診断装置 | |
| JP2841603B2 (ja) | 多重系制御回路 | |
| JPS55116122A (en) | Information processor | |
| SU972499A2 (ru) | Устройство дл управлени вводом информации в электронную вычислительную машину | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| EP0379094A3 (en) | Antilock control device | |
| JPS60166546A (ja) | 車間距離警報装置 | |
| JPS6212061B2 (ja) | ||
| SU993456A1 (ru) | Устройство дл синхронизации | |
| JP3066506B2 (ja) | アンチロックブレーキ電子制御装置 | |
| RU2020744C1 (ru) | Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде | |
| JPS6126165A (ja) | デイジタル信号入力装置 | |
| JPS58169614A (ja) | バス制御方式 | |
| JPH05274068A (ja) | 情報処理装置 | |
| JPS6467667A (en) | Common bus arbitrating circuit | |
| JPH0374732A (ja) | コンピュータシステム | |
| JPS63159999A (ja) | 車輪速インタ−フエ−ス回路における系統故障検知方法 | |
| JPS63271512A (ja) | 複数の中央演算処理装置のリセツト回路 | |
| JPS6078659U (ja) | アンチスキツド制御装置 | |
| JPS6137539U (ja) | マイクロコンピユ−タの暴走検知システム |