JPH01102367A - 車輪速パルス信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ダブルマイクロコンピュータを用いた車載
用電子制御装置の入力信号を正確に処理するための入力
信号処理回路に関する。

〔従来の技術〕

近年、電子技術の目ざましい発展に伴なって自動車には
、その走行状態を制御するための種々の電子制御装置が
搭載されている。この電子制御装置は、例えば自動車の
ブレーキ制動を最も効率よく作動させるためのアンチロ
ックブレーキ制御装置のように、車輪速度センサにより
検出される車輪速度を二値化回路で二値化してこの車輪
速度から車両速度をマイクロコンビエータ内で推定演算
し、車両速度より車輪速度が大きくなり、車輪のスリッ
プ率が増大していることを検知するとブレーキ装置のロ
ック状態を瞬間的に開放し、スリップ率が減少すると再
びブレーキを作動させ、これらの作動を状況に応じて繰
り返すという制御を行ない、その際作動の安全性、確実
性を得るために２つのマイクロコンピュータを使用して
入力信号を処理し、両方のマイクロコンピュータの出力
が一致していれば正常として制御が続行されるというよ
うに、−ＩＧに２つのマイクロコンピュータが使用され
ている。

上述した２つのマイクロコンピュータを使用した場合の
人力処理回路の例を第３図に示す。この入力処理回路で
は、車輪速センサＳ１〜Ｓ４で検出された信号を二値化
回路Ｒで二値化し、その車輪速パルスの立上りでラッチ
回路２．３により８ビツトカウンタ１をラッチする。こ
のパルスの立上りから次の立上りまでにラッチされたカ
ウンタ値がその瞬時における車輪速を表わす、ラッチさ
れたカウンタ値は１，２つのマイクロコンピュータ！、
■で非同期でそれぞれの系のデータバスを介してラッチ
回路２．３から読み取られる。

〔発明が解決しようとする問題点〕

しかしながら、か−る従来の入力信号処理回路による方
法では、２つのマイクロコンピュータが非同期で作動す
るため、第５図で示すように一方のマイクロコンピュー
タがカウンタ値を読み取る瞬間がもう一方のマイクロコ
ンピュータとわずかなずれを生じることがあり、そのた
め結果的に２つのマイクロコンピュータの読込み速度値
が異なった値となってしまうことが生じる。

このような２つのマイクロコンピュータによる読込み値
のずれを生じさせないような方法として、第４図による
方法も既に公知である。この場合は、前述した方法のよ
うなカウンタやラッチ回路を用いず、車輪速パルスを２
輪ずつ２つのマイクロコンピュータにそれぞれ外部割込
み信号として入力し、入力されない他の２輪のデータに
ついては２つのマイクロコンピュータ間でデータを交換
してそれぞれ車輪速を得るようにしている。

しかし、この第２の方法では上述したように２つのマイ
クロコンピュータ間で２輪分の車輪速データを交換する
ために、これらの交換処理のためのソフトプログラムを
それぞれのマイクロコンピュータに与えねばならず、マ
イクロコンピュータにとって負荷が大きくなるという欠
点がある。

この発明は、上述したような車載用電子制御装置の入力
処理回路の技術の現状に鑑みてなされたものであり、そ
の目的は従来のカウンタとラッチ回路を設けてラッチさ
れたカウンタ値をマイクロコンピュータで読み取る方式
の入力処理回路に対してラッチ回路をさらに一段増設し
て２つのマイクロコンピュータが読み取るカウンタ値を
正確に一致させた入力信号処理回路を提供するにある。

〔問題点を解決するための手段〕

そこで上記問題点を解決するための手段としてこの発明
では、２つのマイクロコン−ピユータの片方の外部クロ
ックを基準とするカウンタと、車輪速センナにより検出
される速度信号を二値化回路で変換した車輪速パルス信
号の立上りで前記カウンタを２つのマイクロコンピュー
タのそれぞれの系に対してラッチするラッチ回路と、前
記ラッチ回路でラッチされたカウンタ値を外部割込信号
発生回路の信号でさらにラッチする第二ラッチ回路とを
備え、２つのマイクロコンピュータが第二ラッチ回路で
ラッチされた値を読込むようにした構成の車輪速パルス
処理回路を採用したのである。

（作用〕 刻々変動する車輪速の信号は二値化回路で車輪速信号に
変換されてラッチ回路へ送られる。このパルス信号が入
力されると、その立上りでカウンタの値がラッチ回路に
よりラッチされる。このパルス信号の立上りと次の立上
りとの間でラッチされた値がその瞬時における車輪速を
表わしている。

この１段目のラッチ回路でラッチされたカウンタ値は、
さらに２段目のラッチ回路へ送られ、外部割込み信号発
生回路により発生したＩＲＱ信号を入力することにより
ラッチされる。このとき、！正頁信号は２つのマイクロ
コンピュータに対してソフトプログラム上の同期が得ら
れるように作用し、かつ２つのマイクロコンピュータの
それぞれの系に対して設けられた２段目のラッチ回路へ
それぞれのデータバスを介して２つのマイクロコンピュ
ータがカウンタ値を読取るタイミングは、ＩＲＱ信号を
２段目ラッチ回路へ入力した後所定の時間経過後となる
ように設定されている。従って２つのマイクロコンピュ
ータが読取るカウンタ値は常に同じ値が読取られること
になる。

〔実施例〕

以下、この発明の実施例について添付図を参照して詳細
に説明する。

第１図はこの発明による車輪速パルス信号処理回路の実
施例の概略系統図を示す。

このパルス信号処理回路は、従来のものと同様に２つの
マイクロコンピュータの片方の外部クロックを基準クロ
ックとする８ビツトのカウンタ１と、車輪速センサ５ｌ
−Ｓ４によって検出されるアナログの車輪速度を二値化
処理回路Ｒで二値化して車輪速パルス信号に変換しその
パルス信号の立上りで前記カウンタを２つのマイクロコ
ンピュータのそれぞれの系に対してラッチするラッチ回
路２．３を備えている。図示省略しているが、ラッチ回
路２．３は４つの車輪速センサＳ１〜Ｓ。

に対してそれぞれ１組ずつ設けられている。さらに、こ
のパルス信号処理回路は、外部クロックからの基準信号
によりカウンタ１に同期してＩＲＱ信号（外部割込信号
）を発生するＩＲＱ信号発生回路４と、前記ラッチ回路
でラッチされた値をＩｎ信号でさらにラッチする第二ラ
ッチ回路５．６を備えている。この第二ラッチ回路でラ
ッチされた値をマイクロコンピュータＩ、■がそれぞれ
の系のデータバスを介して読み取るように構成されてい
る。

次にこの処理回路の作用を第２図を参照して説明する。

車輪速センサＳ１〜Ｓ４で検出された速度信号は二値化
処理回路Ｒで車輪速パルス信号に変換されて出力される
。このパルス信号の立上りでラッチ回路２．３がそれぞ
れカウンタ１の値をラッチする。パルス信号の立上りと
次の立上りとの間でラッチされたカウンタ値がその瞬時
における車輪速を表わしている０次にこのラッチされた
値はさらにＩＲＱ信号発生回路４によるＩＲＱ信号で第
二ラッチ回路５．６によりラッチされる。この時、丁Ｒ
Ｑ信号はマイクロコンピュータＩ、■に対して外部割込
信号として作用し、従ってマイクロコンピュータ■、■
に対してその読取り動作を同期化する役目をする。そし
て、前記ラッチ回路５．６によりラッチされた値の出力
信号をマイクロコンピュータ■、■が読み取りに行くの
は、ＩＲＱ信号が入力されてから所定の時間（１）経過
後となるように設定されている。しかも、このＩＲＱ信
号は２つのマイクロコンピュータで同じ信号が入力され
るため２つのマイクロコンピュータが読取るカウンタ値
はその読取りに行く前に人力されたＩＲＱ信号でラッチ
されたカウンタ値であるから当然同じ値である。こうし
て全く同じ値がそれぞれのデータバスを介して２つのマ
イクロコンピュータ■、■へ送られる。

〔効果〕

以上詳細に説明したように、この発明では従来のカウン
タ及びラッチ回路によりラッチしてパルス信号を処理す
る方式のパルス信号処理回路に対して２段目のラッチ回
路を付設し、ＩＲＱ信号発生回路の信号によりカウンタ
値を２段にラッチするとともに２つのマイクロコンピュ
ータの読取りタイミングを２段目のラッチされたカウン
タ値より所定時間遅れて読取るようにしたから、２つの
コンピュータで読取られる車輪速パルス信号は全く同じ
値として読取られる。このように、この発明は２つのマ
イクロコンピュータでカウンタ値を読取りに行くタイミ
ングの微少なずれによって２つのマイクロコンピュータ
が違った値を読取りしないように工夫したものであるか
ら、ダブルマイクロコンピュータを使用する構成の電子
制御システムにおいて、入力信号の処理回路として利用
すると効果的である。

【図面の簡単な説明】

第１図はこの発明による車輪速パルス信号処理回路の実
施例の概略系統図、第２図は第１図の処理回路の作動説
明図、第３図は従来の車輪速パルス信号処理回路の概略
系統図、第４図はもう１つの従来例の概略系統図、第５
図は第３図の処理回路の作動説明図である。 １・・・・・・カウンタ、２．３・・・・・・ラッチ回
路、４・・・・・・ＩＲＱ信号発生回路、５．６・・・
・・・第二ラッチ回路。 特許出願人　　住友電気工業株式会社

Claims (1)

【特許請求の範囲】
1. （１）　２つのマイクロコンピュータの片方の外部クロ
   ックを基準クロックとするカウンタと、車輪速センサに
   より検出される速度信号を二値化回路で変換した車輪速
   パルス信号の立上りで前記カウンタを２つのマイクロコ
   ンピュータのそれぞれの系に対してラッチするラッチ回
   路と、前記ラッチ回路でラッチされたカウンタ値を外部
   割込信号発生回路の信号でさらにラッチする第二ラッチ
   回路とを備え、２つのマイクロコンピュータが第二ラッ
   チ回路でラッチされた値を読込むようにしたことを特徴
   とする車輪速パルス信号処理回路。