JPS6126165A - デイジタル信号入力装置 - Google Patents
デイジタル信号入力装置Info
- Publication number
- JPS6126165A JPS6126165A JP14993684A JP14993684A JPS6126165A JP S6126165 A JPS6126165 A JP S6126165A JP 14993684 A JP14993684 A JP 14993684A JP 14993684 A JP14993684 A JP 14993684A JP S6126165 A JPS6126165 A JP S6126165A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- input
- cpu
- name code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はプラントのプロセスを計算機により制御する
場合、プロセスからの入力信号をマスタ計算機に入力す
るディジタル信号ズカ装置に関するものである。
場合、プロセスからの入力信号をマスタ計算機に入力す
るディジタル信号ズカ装置に関するものである。
従来この種の装置として第１図に示すものがあった。図
において（１）はリモートプロセス入出力装置（以下プ
ロセス入出力装置をＰＩＯと略記する）、＋２１ Ｆｉ
マスタ計算機、（３１は伝送装置である。但し伝送装置
（３；は伝送路によって表しであるが、必賛な変復調装
置等を含むことは申すまでもない。なお、リモートＰＩ
Ｏｔｉｔ中の（ＩＯ）はそのプロセッサ（以下ＣＰＵと
略記する）、圓はディジタル入力回路（以下ＤＩと略記
する）であり、マスタ計算機（２）中の■はそのＣＰＵ
、（２１） ｆｄ入入出力制御回灯以下ＳＩＯと略記す
る）である。また（４１はリモートＰ■０山がらマスタ
計算機（２）へ伝送される信号のフォーマットを示す。
において（１）はリモートプロセス入出力装置（以下プ
ロセス入出力装置をＰＩＯと略記する）、＋２１ Ｆｉ
マスタ計算機、（３１は伝送装置である。但し伝送装置
（３；は伝送路によって表しであるが、必賛な変復調装
置等を含むことは申すまでもない。なお、リモートＰＩ
Ｏｔｉｔ中の（ＩＯ）はそのプロセッサ（以下ＣＰＵと
略記する）、圓はディジタル入力回路（以下ＤＩと略記
する）であり、マスタ計算機（２）中の■はそのＣＰＵ
、（２１） ｆｄ入入出力制御回灯以下ＳＩＯと略記す
る）である。また（４１はリモートＰ■０山がらマスタ
計算機（２）へ伝送される信号のフォーマットを示す。
゛
プロセスからＤＩ （１１，）に入力される信号は接点
信号のように１データ１ビツトの信号であるとし、ＣＰ
ＵαＯは複数のデータをまとめてＳＩＯ（２１）からの
指示又はあらかじめ定められた規則に従って伝送装置（
３）に送出する。符号（４）で示す例で＆′ｉ５種のデ
ータがまとめて送出され、そのうち第３のデータだけが
論理「１」でおることを示す。
信号のように１データ１ビツトの信号であるとし、ＣＰ
ＵαＯは複数のデータをまとめてＳＩＯ（２１）からの
指示又はあらかじめ定められた規則に従って伝送装置（
３）に送出する。符号（４）で示す例で＆′ｉ５種のデ
ータがまとめて送出され、そのうち第３のデータだけが
論理「１」でおることを示す。
このようにして伝送されたデータに対するＣＰＵ（２）
の処理は第２図に示すステ・ノブに従って行われ、（２
５）〜（２９）は各ステップで、ＣＰＵ （２０）はス
テ・ンプ（２６）においてＳＩＯ’ （２１）による入
力処理を済した信号がプロセス人力信号であるか否かの
判断をステップ（２７）において行い、プロセス入力信
号である場合は、ステップ（２８） Ｋよｐ伝送された
信号のビット位置によってその信号が何番の人力信号で
あるかというコード、すなわち信号名コードを決定し、
この決定した信号名コードと当該信号の状態とを記憶し
、この記憶にもとすいて必要な表示を行い或はプロセス
を制御するための出力信号を作成した。したがって、従
来の装置でにステ・ノブ（２８）の処理のうちで、伝送
されたビ・７）に対応する信号名コードを決定するため
に相当多くの時間を必要とし、プロセス入力の点数が多
い場合、ＣＰＵける処理時間が長くなるという欠点があ
った。
の処理は第２図に示すステ・ノブに従って行われ、（２
５）〜（２９）は各ステップで、ＣＰＵ （２０）はス
テ・ンプ（２６）においてＳＩＯ’ （２１）による入
力処理を済した信号がプロセス人力信号であるか否かの
判断をステップ（２７）において行い、プロセス入力信
号である場合は、ステップ（２８） Ｋよｐ伝送された
信号のビット位置によってその信号が何番の人力信号で
あるかというコード、すなわち信号名コードを決定し、
この決定した信号名コードと当該信号の状態とを記憶し
、この記憶にもとすいて必要な表示を行い或はプロセス
を制御するための出力信号を作成した。したがって、従
来の装置でにステ・ノブ（２８）の処理のうちで、伝送
されたビ・７）に対応する信号名コードを決定するため
に相当多くの時間を必要とし、プロセス入力の点数が多
い場合、ＣＰＵける処理時間が長くなるという欠点があ
った。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、この発明では、プロセスからの人
力信号の状態変化を検出する処理と、この状態変化が検
出されたとき、その信号の信号名コードと状態変化を示
すコードと全リモートＰＩＯｉｌｌ側のＣＰＵ １１０
）で作成して、この作成したコードをマスタ計算機（２
１へ送出することによｐ、ＣＰＵ （２０）の負荷を軽
減しかつ、マスタ計算機＋２１における処理速度を向上
し、したがってよジ多くの点数のプロセス入力に対する
処理を可能にした。
めになされたもので、この発明では、プロセスからの人
力信号の状態変化を検出する処理と、この状態変化が検
出されたとき、その信号の信号名コードと状態変化を示
すコードと全リモートＰＩＯｉｌｌ側のＣＰＵ １１０
）で作成して、この作成したコードをマスタ計算機（２
１へ送出することによｐ、ＣＰＵ （２０）の負荷を軽
減しかつ、マスタ計算機＋２１における処理速度を向上
し、したがってよジ多くの点数のプロセス入力に対する
処理を可能にした。
［発明の実施例〕
以下、この発明の実施例ケ図面によって説明する。第３
図はこの発明の一実施例を示すブロック図であって、第
１図と同一符号は同−又は相当部分を示し、リモートｆ
’Ｉ０１１１に入力する信号に対し４１ 、２ 、・・
・ｎの如く番号を付したものは各信号名を表すコード（
この場合は信号番号が信号名コードとなる）である。
図はこの発明の一実施例を示すブロック図であって、第
１図と同一符号は同−又は相当部分を示し、リモートｆ
’Ｉ０１１１に入力する信号に対し４１ 、２ 、・・
・ｎの如く番号を付したものは各信号名を表すコード（
この場合は信号番号が信号名コードとなる）である。
第３図に示す装置と第１図に示す装置との動作の相違は
、第３図に示す装置ではＤＩ（１１）に人力した信号の
状態変化をＣＰＵαωで検出し、状態変化が検出された
信号の信号名コード（すなわち登録番号）とその状態変
化の方向だけをデータとして伝送装置（３；によシ送出
する。
、第３図に示す装置ではＤＩ（１１）に人力した信号の
状態変化をＣＰＵαωで検出し、状態変化が検出された
信号の信号名コード（すなわち登録番号）とその状態変
化の方向だけをデータとして伝送装置（３；によシ送出
する。
第３図の装置のＣＰＵ （２０）の行う処理ステップは
第４図に示すとおシであって第２図に示すステップ（２
５）〜（２９）に対応しステップ（４５）〜（４９）が
実行されるが、ステップ（４８）の処理はステップ（２
８）の処理と異なり、入力した信号名コードを記憶する
だけで、入力した接点信号に対応する信号名コードを得
るための処理を必要としないので、ＣＰＵ（２０）の負
荷が軽減される。プロセス入力の点数が多い場合、この
負荷の軽減は顕著であって、ＣＰＬＩ （２０）は負荷
が軽くなりで生じた余裕を用いて他の演算処理を行うこ
とも可能となる。
第４図に示すとおシであって第２図に示すステップ（２
５）〜（２９）に対応しステップ（４５）〜（４９）が
実行されるが、ステップ（４８）の処理はステップ（２
８）の処理と異なり、入力した信号名コードを記憶する
だけで、入力した接点信号に対応する信号名コードを得
るための処理を必要としないので、ＣＰＵ（２０）の負
荷が軽減される。プロセス入力の点数が多い場合、この
負荷の軽減は顕著であって、ＣＰＬＩ （２０）は負荷
が軽くなりで生じた余裕を用いて他の演算処理を行うこ
とも可能となる。
以上のようにこの発明によれは、プロセスからの人力信
号ｔ ＰＩＯユニット内で処理した上で送出するので、
マスタ計算機における処理時間を短縮することができる
。
号ｔ ＰＩＯユニット内で処理した上で送出するので、
マスタ計算機における処理時間を短縮することができる
。
第１図は従来の装置を示すブロック図、第２図は第１図
の装置におけるマスタ計算機の処理を示す図、第３図は
この発明の一実施例金示すブロック図、第４図は第３図
の装置におけるマスタ計算機の処理を示す図である。 ■・・・リモー） ＰＩＯｌ（２１・・・マスタ計算機
、（３）・・・伝送装置、＋１０１ 、（４）・・・そ
れぞれＣＰＵ、（ｌυ・・・ＤＩ、（２１）・・・・・
・５ＩＯ９ 尚、各図中同一符号は同−又は相当部分を示す。
の装置におけるマスタ計算機の処理を示す図、第３図は
この発明の一実施例金示すブロック図、第４図は第３図
の装置におけるマスタ計算機の処理を示す図である。 ■・・・リモー） ＰＩＯｌ（２１・・・マスタ計算機
、（３）・・・伝送装置、＋１０１ 、（４）・・・そ
れぞれＣＰＵ、（ｌυ・・・ＤＩ、（２１）・・・・・
・５ＩＯ９ 尚、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- プロセスからの入力信号を処理して伝送装置に送出する
リモートプロセス入出力装置と、このリモートプロセス
入出力装置から送出される信号を上記伝送装置を介して
入力してこの入力信号に対して必要なデータ処理を実行
するマスタ計算機とを有するディジタル信号入力装置に
おいて、上記リモートプロセス入出力装置内に設けられ
たプロセッサにより、上記プロセスからの入力信号の各
入力信号についてその状態変化を検出し、状態変化の発
生した信号に対しその信号名を表すコードと当該状態変
化を示すコードとを上記伝送装置に送出することを特徴
とするディジタル信号入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14993684A JPS6126165A (ja) | 1984-07-17 | 1984-07-17 | デイジタル信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14993684A JPS6126165A (ja) | 1984-07-17 | 1984-07-17 | デイジタル信号入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6126165A true JPS6126165A (ja) | 1986-02-05 |
Family
ID=15485801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14993684A Pending JPS6126165A (ja) | 1984-07-17 | 1984-07-17 | デイジタル信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6126165A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02282859A (ja) * | 1989-04-25 | 1990-11-20 | Fujitsu Ltd | リモート状態表示処理方式 |
-
1984
- 1984-07-17 JP JP14993684A patent/JPS6126165A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02282859A (ja) * | 1989-04-25 | 1990-11-20 | Fujitsu Ltd | リモート状態表示処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238630A (ja) | マイクロプロセツサの割込み制御装置 | |
| JPS6126165A (ja) | デイジタル信号入力装置 | |
| JPH0371329A (ja) | 算術論理演算処理装置の演算制御回路 | |
| JPH07146810A (ja) | 計算機システム | |
| JP2513029B2 (ja) | タスク管理方式 | |
| JPS5518729A (en) | Parallel triple system constituting method of computer system | |
| JPS6041772B2 (ja) | パリテイ作成回路 | |
| JPS5819619Y2 (ja) | キ−押下通知回路 | |
| JPH0236415A (ja) | プリンタ出力処理方式 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPS58189746A (ja) | 処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH036617A (ja) | 単一システムでの複数コード系サポート処理方式 | |
| JPS62107355A (ja) | デ−タ処理装置 | |
| JPS6197777A (ja) | 割込処理回路 | |
| JPS6364134U (ja) | ||
| JPS6136846A (ja) | プログラム制御方式 | |
| JPH03191459A (ja) | 割り込み応答処理装置 | |
| JPS59167754A (ja) | 割込制御装置 | |
| JPH03218553A (ja) | Ｄｍａ伝送データ受信装置 | |
| JPS62139032A (ja) | マウス | |
| JPS6086606A (ja) | デイジタル制御装置 | |
| JPS60189556A (ja) | デ−タ処理装置 | |
| JPS5953902A (ja) | 制御装置 | |
| JPH11110231A (ja) | 割込み制御方式 |