JP2661770B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2661770B2 JP2661770B2 JP2106139A JP10613990A JP2661770B2 JP 2661770 B2 JP2661770 B2 JP 2661770B2 JP 2106139 A JP2106139 A JP 2106139A JP 10613990 A JP10613990 A JP 10613990A JP 2661770 B2 JP2661770 B2 JP 2661770B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- trench
- fusible
- good
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、半導体装置の製造方法に関する。さらに
詳しくは、素子分離領域の形成方法に関し、特にサブミ
クロンデバイスの製造に用いられる。
詳しくは、素子分離領域の形成方法に関し、特にサブミ
クロンデバイスの製造に用いられる。
（ロ）従来の技術 従来、素子分離領域は、LOCOS法によって作製されて
きたが、バーズビーク（鳥の口ばし状の素子分離領域の
突起物）の発生の為、素子分離巾を１μｍ以下にするの
が困難となり、最近では基板表面にトレンチを形成した
後、CVD法により絶縁膜を埋設して行うボックス法が用
いられている。
きたが、バーズビーク（鳥の口ばし状の素子分離領域の
突起物）の発生の為、素子分離巾を１μｍ以下にするの
が困難となり、最近では基板表面にトレンチを形成した
後、CVD法により絶縁膜を埋設して行うボックス法が用
いられている。
（ハ）発明が解決しようとする課題 上述の方法は、トレンチ内を絶縁膜で埋設する際、絶
縁物のエッチバック工程においては、乾式エッチング法
が多く使われるが、エッチバックの均一性や選択性が十
分でないという問題がある。また、湿式エッチング法を
用いた場合には、エッチバックした後に、トレンチの側
壁部で段差を生じる欠点がある。
縁物のエッチバック工程においては、乾式エッチング法
が多く使われるが、エッチバックの均一性や選択性が十
分でないという問題がある。また、湿式エッチング法を
用いた場合には、エッチバックした後に、トレンチの側
壁部で段差を生じる欠点がある。
この発明は、上記欠点を解決するためになされたもの
であり、CVD法によってトレンチ内を含む領域に積層さ
れた絶縁物を、トレンチ内にのみ充満して埋設されるよ
うに、均一性よく平坦な表面になる様にエッチングする
ことができる半導体装置の製造方法を提供しようとする
ものである。
であり、CVD法によってトレンチ内を含む領域に積層さ
れた絶縁物を、トレンチ内にのみ充満して埋設されるよ
うに、均一性よく平坦な表面になる様にエッチングする
ことができる半導体装置の製造方法を提供しようとする
ものである。
（ニ）課題を解決するための手段 この発明によれば、（ａ）トレンチを有するシリコン
基板のトレンチ内を含む表面に、CVD法により難溶融性S
iOX膜を、前記トレンチの深さと略等しい膜厚で形成す
る工程、 （ｂ）上記シリコン基板の難溶融性SiOX膜の上に少なく
ともトレンチ内が充満されるように良溶融性ガラス膜を
積層し、この後に良溶融性ガラス膜の軟化点以上の温度
でアニール処理を施すことにより表面を平坦化する工
程、 （ｃ）この良溶融性ガラス膜と難溶融性SiOX膜を基板の
シリコン膜が露出しかつ良溶融性ガラス膜が残存しなく
なるまで、良溶融性ガラス膜に対するエッチング速度が
難溶融性SiOX膜に対するエッチング速度よりも遅い条件
のエッチングを行う工程、 （ｄ）さらに（ａ）（ｂ）及び（ｃ）各工程を２回以上
繰り返すことによりトレンチ内にのみ難溶融性SiOXを充
満させるように埋設する工程、からなることを特徴とす
る半導体装置の製造方法が提供される。
基板のトレンチ内を含む表面に、CVD法により難溶融性S
iOX膜を、前記トレンチの深さと略等しい膜厚で形成す
る工程、 （ｂ）上記シリコン基板の難溶融性SiOX膜の上に少なく
ともトレンチ内が充満されるように良溶融性ガラス膜を
積層し、この後に良溶融性ガラス膜の軟化点以上の温度
でアニール処理を施すことにより表面を平坦化する工
程、 （ｃ）この良溶融性ガラス膜と難溶融性SiOX膜を基板の
シリコン膜が露出しかつ良溶融性ガラス膜が残存しなく
なるまで、良溶融性ガラス膜に対するエッチング速度が
難溶融性SiOX膜に対するエッチング速度よりも遅い条件
のエッチングを行う工程、 （ｄ）さらに（ａ）（ｂ）及び（ｃ）各工程を２回以上
繰り返すことによりトレンチ内にのみ難溶融性SiOXを充
満させるように埋設する工程、からなることを特徴とす
る半導体装置の製造方法が提供される。
この発明において、（ａ）トレンチを有するシリコン
基板のトレンチ内を含む表面CVD法により難溶融性SiOX
膜を形成する。
基板のトレンチ内を含む表面CVD法により難溶融性SiOX
膜を形成する。
上記トレンチは、素子分離領域を構成する絶縁物を埋
設するためものであって、通常0.5〜1.0μｍの深さと0.
5〜10μｍの幅の横断面を有する溝をシリコン基板表面
に１又は複数形成して用いることができる。
設するためものであって、通常0.5〜1.0μｍの深さと0.
5〜10μｍの幅の横断面を有する溝をシリコン基板表面
に１又は複数形成して用いることができる。
上記難溶融性SiOX膜（ｘは通常２であり、２未満も含
む）は、素子分離領域の絶縁物を構成するためのもので
あって、CVD法によって上記トレンチ内を含む表面に積
層して形成することができ、通常600〜900℃の軟化点を
有するものが絶縁性に優れているので好ましい。
む）は、素子分離領域の絶縁物を構成するためのもので
あって、CVD法によって上記トレンチ内を含む表面に積
層して形成することができ、通常600〜900℃の軟化点を
有するものが絶縁性に優れているので好ましい。
この発明においては、（ｂ）上記シリコン基板の難溶
融性SiOX膜の上に少なくともトレンチ内が充満させるよ
うに良溶融性ガラス膜を積層し、この後に良溶融性ガラ
ス膜の軟化点以上の温度でアニール処理を施すことによ
り表面を平坦化する。
融性SiOX膜の上に少なくともトレンチ内が充満させるよ
うに良溶融性ガラス膜を積層し、この後に良溶融性ガラ
ス膜の軟化点以上の温度でアニール処理を施すことによ
り表面を平坦化する。
上記良溶融性ガラス膜は、トレンチ内に形成された難
溶融性SiOX表面の凹部を平坦化するためのものであっ
て、例えばBPSG（ボロン ホスホラス シリケートガラ
ス）、BSG（ボロンシリケートガラス）、PSG（ホスホラ
スシリケートガラス）等を難溶融性SiOX膜の凹部表面上
に少なくともトレンチ内が充満されるように埋設して用
いることができる。この埋設は、例えばCVD法、スパッ
タ法等によって形成することができる。この良溶融性ガ
ラス膜は、軟化点が通常600〜900℃であり、通常700〜1
200℃でアニール処理を施すことにより流動させて表面
平坦化することができる。
溶融性SiOX表面の凹部を平坦化するためのものであっ
て、例えばBPSG（ボロン ホスホラス シリケートガラ
ス）、BSG（ボロンシリケートガラス）、PSG（ホスホラ
スシリケートガラス）等を難溶融性SiOX膜の凹部表面上
に少なくともトレンチ内が充満されるように埋設して用
いることができる。この埋設は、例えばCVD法、スパッ
タ法等によって形成することができる。この良溶融性ガ
ラス膜は、軟化点が通常600〜900℃であり、通常700〜1
200℃でアニール処理を施すことにより流動させて表面
平坦化することができる。
この発明においては、（ｃ）この良溶融性ガラス膜と
難溶融性SiOX膜を基板のシリコン膜が露出しかつ良溶融
性ガラス膜が残存しなくなるまで、良溶融性ガラス膜に
対するエッチング速度が難溶融性SiOX膜に対するエッチ
ング速度よりも遅い条件のエッチングを行う。
難溶融性SiOX膜を基板のシリコン膜が露出しかつ良溶融
性ガラス膜が残存しなくなるまで、良溶融性ガラス膜に
対するエッチング速度が難溶融性SiOX膜に対するエッチ
ング速度よりも遅い条件のエッチングを行う。
上記エッチングは、基板のシリコン面を露出させかつ
良溶融性ガラス膜を残存しないように除去するためのも
のであって、良溶融性ガラス膜に対するエッチング速度
が難溶融性SiOX膜に対するエッチング速度よりも遅い条
件で行うのが適している。
良溶融性ガラス膜を残存しないように除去するためのも
のであって、良溶融性ガラス膜に対するエッチング速度
が難溶融性SiOX膜に対するエッチング速度よりも遅い条
件で行うのが適している。
このエッチング条件は、乾式法又は湿式法のいずれも
用いることができ、乾式法としては例えばCHF3プラズマ
を用いるRIE法等を挙げることができ、湿式法として
は、例えばバッファードフッ酸（BHF）、フッ酸（HF）
希釈液等を用いる方法等を挙げることができる。
用いることができ、乾式法としては例えばCHF3プラズマ
を用いるRIE法等を挙げることができ、湿式法として
は、例えばバッファードフッ酸（BHF）、フッ酸（HF）
希釈液等を用いる方法等を挙げることができる。
この発明においては、（ｄ）更に（ａ）（ｂ）及び
（ｃ）各工程を１回以上繰り返すことによりトレンチ内
にのみ難溶融性SiOXを充満させるように埋設する。
（ｃ）各工程を１回以上繰り返すことによりトレンチ内
にのみ難溶融性SiOXを充満させるように埋設する。
上記（ａ）（ｂ）及び（ｃ）各工程の繰り返しは、ト
レンチ内にのみ難溶融性SiOXを充満させるように埋設す
るためのものであって、難溶融性SiOX膜表面を段階的に
平坦化することができる。
レンチ内にのみ難溶融性SiOXを充満させるように埋設す
るためのものであって、難溶融性SiOX膜表面を段階的に
平坦化することができる。
上記トレンチ内に充満して埋設された難溶融性SiOX膜
は、素子分離領域を構成し、この素子分離領域で区画さ
れた領域内に素子を形成することによって半導体装置を
構成することができる。
は、素子分離領域を構成し、この素子分離領域で区画さ
れた領域内に素子を形成することによって半導体装置を
構成することができる。
（ホ）作用 良溶融性ガラス膜に対するエッチング速度が難溶融性
SiOX膜に対するエッチング速度よりも遅い条件のエッチ
ングがトレンチ内の難溶融性SiOX膜表面の凹部を小さく
し、更にこの上に難溶融性SiOXと平坦な良溶融性ガラス
層を形成して上記エッチングをくり返すことによりトレ
ンチ内にのみ平坦な難溶融性SiOX膜を充満して埋設す
る。
SiOX膜に対するエッチング速度よりも遅い条件のエッチ
ングがトレンチ内の難溶融性SiOX膜表面の凹部を小さく
し、更にこの上に難溶融性SiOXと平坦な良溶融性ガラス
層を形成して上記エッチングをくり返すことによりトレ
ンチ内にのみ平坦な難溶融性SiOX膜を充満して埋設す
る。
（ヘ）実施例 この発明の実施例を図面を用いて説明する。
まず、シリコン基板１に深さ0.5μｍ、幅1.0μｍのト
レンチを形成し、トレンチ内を含む領域中に第1CVDSiO2
膜２（難溶融性）を形成する［第１図（ａ）］。第1CVD
SiO2膜２の膜厚はトレンチ深さと同程度がよく、5000Å
とする。
レンチを形成し、トレンチ内を含む領域中に第1CVDSiO2
膜２（難溶融性）を形成する［第１図（ａ）］。第1CVD
SiO2膜２の膜厚はトレンチ深さと同程度がよく、5000Å
とする。
次に、第1BPSG膜3a（良溶融性）をCVD法により形成す
る。この膜厚は5000Åとする［第１図（ｂ）］。次に、
この基板を1000℃の高温アニールにより、表面平坦化を
行う。この時トレンチのアスペクト比（トレンチ深さ／
トレンチ幅）が小さい程トレンチ内の埋設容積が増え、
その結果として、第1BPSG膜3bの膜厚が薄くなる［第１
図（ｃ）］。
る。この膜厚は5000Åとする［第１図（ｂ）］。次に、
この基板を1000℃の高温アニールにより、表面平坦化を
行う。この時トレンチのアスペクト比（トレンチ深さ／
トレンチ幅）が小さい程トレンチ内の埋設容積が増え、
その結果として、第1BPSG膜3bの膜厚が薄くなる［第１
図（ｃ）］。
次に、第1BPSG膜3bと第1CVDSiO2膜２を湿式エッチン
グ液（バッファードフッ酸（BHF））により基板１が露
出され、第1BPSG膜3bが残存しなくなるまで、エッチン
グする。この時、トレンチ側壁部が露出する。これはCV
DSiO2とBPSGのエッチレートの差による（第１図
（ｄ））。次に、第１図（ｅ）〜（ｇ）に示す様に膜厚
2500Åの第2CVDSiO2膜2aと、膜厚2500Åの第2BPSG3cの
積層及び1000℃の高温アニールによって平坦な第2BPSG
膜3dを形成し、エッチバック工程を繰り返すことによ
り、トレンチ内で均一に平坦な表面になるように埋設さ
れた第2CVDSiO2膜2bを形成し、素子分離領域を作製し
て、半導体装置を製造する。
グ液（バッファードフッ酸（BHF））により基板１が露
出され、第1BPSG膜3bが残存しなくなるまで、エッチン
グする。この時、トレンチ側壁部が露出する。これはCV
DSiO2とBPSGのエッチレートの差による（第１図
（ｄ））。次に、第１図（ｅ）〜（ｇ）に示す様に膜厚
2500Åの第2CVDSiO2膜2aと、膜厚2500Åの第2BPSG3cの
積層及び1000℃の高温アニールによって平坦な第2BPSG
膜3dを形成し、エッチバック工程を繰り返すことによ
り、トレンチ内で均一に平坦な表面になるように埋設さ
れた第2CVDSiO2膜2bを形成し、素子分離領域を作製し
て、半導体装置を製造する。
（ト）発明の効果 この発明によれば、簡便かつ低コストで、トレンチ内
を難溶融性のCVDSiO2で均一性よく、平坦な表面になる
ように埋設して微細な寸法の素子領域を形成することの
できる半導体装置の製造方法を提供することができる。
この発明の方法を用いることによってトレンチの開口幅
とパターン密度によることなく高密度の配線パターンを
有する半導体装置を製造することができる。
を難溶融性のCVDSiO2で均一性よく、平坦な表面になる
ように埋設して微細な寸法の素子領域を形成することの
できる半導体装置の製造方法を提供することができる。
この発明の方法を用いることによってトレンチの開口幅
とパターン密度によることなく高密度の配線パターンを
有する半導体装置を製造することができる。
第１図はこの発明の実施例で作製した半導体装置の製造
工程説明図である。 １……シリコン基板、 ２……第1CVDSiO2膜、 2a,2b……第2CVDSiO2膜、 3a,3b……第1BPSG膜、 3c,3d……第2BPSG膜。
工程説明図である。 １……シリコン基板、 ２……第1CVDSiO2膜、 2a,2b……第2CVDSiO2膜、 3a,3b……第1BPSG膜、 3c,3d……第2BPSG膜。
Claims (1)
- 【請求項１】（ａ）トレンチを有するシリコン基板のト
レンチ内を含む表面に、CVD法により難溶融性SiOX膜
を、前記トレンチの深さと等しい膜厚で形成する工程、
（ｂ）上記シリコン基板の難溶融性SiOX膜の上に少なく
ともトレンチ内が充満されるように良溶融性ガラス膜を
積層し、この後に良溶融性ガラス膜の軟化点以上の温度
でアニール処理を施すことにより表面を平坦化する工
程、 （ｃ）この良溶融性ガラス膜と難溶融性SiOX膜を基板の
シリコン面が露出しかつ良溶融性ガラス膜が残存しなく
まるまで、良溶融性ガラス膜に対するエッチング速度が
難溶融性SiOX膜に対するエッチング速度よりも遅い条件
のエッチングを行う工程、 （ｄ）さらに（ａ）（ｂ）及び（ｃ）各工程を２回以上
繰り返すことによりトレンチ内にのみ難溶融性SiOXを充
満させるように埋設する工程、からなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106139A JP2661770B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2106139A JP2661770B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH043958A JPH043958A (ja) | 1992-01-08 |
| JP2661770B2 true JP2661770B2 (ja) | 1997-10-08 |
Family
ID=14426037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2106139A Expired - Fee Related JP2661770B2 (ja) | 1990-04-20 | 1990-04-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661770B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100672A (ja) | 2000-09-21 | 2002-04-05 | Nec Corp | 素子分離用トレンチの形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283141A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置の製造方法 |
-
1990
- 1990-04-20 JP JP2106139A patent/JP2661770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH043958A (ja) | 1992-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03116753A (ja) | 高度に平面化された集積回路構造を作るための方法 | |
| EP0181188A2 (en) | Forming trenches in integrated circuit structures | |
| JPS631753B2 (ja) | ||
| JP2661770B2 (ja) | 半導体装置の製造方法 | |
| JP2669724B2 (ja) | 半導体装置の製造方法 | |
| JPS5958838A (ja) | 半導体装置 | |
| JP2715972B2 (ja) | 半導体装置の製造方法 | |
| JPS5965446A (ja) | 半導体装置の製造方法 | |
| JPH06181255A (ja) | 半導体装置およびその製造方法 | |
| KR100527544B1 (ko) | 소자 분리막 형성 방법 | |
| JPH0216752A (ja) | 半導体装置 | |
| JP2815255B2 (ja) | 半導体装置の製造方法 | |
| JPH03203350A (ja) | 半導体装置の製造方法 | |
| JPH04209534A (ja) | 半導体装置の製造方法 | |
| JPS61264736A (ja) | 半導体集積回路装置の製造方法 | |
| US11227790B1 (en) | Managing trench depth in integrated systems | |
| JP2874173B2 (ja) | 半導体装置の製造方法 | |
| JP2517751B2 (ja) | 半導体装置の製造方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| JPH0478013B2 (ja) | ||
| JPS62281345A (ja) | 半導体装置の製造方法 | |
| JP2811689B2 (ja) | 半導体装置の製造方法 | |
| JPS60124839A (ja) | 半導体装置の製造方法 | |
| US6410402B1 (en) | Method of providing variant fills in semiconductor trenches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |