JP2610397B2 - ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法 - Google Patents
ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法Info
- Publication number
- JP2610397B2 JP2610397B2 JP6211780A JP21178094A JP2610397B2 JP 2610397 B2 JP2610397 B2 JP 2610397B2 JP 6211780 A JP6211780 A JP 6211780A JP 21178094 A JP21178094 A JP 21178094A JP 2610397 B2 JP2610397 B2 JP 2610397B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- circuit
- data
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
- G11B2020/1062—Data buffering arrangements, e.g. recording or playback buffers
- G11B2020/10814—Data buffering arrangements, e.g. recording or playback buffers involving specific measures to prevent a buffer underrun
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
- G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/08—Disposition or mounting of heads or light sources relatively to record carriers
- G11B7/09—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B7/0946—Disposition or mounting of heads or light sources relatively to record carriers with provision for moving the light beam or focus plane for the purpose of maintaining alignment of the light beam relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following specially adapted for operation during external perturbations not related to the carrier or servo beam, e.g. vibration
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＣＤ（コンパクトディ
スク）等の光学的ディスク再生装置に係り、特に再生出
力データをＰＬＬクロックに同期して出力できるディス
ク再生装置に関するものである。
スク）等の光学的ディスク再生装置に係り、特に再生出
力データをＰＬＬクロックに同期して出力できるディス
ク再生装置に関するものである。
【０００２】
【従来の技術】現在、音響機器の分野では、高密度で忠
実度の高い記録再生を行うために、オーディオ信号をＰ
ＣＭ（Pulse Code Modulation)技術によりデジタル化信
号に変換して、例えば、ディスクや磁気テープなどの記
録媒体に記録し、これを再生するデジタル記録再生シス
テムが知られている。特に直径１２ｃｍのディスクにデ
ジタル化データに対応したビット列を形成し、これを光
学式に読み取るＣＤが最も普及している。この様なディ
スク再生装置は、半導体レーザや光電変換素子などを内
蔵した光学式ピックアップ素子をディスクの内周側から
外周側に向けてリニアトラッキングに移動させるととも
に、ＣＤを線速度一定（ＣＬＶ：ConstantLinear Veloc
ity) に回転させることによってＣＤに記録されたデー
タの読み取りを行う。このＣＤには、アナログオーディ
オ信号を１６ビットでＰＣＭ化してなるデジタルデータ
（主情報データ）が記憶されている。デジタルデータ
は、８ビットを１シンボルとする２４シンボルを１フレ
ームとし、このフレームが繰り返される形でデータが記
憶される。このディスクでは、エラー訂正符号としてク
ロスインターリーブ・リードソロモン（ＣＩＲＣ）符号
を用いる。２４シンボルのデジタルデータは、スクラン
ブル部を介してＣ2 系列パリティ生成回路に供給されて
４シンボルのＣ2 系列誤り訂正用のパリティデータＱが
生成される。
実度の高い記録再生を行うために、オーディオ信号をＰ
ＣＭ（Pulse Code Modulation)技術によりデジタル化信
号に変換して、例えば、ディスクや磁気テープなどの記
録媒体に記録し、これを再生するデジタル記録再生シス
テムが知られている。特に直径１２ｃｍのディスクにデ
ジタル化データに対応したビット列を形成し、これを光
学式に読み取るＣＤが最も普及している。この様なディ
スク再生装置は、半導体レーザや光電変換素子などを内
蔵した光学式ピックアップ素子をディスクの内周側から
外周側に向けてリニアトラッキングに移動させるととも
に、ＣＤを線速度一定（ＣＬＶ：ConstantLinear Veloc
ity) に回転させることによってＣＤに記録されたデー
タの読み取りを行う。このＣＤには、アナログオーディ
オ信号を１６ビットでＰＣＭ化してなるデジタルデータ
（主情報データ）が記憶されている。デジタルデータ
は、８ビットを１シンボルとする２４シンボルを１フレ
ームとし、このフレームが繰り返される形でデータが記
憶される。このディスクでは、エラー訂正符号としてク
ロスインターリーブ・リードソロモン（ＣＩＲＣ）符号
を用いる。２４シンボルのデジタルデータは、スクラン
ブル部を介してＣ2 系列パリティ生成回路に供給されて
４シンボルのＣ2 系列誤り訂正用のパリティデータＱが
生成される。
【０００３】このデジタルデータとパリティデータＱが
インターリーブ回路を経てＣ1 系列パリティ生成回路に
供給されて４シンボルのＣ1 系列誤り訂正用パリティデ
ータＰが生成される。２４シンボルのデジタルデータと
４シンボルのパリティデータＰ、Ｑよりなる３２シンボ
ルのデータは、１フレーム遅延回路を経てから８ビット
（１シンボル）のサブコードデータが付加される。サブ
コードデータ及び３２シンボルのデータはＥＦＭ（Eigh
t to Fourteen Modulation) 変調が施される。その変調
された１４ビットの各シンボル間に３ビットのマージン
ビットが付加され、さらに、先頭に２４ビットのフレー
ム周期信号が付加される。このようにして５８８ビット
のデータが１フレームとしてディスクに記録される。こ
の場合、ビットクロックが４．３２１８ＭＨｚであるの
で、１フレーム当たり１３６μｓｅｃ（７．３５ＫＨ
ｚ）でディスクに記録される。サブコードデータは、９
８フレームで１サブコードフレームが構成されており、
１サブコードフレーム当り７５Ｈｚ（１３．３ｍｓｅ
ｃ）でディスクに記録される。
インターリーブ回路を経てＣ1 系列パリティ生成回路に
供給されて４シンボルのＣ1 系列誤り訂正用パリティデ
ータＰが生成される。２４シンボルのデジタルデータと
４シンボルのパリティデータＰ、Ｑよりなる３２シンボ
ルのデータは、１フレーム遅延回路を経てから８ビット
（１シンボル）のサブコードデータが付加される。サブ
コードデータ及び３２シンボルのデータはＥＦＭ（Eigh
t to Fourteen Modulation) 変調が施される。その変調
された１４ビットの各シンボル間に３ビットのマージン
ビットが付加され、さらに、先頭に２４ビットのフレー
ム周期信号が付加される。このようにして５８８ビット
のデータが１フレームとしてディスクに記録される。こ
の場合、ビットクロックが４．３２１８ＭＨｚであるの
で、１フレーム当たり１３６μｓｅｃ（７．３５ＫＨ
ｚ）でディスクに記録される。サブコードデータは、９
８フレームで１サブコードフレームが構成されており、
１サブコードフレーム当り７５Ｈｚ（１３．３ｍｓｅ
ｃ）でディスクに記録される。
【０００４】ディスク再生装置は、コンパクトディスク
から読み取ったデジタル化データをこのデータから同期
信号を分離した後ＥＦＭ復調し、パリティデータＰ、Ｑ
を含む３２シンボルのワード成分とサブコードデータ成
分とに分離する。ついで、信号処理回路において、ＥＦ
Ｍ復調されたデータをＰＬＬ回路による再生系フレーム
クロック（ＰＦＳ）によりメモリへ書き込み、システム
の基準クロックによりメモリから読み出すことによって
ディスクモータによる時間軸変動を吸収する。ディスク
から読み取ったデータの再生速度を変えるには信号処理
回路を制御する信号処理系のフレームクロック（ＸＦ
Ｓ）を供給するクロック回路に供給される倍速制御信号
（ＨＳ）を用いる（図１参照）。そして１フレームあた
り３２シンボルのデータ成分に対して、Ｐパリティシン
ボルに基づき、Ｃ１系列の誤り訂正処理を行う。さらに
２４シンボルのデータおよび４シンボルのＱパリティシ
ンボルに対してディンターリープ処理を施した後、Ｑパ
リティシンボルに基づきＣ２系列の誤り訂正処理を行う
ことによりＣＩＲＣ符号の複号を行う。そして誤り訂正
処理の結果に基づき訂正不能なデータについては平均値
補正などの処理を施しオーディオデータとして出力す
る。
から読み取ったデジタル化データをこのデータから同期
信号を分離した後ＥＦＭ復調し、パリティデータＰ、Ｑ
を含む３２シンボルのワード成分とサブコードデータ成
分とに分離する。ついで、信号処理回路において、ＥＦ
Ｍ復調されたデータをＰＬＬ回路による再生系フレーム
クロック（ＰＦＳ）によりメモリへ書き込み、システム
の基準クロックによりメモリから読み出すことによって
ディスクモータによる時間軸変動を吸収する。ディスク
から読み取ったデータの再生速度を変えるには信号処理
回路を制御する信号処理系のフレームクロック（ＸＦ
Ｓ）を供給するクロック回路に供給される倍速制御信号
（ＨＳ）を用いる（図１参照）。そして１フレームあた
り３２シンボルのデータ成分に対して、Ｐパリティシン
ボルに基づき、Ｃ１系列の誤り訂正処理を行う。さらに
２４シンボルのデータおよび４シンボルのＱパリティシ
ンボルに対してディンターリープ処理を施した後、Ｑパ
リティシンボルに基づきＣ２系列の誤り訂正処理を行う
ことによりＣＩＲＣ符号の複号を行う。そして誤り訂正
処理の結果に基づき訂正不能なデータについては平均値
補正などの処理を施しオーディオデータとして出力す
る。
【０００５】ディスク再生装置としてＣＤは良く知られ
ているが、ＣＤ−ＲＯＭもその代表例の１つである。こ
のＣＤ−ＲＯＭはディスクに混在するオーディオ信号
と、画像情報やキャラクタ・コードなどのＲＯＭデータ
とを再生する装置である。オーディオ信号を再生する際
には音として出力するために通常再生速度で再生し、こ
れを１倍速とする。これに反し、ＲＯＭデータは、出来
るだけ速くデータを読み取るために、例えば、２倍速の
ように、高速で再生が行われる。このようなディスクを
再生する場合、頻繁に例えば１倍速から２倍速、或い
は、その逆へと再生速度を切換える必要がある。したが
って、速度切換えに伴う再生の中断があると再生装置の
性能を著しく低下させる。また、性能改善のために高性
能なディスクモータを使用することもできるが、これ
は、大幅なコストアップにつながる。ディスク再生装置
は、ディスクをモータにより駆動し、光学式ピックアッ
プによってディスクに記録されたデータを読み取り、読
み取ったデータをＲＦ回路に供給する。ＲＦ回路は、光
学式ピックアップの出力からフォーカスエラー信号やト
ラッキングエラー信号を抽出し、サーボ制御回路に供給
すると共に再生信号を２値化し、ＥＦＭ信号として信号
処理回路に供給する。信号処理回路は、ＥＦＭ復調、サ
ブコード復調、誤り訂正処理などを行い、その出力信号
をデジタル／アナログコンバータ（ＤＡＣ）へ供給す
る。このＤＡＣの出力は、ローパスフィルタ（ＬＰＦ）
へ供給され、ＬＰＦの出力が再生オーディオ出力信号と
なる。
ているが、ＣＤ−ＲＯＭもその代表例の１つである。こ
のＣＤ−ＲＯＭはディスクに混在するオーディオ信号
と、画像情報やキャラクタ・コードなどのＲＯＭデータ
とを再生する装置である。オーディオ信号を再生する際
には音として出力するために通常再生速度で再生し、こ
れを１倍速とする。これに反し、ＲＯＭデータは、出来
るだけ速くデータを読み取るために、例えば、２倍速の
ように、高速で再生が行われる。このようなディスクを
再生する場合、頻繁に例えば１倍速から２倍速、或い
は、その逆へと再生速度を切換える必要がある。したが
って、速度切換えに伴う再生の中断があると再生装置の
性能を著しく低下させる。また、性能改善のために高性
能なディスクモータを使用することもできるが、これ
は、大幅なコストアップにつながる。ディスク再生装置
は、ディスクをモータにより駆動し、光学式ピックアッ
プによってディスクに記録されたデータを読み取り、読
み取ったデータをＲＦ回路に供給する。ＲＦ回路は、光
学式ピックアップの出力からフォーカスエラー信号やト
ラッキングエラー信号を抽出し、サーボ制御回路に供給
すると共に再生信号を２値化し、ＥＦＭ信号として信号
処理回路に供給する。信号処理回路は、ＥＦＭ復調、サ
ブコード復調、誤り訂正処理などを行い、その出力信号
をデジタル／アナログコンバータ（ＤＡＣ）へ供給す
る。このＤＡＣの出力は、ローパスフィルタ（ＬＰＦ）
へ供給され、ＬＰＦの出力が再生オーディオ出力信号と
なる。
【０００６】
【発明が解決しようとする課題】このようなディスク再
生装置において、図１８に示すように倍速制御信号（Ｈ
Ｓ）をＬからＨにすることにより再生速度を１倍から２
倍へ、あるいは、ＨＳをＨからＬにすることにより再生
速度を２倍から１倍に変更しようとする場合、ディスク
モータの回転速度は瞬時には変更できないため、徐々に
１倍から２倍へ、あるいは、２倍から１倍へ変化する。
ディスクモータの回転速度に応じてＰＬＬ回路により生
成される再生系フレームクロック（ＰＦＳ）の周波数も
同様に変化する。一方、誤り訂正処理、オーディオ出力
処理などの信号処理系のフレームクロック（ＸＦＳ）は
１倍から２倍、あるいは、２倍から１倍へ瞬時に変化す
る。したがって、ディスクモータが所定の回転数に達す
るまでの過渡期間は、システム基準クロックに基づいた
信号処理系のフレームクロック（ＸＦＳ）の周波数に対
して再生系フレームクロック（ＰＦＳ）の周波数が大き
く異なるため、前記メモリにおいて、メモリオーバーが
発生し、再生が中断してしまう。
生装置において、図１８に示すように倍速制御信号（Ｈ
Ｓ）をＬからＨにすることにより再生速度を１倍から２
倍へ、あるいは、ＨＳをＨからＬにすることにより再生
速度を２倍から１倍に変更しようとする場合、ディスク
モータの回転速度は瞬時には変更できないため、徐々に
１倍から２倍へ、あるいは、２倍から１倍へ変化する。
ディスクモータの回転速度に応じてＰＬＬ回路により生
成される再生系フレームクロック（ＰＦＳ）の周波数も
同様に変化する。一方、誤り訂正処理、オーディオ出力
処理などの信号処理系のフレームクロック（ＸＦＳ）は
１倍から２倍、あるいは、２倍から１倍へ瞬時に変化す
る。したがって、ディスクモータが所定の回転数に達す
るまでの過渡期間は、システム基準クロックに基づいた
信号処理系のフレームクロック（ＸＦＳ）の周波数に対
して再生系フレームクロック（ＰＦＳ）の周波数が大き
く異なるため、前記メモリにおいて、メモリオーバーが
発生し、再生が中断してしまう。
【０００７】また、上記のような再生速度切り換え時だ
けでなくサーチ時にもメモリオーバーが発生する。ディ
スクは線速度一定（ＣＬＶ）で回転しているので、通常
ディスクの内周では約８Ｈｚ、外周では約３Ｈｚで回転
している。したがって、内周を再生した後、外周をサー
チした、つまり、ピックアップ（ＰＵ）が内周から外周
へ瞬時に移動した場合には、ディスクモータの回転数を
１／２倍以下に減速する必要がある。また逆に外周を再
生した後、内周をサーチした場合、つまり、ピックアッ
プが外周から内周へ瞬時に移動した場合は、ディスクモ
ータの回転数を２倍以上に加速する必要がある。図１９
にサーチ時の再生系フレームクロック（ＰＦＳ）の周波
数の変化の様子を示す。例えば、２倍速で内周を再生中
には、ＰＦＳの周波数は通常速度（１倍速）の平均２倍
（２×７．３５ｋＨｚ）である。その後、時刻Ａで外周
にピックアップが移動した場合、ディスクモータが所定
速度に減速するまでは、ＰＦＳの周波数は、通常周波数
の２倍よりも高くなる。徐々にディスクモータの回転数
が減速し、時刻ＢでＰＦＳの周波数は通常の２倍速にな
る。次に、時刻Ｃで外周から内周へピックアップが移動
した場合、ディスクモータが所定速度に加速するまで
は、ＰＦＳの周波数は通常周波数の２倍より低くなる。
徐々にディスクモータの回転数が加速し、時刻ＤでＰＦ
Ｓの周波数は、通常の２倍速になる。したがって、シス
テム基準クロックに基づく信号処理系のフレームクロッ
ク（ＸＦＳ）の周波数と再生系フレームクロック（ＰＦ
Ｓ）の周波数とが大きく異なるため、前記メモリにおい
てメモリオーバーフローやアンダーフローが発生し、そ
の結果、再生が中断してしまう。
けでなくサーチ時にもメモリオーバーが発生する。ディ
スクは線速度一定（ＣＬＶ）で回転しているので、通常
ディスクの内周では約８Ｈｚ、外周では約３Ｈｚで回転
している。したがって、内周を再生した後、外周をサー
チした、つまり、ピックアップ（ＰＵ）が内周から外周
へ瞬時に移動した場合には、ディスクモータの回転数を
１／２倍以下に減速する必要がある。また逆に外周を再
生した後、内周をサーチした場合、つまり、ピックアッ
プが外周から内周へ瞬時に移動した場合は、ディスクモ
ータの回転数を２倍以上に加速する必要がある。図１９
にサーチ時の再生系フレームクロック（ＰＦＳ）の周波
数の変化の様子を示す。例えば、２倍速で内周を再生中
には、ＰＦＳの周波数は通常速度（１倍速）の平均２倍
（２×７．３５ｋＨｚ）である。その後、時刻Ａで外周
にピックアップが移動した場合、ディスクモータが所定
速度に減速するまでは、ＰＦＳの周波数は、通常周波数
の２倍よりも高くなる。徐々にディスクモータの回転数
が減速し、時刻ＢでＰＦＳの周波数は通常の２倍速にな
る。次に、時刻Ｃで外周から内周へピックアップが移動
した場合、ディスクモータが所定速度に加速するまで
は、ＰＦＳの周波数は通常周波数の２倍より低くなる。
徐々にディスクモータの回転数が加速し、時刻ＤでＰＦ
Ｓの周波数は、通常の２倍速になる。したがって、シス
テム基準クロックに基づく信号処理系のフレームクロッ
ク（ＸＦＳ）の周波数と再生系フレームクロック（ＰＦ
Ｓ）の周波数とが大きく異なるため、前記メモリにおい
てメモリオーバーフローやアンダーフローが発生し、そ
の結果、再生が中断してしまう。
【０００８】このようにディスクの再生速度切り換え
時、あるいはサーチ時に、メモリにおけるオーバーフロ
ーやアンダーフローにより正常なデータを再生するまで
に時間がかかるということは、高速アクセスタイムが要
求されるＣＤ−ＲＯＭシステムや耐振用メモリを利用し
振動による音飛びを防止するショックプルーフシステム
では問題となる。性能改善のために高性能なモータを使
用することもできるが、このようなモータは高価である
ため大幅なコストアップにつながる。また、ＰＬＬ回路
で抽出されたクロックを基準クロックとして動作するデ
ィジタル信号処理回路を用いるディスク再生装置が知ら
れているが（特開平５−２８６３２号公報参照）、この
ディスク再生装置は、一定回転数（ＣＡＶ）で回転する
スピンドルモータを用いてディスクを定回転数で回転さ
せるものである。このディスク再生装置では異なった線
速度のディスクでは同一アドレスでも半径位置が異な
り、一定回転数では転送速度が異なるために線速度の算
出が必要である。このため、ＰＬＬ回路の基準周波数を
アドレス情報と、ディスク径方向駆動メカの位置を示す
位置センサー出力とから演算を行う演算手段や演算結果
に基づいて周波数を設定する周波数シンセサイザが不可
欠であり、複雑な構造になるという問題があった。
時、あるいはサーチ時に、メモリにおけるオーバーフロ
ーやアンダーフローにより正常なデータを再生するまで
に時間がかかるということは、高速アクセスタイムが要
求されるＣＤ−ＲＯＭシステムや耐振用メモリを利用し
振動による音飛びを防止するショックプルーフシステム
では問題となる。性能改善のために高性能なモータを使
用することもできるが、このようなモータは高価である
ため大幅なコストアップにつながる。また、ＰＬＬ回路
で抽出されたクロックを基準クロックとして動作するデ
ィジタル信号処理回路を用いるディスク再生装置が知ら
れているが（特開平５−２８６３２号公報参照）、この
ディスク再生装置は、一定回転数（ＣＡＶ）で回転する
スピンドルモータを用いてディスクを定回転数で回転さ
せるものである。このディスク再生装置では異なった線
速度のディスクでは同一アドレスでも半径位置が異な
り、一定回転数では転送速度が異なるために線速度の算
出が必要である。このため、ＰＬＬ回路の基準周波数を
アドレス情報と、ディスク径方向駆動メカの位置を示す
位置センサー出力とから演算を行う演算手段や演算結果
に基づいて周波数を設定する周波数シンセサイザが不可
欠であり、複雑な構造になるという問題があった。
【０００９】後述するように本発明では、このような問
題を解決するために、信号処理系の基準クロックとし
て、再生クロックから生成した信号処理系クロックを採
用し、選択手段によって水晶系クロックあるいは信号処
理系の２種類のクロックを選択することを特徴としたデ
ィスク再生装置を提供している。このディスク再生装置
は、メモリへの書込みと読み出しの速度が同一のため、
メモリオーバーが発生しないが、ディスクの傷などによ
る同期信号の欠落や、トラックジャンプによる同期信号
の異常発生等により、同期信号が正常に検出されない場
合は、再生フレームクロック（ＰＦＳ）の周波数が異常
になることがある。したがって、メモリの書込みと読み
出しの速度が同一にならずにメモリオーバーが発生し、
出力データはエラーになってしまうという問題が発生す
ることがある。
題を解決するために、信号処理系の基準クロックとし
て、再生クロックから生成した信号処理系クロックを採
用し、選択手段によって水晶系クロックあるいは信号処
理系の２種類のクロックを選択することを特徴としたデ
ィスク再生装置を提供している。このディスク再生装置
は、メモリへの書込みと読み出しの速度が同一のため、
メモリオーバーが発生しないが、ディスクの傷などによ
る同期信号の欠落や、トラックジャンプによる同期信号
の異常発生等により、同期信号が正常に検出されない場
合は、再生フレームクロック（ＰＦＳ）の周波数が異常
になることがある。したがって、メモリの書込みと読み
出しの速度が同一にならずにメモリオーバーが発生し、
出力データはエラーになってしまうという問題が発生す
ることがある。
【００１０】また、前述したディスク再生装置において
は、ＰＬＬ回路が入力されたデータにロックしてデータ
の読取りが可能になった後、インターリーブ、誤り訂正
処理に必要なデータがメモリに書き込まれ書き込まれ次
第に再生データの出力が可能になる。しかし、ＰＬＬ回
路のロック範囲は、このＰＬＬ回路を構成する電圧制御
発振器（ＶＣＯ）のばらつきによってディスク再生装置
が形成された信号処理系のＬＳＩ毎に異なる。したがっ
て、再生速度の切り換え時、あるいはサーチ時のアクセ
スタイムがディスク再生装置によって異なってしまう。
このような事態は、ディスク再生装置の製造上、ＰＬＬ
回路を利用したディスク再生装置としてのセットの性能
ばらつきが発生することになり問題となっている。本発
明は、この様な事情によりなされてものであり、再生速
度切換え時、あるいは、サーチ時の再生データの中断期
間が短く、速やかに再生データを得ることができるディ
スク再生装置、信号処理回路及び再生方法を提供するこ
とを目的にしている。また、製造ばらつきによる影響の
少ないディスク再生装置、信号処理回路、再生速度検出
回路及び再生方法を提供することを目的にしている。
は、ＰＬＬ回路が入力されたデータにロックしてデータ
の読取りが可能になった後、インターリーブ、誤り訂正
処理に必要なデータがメモリに書き込まれ書き込まれ次
第に再生データの出力が可能になる。しかし、ＰＬＬ回
路のロック範囲は、このＰＬＬ回路を構成する電圧制御
発振器（ＶＣＯ）のばらつきによってディスク再生装置
が形成された信号処理系のＬＳＩ毎に異なる。したがっ
て、再生速度の切り換え時、あるいはサーチ時のアクセ
スタイムがディスク再生装置によって異なってしまう。
このような事態は、ディスク再生装置の製造上、ＰＬＬ
回路を利用したディスク再生装置としてのセットの性能
ばらつきが発生することになり問題となっている。本発
明は、この様な事情によりなされてものであり、再生速
度切換え時、あるいは、サーチ時の再生データの中断期
間が短く、速やかに再生データを得ることができるディ
スク再生装置、信号処理回路及び再生方法を提供するこ
とを目的にしている。また、製造ばらつきによる影響の
少ないディスク再生装置、信号処理回路、再生速度検出
回路及び再生方法を提供することを目的にしている。
【００１１】
【課題を解決するための手段】本発明は、信号処理系の
基準クロック（ＭＣＫ）としてＰＬＬ系クロック（ＶＣ
ＯＣＫ）から生成した信号処理系クロック（ＰＭＣＫ）
を採用し、この信号処理系クロックは、第１のクロック
と、第１のクロックに対し間引き処理を行うことにより
生成され、基準クロックとして用いられる第２のクロッ
クとを有することを特徴としている。即ち、本発明のデ
ィスク再生装置は、ディスクから情報データを読み取る
手段と、前記情報データを２値化して変調された信号を
生成する手段と、前記変調された信号を復調し、再生デ
ータを生成する手段と、前記変調された信号に同期した
第１のクロックを生成する第１のクロック生成手段と、
前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成し、これを基準クロックとして生
成する第２のクロック生成手段と、前記再生データを格
納するメモリ手段と、前記第１のクロックに同期して前
記再生データを書込み、前記基準クロックに同期して前
記再生データを読み出すメモリ制御手段とを有すること
を第１の特徴としている。
基準クロック（ＭＣＫ）としてＰＬＬ系クロック（ＶＣ
ＯＣＫ）から生成した信号処理系クロック（ＰＭＣＫ）
を採用し、この信号処理系クロックは、第１のクロック
と、第１のクロックに対し間引き処理を行うことにより
生成され、基準クロックとして用いられる第２のクロッ
クとを有することを特徴としている。即ち、本発明のデ
ィスク再生装置は、ディスクから情報データを読み取る
手段と、前記情報データを２値化して変調された信号を
生成する手段と、前記変調された信号を復調し、再生デ
ータを生成する手段と、前記変調された信号に同期した
第１のクロックを生成する第１のクロック生成手段と、
前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成し、これを基準クロックとして生
成する第２のクロック生成手段と、前記再生データを格
納するメモリ手段と、前記第１のクロックに同期して前
記再生データを書込み、前記基準クロックに同期して前
記再生データを読み出すメモリ制御手段とを有すること
を第１の特徴としている。
【００１２】また、本発明のディスク再生装置は、ディ
スクから情報データを読み取る手段と、前記情報データ
を２値化して変調された信号を生成する手段と、前記変
調された信号を復調し、再生データを生成する手段と、
前記変調された信号に同期した第１のクロックを生成す
る第１のクロック生成手段と、前記第１のクロックに対
し間引き処理を行うことにより第２のクロックを生成す
る第２のクロック生成手段と、供給される所定周波数の
クロックと前記第２のクロックのうちいずれかを、制御
信号に応じて選択し、選択したクロックを基準クロック
として出力するクロック選択手段と、前記再生データを
格納するメモリ手段と、前記第１のクロックに同期して
前記再生データを書込み、前記基準クロックに同期して
前記再生データを読み出すメモリ制御手段とを有するこ
とを第２の特徴としている。前記メモリ手段に格納され
ている再生データの量に応じて前記第２のクロック生成
手段を制御するクロック制御手段を更に有するようにし
ても良い。前記クロック制御手段は、前記メモリ手段に
格納されている再生データ量が所定量より小さい場合に
は、前記間引き処理における間引き量を増加し、前記再
生データ量が所定量より大きい場合には、前記間引き処
理における間引き量を減少させるようにしても良い。前
記所定周波数のクロックを供給する水晶発振手段を更に
備える様にしても良い。
スクから情報データを読み取る手段と、前記情報データ
を２値化して変調された信号を生成する手段と、前記変
調された信号を復調し、再生データを生成する手段と、
前記変調された信号に同期した第１のクロックを生成す
る第１のクロック生成手段と、前記第１のクロックに対
し間引き処理を行うことにより第２のクロックを生成す
る第２のクロック生成手段と、供給される所定周波数の
クロックと前記第２のクロックのうちいずれかを、制御
信号に応じて選択し、選択したクロックを基準クロック
として出力するクロック選択手段と、前記再生データを
格納するメモリ手段と、前記第１のクロックに同期して
前記再生データを書込み、前記基準クロックに同期して
前記再生データを読み出すメモリ制御手段とを有するこ
とを第２の特徴としている。前記メモリ手段に格納され
ている再生データの量に応じて前記第２のクロック生成
手段を制御するクロック制御手段を更に有するようにし
ても良い。前記クロック制御手段は、前記メモリ手段に
格納されている再生データ量が所定量より小さい場合に
は、前記間引き処理における間引き量を増加し、前記再
生データ量が所定量より大きい場合には、前記間引き処
理における間引き量を減少させるようにしても良い。前
記所定周波数のクロックを供給する水晶発振手段を更に
備える様にしても良い。
【００１３】また、本発明のディスク再生装置は、ディ
スクから情報データを読み取る手段と、前記情報データ
を２値化して変調された信号を生成する手段と、前記変
調された信号を復調し、再生データを生成する手段と、
前記変調された信号に同期した再生クロックを生成する
クロック生成手段と、前記再生クロックに同期して前記
再生データをメモリに書込み、システム基準クロックに
同期して前記再生データをメモリから読み出すメモリ制
御手段と、前記再生クロックを分周して生成した第１の
分周クロックの周期を外部から供給された所定周波数の
クロック又はこの所定周波数のクロックを分周して生成
した第２の分周クロックを基にカウントし、前記第１の
分周クロックの周波数を検出する周波数検出手段と、前
記周波数検出手段により検出された周波数が所定の範囲
外の場合には、前記再生データを無効と判定する手段と
を備えていることを第３の特徴としている。
スクから情報データを読み取る手段と、前記情報データ
を２値化して変調された信号を生成する手段と、前記変
調された信号を復調し、再生データを生成する手段と、
前記変調された信号に同期した再生クロックを生成する
クロック生成手段と、前記再生クロックに同期して前記
再生データをメモリに書込み、システム基準クロックに
同期して前記再生データをメモリから読み出すメモリ制
御手段と、前記再生クロックを分周して生成した第１の
分周クロックの周期を外部から供給された所定周波数の
クロック又はこの所定周波数のクロックを分周して生成
した第２の分周クロックを基にカウントし、前記第１の
分周クロックの周波数を検出する周波数検出手段と、前
記周波数検出手段により検出された周波数が所定の範囲
外の場合には、前記再生データを無効と判定する手段と
を備えていることを第３の特徴としている。
【００１４】さらに、本発明のディスク再生装置は、デ
ィスクから情報データを読み取る手段と、前記情報デー
タを２値化して変調された信号を生成する手段と、前記
変調された信号を復調し、再生データを生成する手段
と、前記変調された信号に同期した第１のクロックを生
成する第１のクロック生成手段と、前記第１のクロック
に対し間引き処理を行うことにより第２のクロックを生
成する第２のクロック生成手段と、供給される所定周波
数のクロックと前記第２のクロックのうちいずれかを、
制御信号に応じて選択し、選択したクロックを基準クロ
ックとして出力するクロック選択手段と、前記再生デー
タを格納するメモリ手段と、前記第１のクロックに同期
して前記再生データを前記メモリ手段に書込み、前記基
準クロックに同期して前記再生データを読み出すメモリ
制御手段と、前記第１のクロックに同期して前記再生デ
ータを前記メモリ手段に書込み、前記基準クロックに同
期して前記再生データを前記メモリ手段から読み出すメ
モリ制御手段と、前記第１のクロックを分周して生成し
た第１の分周クロックの周期を外部から供給された前記
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックを基にカウント
し、前記第１の分周クロックの周波数を検出する周波数
検出手段と、前記周波数検出手段により検出された周波
数が所定の範囲外の場合前記再生データを無効と判定す
る手段と、前記メモリに書込まれて格納されている再生
データの量に応じて前記クロック生成手段を制御するク
ロック制御手段とを備え、前記クロック制御手段は、前
記メモリ手段に格納されている再生データ量が所定量よ
り小さい場合には、前記間引き処理における間引き量を
増加し、前記再生データ量が所定量より大きい場合に
は、前記間引き処理における間引き量を減少させること
を第４の特徴としている。前記第２のクロック生成手段
は、前記所定周波数のクロックの周波数と第２のクロッ
クの周波数とを一致させるようにしても良い。
ィスクから情報データを読み取る手段と、前記情報デー
タを２値化して変調された信号を生成する手段と、前記
変調された信号を復調し、再生データを生成する手段
と、前記変調された信号に同期した第１のクロックを生
成する第１のクロック生成手段と、前記第１のクロック
に対し間引き処理を行うことにより第２のクロックを生
成する第２のクロック生成手段と、供給される所定周波
数のクロックと前記第２のクロックのうちいずれかを、
制御信号に応じて選択し、選択したクロックを基準クロ
ックとして出力するクロック選択手段と、前記再生デー
タを格納するメモリ手段と、前記第１のクロックに同期
して前記再生データを前記メモリ手段に書込み、前記基
準クロックに同期して前記再生データを読み出すメモリ
制御手段と、前記第１のクロックに同期して前記再生デ
ータを前記メモリ手段に書込み、前記基準クロックに同
期して前記再生データを前記メモリ手段から読み出すメ
モリ制御手段と、前記第１のクロックを分周して生成し
た第１の分周クロックの周期を外部から供給された前記
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックを基にカウント
し、前記第１の分周クロックの周波数を検出する周波数
検出手段と、前記周波数検出手段により検出された周波
数が所定の範囲外の場合前記再生データを無効と判定す
る手段と、前記メモリに書込まれて格納されている再生
データの量に応じて前記クロック生成手段を制御するク
ロック制御手段とを備え、前記クロック制御手段は、前
記メモリ手段に格納されている再生データ量が所定量よ
り小さい場合には、前記間引き処理における間引き量を
増加し、前記再生データ量が所定量より大きい場合に
は、前記間引き処理における間引き量を減少させること
を第４の特徴としている。前記第２のクロック生成手段
は、前記所定周波数のクロックの周波数と第２のクロッ
クの周波数とを一致させるようにしても良い。
【００１５】また、本発明の信号処理回路は、ディスク
から読み取られた情報データを２値化して得られるデー
タ信号に同期した第１のクロックを生成する第１のクロ
ック生成回路と、前記データ信号を復調し、再生データ
を生成するデータ信号復調回路と、前記第１のクロック
に対し間引き処理を行うことにより第２のクロックを生
成し、これを基準クロックとして出力する第２のクロッ
ク生成回路と、前記第１のクロックに同期して前記再生
データをメモリに書込み、前記基準クロックに同期して
前記再生データをメモリから読み出すメモリ制御回路と
を有することを第１の特徴としている。また、本発明の
信号処理回路は、ディスクから読み取られた情報データ
を２値化して得られるデータ信号に同期した第１のクロ
ックを生成する第１のクロック生成回路と、前記データ
信号を復調し、再生データを生成するデータ信号復調回
路と、前記第１のクロックに対し間引き処理を行うこと
により第２のクロックを生成する第２のクロック生成回
路と、供給される所定周波数のクロックと前記第２のク
ロックのうちいずれかを、制御信号に応じて選択し、選
択したクロックを基準クロックとして出力するクロック
選択回路と、前記第１のクロックに同期して前記再生デ
ータをメモリに書込み、前記基準クロックに同期して前
記再生データをメモリから読み出すメモリ制御回路とを
有することを第２の特徴としている。
から読み取られた情報データを２値化して得られるデー
タ信号に同期した第１のクロックを生成する第１のクロ
ック生成回路と、前記データ信号を復調し、再生データ
を生成するデータ信号復調回路と、前記第１のクロック
に対し間引き処理を行うことにより第２のクロックを生
成し、これを基準クロックとして出力する第２のクロッ
ク生成回路と、前記第１のクロックに同期して前記再生
データをメモリに書込み、前記基準クロックに同期して
前記再生データをメモリから読み出すメモリ制御回路と
を有することを第１の特徴としている。また、本発明の
信号処理回路は、ディスクから読み取られた情報データ
を２値化して得られるデータ信号に同期した第１のクロ
ックを生成する第１のクロック生成回路と、前記データ
信号を復調し、再生データを生成するデータ信号復調回
路と、前記第１のクロックに対し間引き処理を行うこと
により第２のクロックを生成する第２のクロック生成回
路と、供給される所定周波数のクロックと前記第２のク
ロックのうちいずれかを、制御信号に応じて選択し、選
択したクロックを基準クロックとして出力するクロック
選択回路と、前記第１のクロックに同期して前記再生デ
ータをメモリに書込み、前記基準クロックに同期して前
記再生データをメモリから読み出すメモリ制御回路とを
有することを第２の特徴としている。
【００１６】前記メモリに書込まれる再生データの量に
応じて前記第２のクロック生成回路を制御するクロック
制御回路を更に有する様にしても良い。前記クロック制
御制御回路は、前記メモリに書込まれて格納されている
再生データ量が所定量より小さい場合、前記間引き処理
における間引き量を増加し、前記再生データ量が所定量
より大きい場合、前記間引き処理における間引き量を減
少させるようにしても良い。また、本発明の信号処理回
路は、ディスクから読み取られた情報データを２値化し
て得られるデータ信号に同期した第１の再生クロックを
生成する第１のクロック生成回路と、前記第１の再生ク
ロックに対し間引き処理を行うことにより第２の再生ク
ロックを生成する第２の再生クロック生成回路と、前記
データ信号を復調し、再生データを生成するデータ復調
回路と、供給される所定周波数のクロックと前記第２の
再生クロックのうちいずれかを制御信号に応じて選択
し、選択したクロックを基準クロックとして出力するク
ロック選択回路と、前記第１の再生クロックに同期し
て、前記再生データをメモリに書込み、前記基準クロッ
クに同期して前記再生データをメモリから読み出すメモ
リ制御回路と、前記第１の再生クロックを分周して第１
の分周クロックを生成する分周クロック生成回路と、前
記第１の分周クロックの周期を外部から供給される前記
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックによりカウントし
て、前記第１の分周クロックの周波数を検出する回路
と、前記周波数を検出する回路の検出結果が所定範囲外
の場合、前記再生データを無効と判定する判定回路とを
備え、前記クロック制御回路は、前記メモリに格納され
ている再生データ量が所定量より小さい場合、前記間引
き処理における間引き量を増加し、前記再生データ量が
所定量より大きい場合、前記間引き処理における間引き
量を減少させることを第３の特徴としている。
応じて前記第２のクロック生成回路を制御するクロック
制御回路を更に有する様にしても良い。前記クロック制
御制御回路は、前記メモリに書込まれて格納されている
再生データ量が所定量より小さい場合、前記間引き処理
における間引き量を増加し、前記再生データ量が所定量
より大きい場合、前記間引き処理における間引き量を減
少させるようにしても良い。また、本発明の信号処理回
路は、ディスクから読み取られた情報データを２値化し
て得られるデータ信号に同期した第１の再生クロックを
生成する第１のクロック生成回路と、前記第１の再生ク
ロックに対し間引き処理を行うことにより第２の再生ク
ロックを生成する第２の再生クロック生成回路と、前記
データ信号を復調し、再生データを生成するデータ復調
回路と、供給される所定周波数のクロックと前記第２の
再生クロックのうちいずれかを制御信号に応じて選択
し、選択したクロックを基準クロックとして出力するク
ロック選択回路と、前記第１の再生クロックに同期し
て、前記再生データをメモリに書込み、前記基準クロッ
クに同期して前記再生データをメモリから読み出すメモ
リ制御回路と、前記第１の再生クロックを分周して第１
の分周クロックを生成する分周クロック生成回路と、前
記第１の分周クロックの周期を外部から供給される前記
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックによりカウントし
て、前記第１の分周クロックの周波数を検出する回路
と、前記周波数を検出する回路の検出結果が所定範囲外
の場合、前記再生データを無効と判定する判定回路とを
備え、前記クロック制御回路は、前記メモリに格納され
ている再生データ量が所定量より小さい場合、前記間引
き処理における間引き量を増加し、前記再生データ量が
所定量より大きい場合、前記間引き処理における間引き
量を減少させることを第３の特徴としている。
【００１７】さらに、本発明の信号処理回路は、ディス
クから読み取られた情報データを２値化して得られるデ
ータ信号に同期した再生クロックを生成するクロック生
成回路と、前記データ信号を復調し、再生データを生成
するデータ復調回路と、前記再生クロックに同期して前
記再生データをメモリに書込み、基準クロックに同期し
て前記再生データをメモリから読み出すメモリ制御回路
と、前記再生クロックを分周して第１の分周クロックを
生成する分周クロック生成回路と、前記第１の分周クロ
ックの周期を外部から供給される前記所定周波数のクロ
ック又はこの所定周波数のクロックを分周して生成した
第２の分周クロックによりカウントして前記第１の分周
クロックの周波数を検出する回路と、前記周波数を検出
する回路の検出結果が所定範囲外の場合、前記再生デー
タを無効と判定する判定回路とを備えていることを第４
の特徴としている。また、本発明の再生速度検出回路
は、ディスクから読み取られた情報データを２値化して
得られる変調された信号に同期した再生クロックを分周
して第１の分周クロックを生成する分周クロック生成回
路と、前記第１の分周クロック及び外部から供給される
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックを受け取り、前記
第１の分周クロックの立ち下がりエッジに応答してクリ
アパルス及びラッチパルスを生成するタイミング発生回
路と、前記所定周波数のクロック又は第２の分周クロッ
クをクロックとし、前記クリアパルスをクリア入力と
し、前記第１の分周クロックの周波数をカウントするカ
ウンタ回路と、前記カウンタ回路からの出力データをエ
ンコードするエンコーダ回路と、前記エンコーダ回路の
出力を前記ラッチパルスに応答してラッチし、これをシ
ステムコントローラへ出力するラッチ回路とを備えてい
ることを特徴としている。
クから読み取られた情報データを２値化して得られるデ
ータ信号に同期した再生クロックを生成するクロック生
成回路と、前記データ信号を復調し、再生データを生成
するデータ復調回路と、前記再生クロックに同期して前
記再生データをメモリに書込み、基準クロックに同期し
て前記再生データをメモリから読み出すメモリ制御回路
と、前記再生クロックを分周して第１の分周クロックを
生成する分周クロック生成回路と、前記第１の分周クロ
ックの周期を外部から供給される前記所定周波数のクロ
ック又はこの所定周波数のクロックを分周して生成した
第２の分周クロックによりカウントして前記第１の分周
クロックの周波数を検出する回路と、前記周波数を検出
する回路の検出結果が所定範囲外の場合、前記再生デー
タを無効と判定する判定回路とを備えていることを第４
の特徴としている。また、本発明の再生速度検出回路
は、ディスクから読み取られた情報データを２値化して
得られる変調された信号に同期した再生クロックを分周
して第１の分周クロックを生成する分周クロック生成回
路と、前記第１の分周クロック及び外部から供給される
所定周波数のクロック又はこの所定周波数のクロックを
分周して生成した第２の分周クロックを受け取り、前記
第１の分周クロックの立ち下がりエッジに応答してクリ
アパルス及びラッチパルスを生成するタイミング発生回
路と、前記所定周波数のクロック又は第２の分周クロッ
クをクロックとし、前記クリアパルスをクリア入力と
し、前記第１の分周クロックの周波数をカウントするカ
ウンタ回路と、前記カウンタ回路からの出力データをエ
ンコードするエンコーダ回路と、前記エンコーダ回路の
出力を前記ラッチパルスに応答してラッチし、これをシ
ステムコントローラへ出力するラッチ回路とを備えてい
ることを特徴としている。
【００１８】また、本発明のディスクに記録された情報
を再生する再生方法は、ディスクから情報データを読み
取るステップと、前記情報データを２値化して変調され
た信号を生成するステップと、前記変調された信号を復
調し、再生データを生成するステップと、前記変調され
た信号に同期した第１のクロックを生成するステップ
と、前記第１のクロックに対し間引き処理を行うことに
より第２のクロックを生成するステップと、所定周波数
のクロックと前記第２のクロックのうちいずれかを、制
御信号に応じて選択し、選択したクロックを基準クロッ
クとするステップと、前記第１のクロックに同期して前
記再生データをメモリ手段へ書込むステップと、前記基
準クロックに同期して前記再生データをメモリ手段から
読み出すステップとを備えていることを特徴としてい
る。また、請求項４に記載のディスク再生装置におい
て、前記クロック選択手段に接続され、前記基準クロッ
クを分周し信号処理に必要とされる中間分周出力を有す
る分周回路群をさらに有することを特徴とする。さら
に、請求項９に記載の信号処理回路において、前記クロ
ック選択回路に接続され、前記基準クロックを分周し信
号処理に必要とされる中間分周出力を有する分周回路群
をさらに有することを特徴とする。
を再生する再生方法は、ディスクから情報データを読み
取るステップと、前記情報データを２値化して変調され
た信号を生成するステップと、前記変調された信号を復
調し、再生データを生成するステップと、前記変調され
た信号に同期した第１のクロックを生成するステップ
と、前記第１のクロックに対し間引き処理を行うことに
より第２のクロックを生成するステップと、所定周波数
のクロックと前記第２のクロックのうちいずれかを、制
御信号に応じて選択し、選択したクロックを基準クロッ
クとするステップと、前記第１のクロックに同期して前
記再生データをメモリ手段へ書込むステップと、前記基
準クロックに同期して前記再生データをメモリ手段から
読み出すステップとを備えていることを特徴としてい
る。また、請求項４に記載のディスク再生装置におい
て、前記クロック選択手段に接続され、前記基準クロッ
クを分周し信号処理に必要とされる中間分周出力を有す
る分周回路群をさらに有することを特徴とする。さら
に、請求項９に記載の信号処理回路において、前記クロ
ック選択回路に接続され、前記基準クロックを分周し信
号処理に必要とされる中間分周出力を有する分周回路群
をさらに有することを特徴とする。
【００１９】
【作用】前記間引き処理によって、既存の分周回路群を
利用してデスクから得られた変調された信号に応じて周
波数の変化する第２のクロック信号を生成することが可
能になる。信号処理系の基準クロックとして再生クロッ
クから形成され、変調された信号に同期したＰＬＬ系ク
ロック（ＶＣＯＣＫ）を採用した場合、メモリへの書き
込みとメモリからの読み出しのクロックとが同一である
ため、メモリのオーバーフロー／アンダーフロー（メモ
リオーバー）が発生しない。また、信号処理系の基準ク
ロック（ＭＣＫ）としてＰＬＬ系クロック（ＶＣＯＣ
Ｋ）から生成したＰＭＣＫを使用した場合に、その分周
周波数が変化しても所定値になるように制御されるため
メモリのバッファオーバーは発生しない。さらに、ディ
スクの再生速度を検出し、その検出結果が電圧制御発信
器を備えたＰＬＬクロック発生手段がその入力するデー
タをロックする保証範囲内であれば、再生データを有効
と判断できるので、ディスク再生装置の性能のばらつき
を少なくすることができる。
利用してデスクから得られた変調された信号に応じて周
波数の変化する第２のクロック信号を生成することが可
能になる。信号処理系の基準クロックとして再生クロッ
クから形成され、変調された信号に同期したＰＬＬ系ク
ロック（ＶＣＯＣＫ）を採用した場合、メモリへの書き
込みとメモリからの読み出しのクロックとが同一である
ため、メモリのオーバーフロー／アンダーフロー（メモ
リオーバー）が発生しない。また、信号処理系の基準ク
ロック（ＭＣＫ）としてＰＬＬ系クロック（ＶＣＯＣ
Ｋ）から生成したＰＭＣＫを使用した場合に、その分周
周波数が変化しても所定値になるように制御されるため
メモリのバッファオーバーは発生しない。さらに、ディ
スクの再生速度を検出し、その検出結果が電圧制御発信
器を備えたＰＬＬクロック発生手段がその入力するデー
タをロックする保証範囲内であれば、再生データを有効
と判断できるので、ディスク再生装置の性能のばらつき
を少なくすることができる。
【００２０】
【実施例】以下、図面を参照して本発明に係るディスク
再生装置を説明する。まず、第１の実施例を説明する。
図１は、本発明に係るディスク再生装置のブロック図で
ある。ディスクモータ２によりディスク１を線速度一定
（ＣＬＶ）で駆動し、光学式ピックアップ（ＰＵ）３に
より記録されたデータを読み取り、読み取られたデータ
は、ＲＦ回路４に供給される。ＲＦ回路４は、光学式ピ
ックアップの出力からフォーカスエラー信号やトラッキ
ングエラー信号を抽出し、これをサーボ制御回路１０に
供給するとともに再生信号を２値化し、ＥＦＭ信号とし
てＰＬＬ回路５に供給する。ＰＬＬ回路５は、ＥＦＭ信
号を読み取るためのＥＦＭ信号に同期した再生クロッ
ク、すなわち、第１のクロックであるＰＬＬクロック
（ＶＣＯＣＫ）を生成する。ＶＣＯＣＫの中心周波数
は、ＥＦＭ信号のビットレート４．３２１８ＭＨz の４
倍の１７．２８７２ＭＨz である。ＰＬＬ回路５は、Ｅ
ＦＭ信号とこのＰＬＬクロック（ＶＣＯＣＫ）とを信号
処理回路６へ供給する。信号処理回路６は、ＥＦＭ復
調、サブコード復調、誤り訂正処理などを行い、その出
力は、デジタルデータとして出力されると共にＤＡＣ
（デジタル・アナログ・コンバータ）８へ供給される。
ＤＡＣ８の出力は、ＬＰＦ（ローパス・フィルタ）９を
介して再生オーディオ出力として出力される。信号処理
回路６中のＥＦＭ復調回路では、ＶＣＯＣＫからＰＬＬ
フレームクロック（ＰＦＳ）が生成され、メモリやクロ
ック回路７へ供給される。
再生装置を説明する。まず、第１の実施例を説明する。
図１は、本発明に係るディスク再生装置のブロック図で
ある。ディスクモータ２によりディスク１を線速度一定
（ＣＬＶ）で駆動し、光学式ピックアップ（ＰＵ）３に
より記録されたデータを読み取り、読み取られたデータ
は、ＲＦ回路４に供給される。ＲＦ回路４は、光学式ピ
ックアップの出力からフォーカスエラー信号やトラッキ
ングエラー信号を抽出し、これをサーボ制御回路１０に
供給するとともに再生信号を２値化し、ＥＦＭ信号とし
てＰＬＬ回路５に供給する。ＰＬＬ回路５は、ＥＦＭ信
号を読み取るためのＥＦＭ信号に同期した再生クロッ
ク、すなわち、第１のクロックであるＰＬＬクロック
（ＶＣＯＣＫ）を生成する。ＶＣＯＣＫの中心周波数
は、ＥＦＭ信号のビットレート４．３２１８ＭＨz の４
倍の１７．２８７２ＭＨz である。ＰＬＬ回路５は、Ｅ
ＦＭ信号とこのＰＬＬクロック（ＶＣＯＣＫ）とを信号
処理回路６へ供給する。信号処理回路６は、ＥＦＭ復
調、サブコード復調、誤り訂正処理などを行い、その出
力は、デジタルデータとして出力されると共にＤＡＣ
（デジタル・アナログ・コンバータ）８へ供給される。
ＤＡＣ８の出力は、ＬＰＦ（ローパス・フィルタ）９を
介して再生オーディオ出力として出力される。信号処理
回路６中のＥＦＭ復調回路では、ＶＣＯＣＫからＰＬＬ
フレームクロック（ＰＦＳ）が生成され、メモリやクロ
ック回路７へ供給される。
【００２１】システムコントローラ１１は、図示しない
マイクロプロセッサなどにより制御され、再生速度制御
信号ＨＳ及びクロック制御信号ＳＷをクロック回路７へ
供給し、プレー、ストップ、曲間サーチなどの制御やミ
ューティングのＯＮ／ＯＦＦ制御などのシステム全体を
制御する制御信号を信号処理回路６やサーボ制御回路１
０へ供給する。制御信号ＳＷは、例えば、高速で再生す
る必要のある画像やキャラクタコード等のいわゆるＲＯ
Ｍデータの再生の際に、ハイ（“Ｈ”）レベルとしてシ
ステムコントローラ１１から出力される。音声データの
場合には、一定クロックで読み出す必要があるので、Ｓ
Ｗはロウ（“Ｌ”）レベルに保たれる。ＲＯＭデータ及
び音声データのディスク上の位置はディスク内周のＴＯ
Ｃ(TableOf Contents) テーブルを読み取ることによっ
て、マイクロプロッセサは予め把握することができる。
したがって、例えば、ディスク上のある位置に記録され
ているＲＯＭデータにアクセスする際は、マイクロプロ
ッセサは、システムコントローラ１１へ制御信号を出力
し、“Ｈ”レベルのＳＷを出力させるとともに、ピック
アップを目的の位置へ移動させるための信号を出力させ
る。クロック回路７は、倍速制御信号（ＨＳ）及びクロ
ック制御信号（ＳＷ）に応じて、水晶発振回路（Ｘ′ta
l)１３より与えられるクロック（ＸＣＫ）或いはＰＬＬ
回路５より与えられるＰＬＬクロック（ＶＣＯＣＫ）か
ら信号処理回路６の基準クロック（ＭＣＫ）を生成し、
このＭＣＫを２３０４分周して信号処理系のフレームク
ロック（ＭＦＳ）を出力する。サーボ制御回路の基準ク
ロック（ＳＣＫ）としては、水晶発振回路（Ｘ′tal)１
３からクロック回路７へ与えられるクロック（ＸＣＫ）
がそのまま出力される。
マイクロプロセッサなどにより制御され、再生速度制御
信号ＨＳ及びクロック制御信号ＳＷをクロック回路７へ
供給し、プレー、ストップ、曲間サーチなどの制御やミ
ューティングのＯＮ／ＯＦＦ制御などのシステム全体を
制御する制御信号を信号処理回路６やサーボ制御回路１
０へ供給する。制御信号ＳＷは、例えば、高速で再生す
る必要のある画像やキャラクタコード等のいわゆるＲＯ
Ｍデータの再生の際に、ハイ（“Ｈ”）レベルとしてシ
ステムコントローラ１１から出力される。音声データの
場合には、一定クロックで読み出す必要があるので、Ｓ
Ｗはロウ（“Ｌ”）レベルに保たれる。ＲＯＭデータ及
び音声データのディスク上の位置はディスク内周のＴＯ
Ｃ(TableOf Contents) テーブルを読み取ることによっ
て、マイクロプロッセサは予め把握することができる。
したがって、例えば、ディスク上のある位置に記録され
ているＲＯＭデータにアクセスする際は、マイクロプロ
ッセサは、システムコントローラ１１へ制御信号を出力
し、“Ｈ”レベルのＳＷを出力させるとともに、ピック
アップを目的の位置へ移動させるための信号を出力させ
る。クロック回路７は、倍速制御信号（ＨＳ）及びクロ
ック制御信号（ＳＷ）に応じて、水晶発振回路（Ｘ′ta
l)１３より与えられるクロック（ＸＣＫ）或いはＰＬＬ
回路５より与えられるＰＬＬクロック（ＶＣＯＣＫ）か
ら信号処理回路６の基準クロック（ＭＣＫ）を生成し、
このＭＣＫを２３０４分周して信号処理系のフレームク
ロック（ＭＦＳ）を出力する。サーボ制御回路の基準ク
ロック（ＳＣＫ）としては、水晶発振回路（Ｘ′tal)１
３からクロック回路７へ与えられるクロック（ＸＣＫ）
がそのまま出力される。
【００２２】信号処理回路について、さらに図２を参照
して説明する。信号処理回路６は、ＥＦＭ復調回路６
１、メモリ６２、誤り訂正回路６３、サブコード復調回
路６４、出力回路６５及びメモリ制御回路６６を備えて
いる。ＰＬＬ回路５によりＥＦＭ信号を読み取るための
ＥＦＭ信号に同期したＰＬＬクロック（ＶＣＯＣＫ）が
生成され、ＥＦＭ復調回路６１へ供給される。また、Ｅ
ＦＭ信号は、ＥＦＭ復調回路６１によりこのＰＬＬクロ
ック（ＶＣＯＣＫ）と分離された後ＥＦＭ復調され、１
フレームあたり、サブコードデータ１シンボル、パリテ
ィデータを含む３２シンボル、計３３シンボルのデータ
としてメモリ（バッファメモリ）６２に書き込まれる。
メモリ６２は、ジッター吸収及び誤り訂正のインターリ
ーブ用メモリであり、ショックプルーフシステムを備え
たディスク再生装置では、これとは別にメモリ領域が設
けてある。サブコード復調回路６４はメモリ６２からサ
ブコードデータを読み出し、Ｑデータについては、ＣＲ
Ｃによるエラー検出を行い、システムコントローラへ出
力する。
して説明する。信号処理回路６は、ＥＦＭ復調回路６
１、メモリ６２、誤り訂正回路６３、サブコード復調回
路６４、出力回路６５及びメモリ制御回路６６を備えて
いる。ＰＬＬ回路５によりＥＦＭ信号を読み取るための
ＥＦＭ信号に同期したＰＬＬクロック（ＶＣＯＣＫ）が
生成され、ＥＦＭ復調回路６１へ供給される。また、Ｅ
ＦＭ信号は、ＥＦＭ復調回路６１によりこのＰＬＬクロ
ック（ＶＣＯＣＫ）と分離された後ＥＦＭ復調され、１
フレームあたり、サブコードデータ１シンボル、パリテ
ィデータを含む３２シンボル、計３３シンボルのデータ
としてメモリ（バッファメモリ）６２に書き込まれる。
メモリ６２は、ジッター吸収及び誤り訂正のインターリ
ーブ用メモリであり、ショックプルーフシステムを備え
たディスク再生装置では、これとは別にメモリ領域が設
けてある。サブコード復調回路６４はメモリ６２からサ
ブコードデータを読み出し、Ｑデータについては、ＣＲ
Ｃによるエラー検出を行い、システムコントローラへ出
力する。
【００２３】メモリ６２の出力は誤り訂正回路６３に供
給され、Ｃ１、Ｃ２系列の誤り訂正処理が施される。そ
して、誤り訂正処理の終了したデータは再びメモリ６２
から読み出され、出力回路６５へ供給される。出力回路
６５では、誤り訂正回路６３において訂正不能のデータ
があった場合には、平均値補正処理、ミューティングな
どの処理を行い、データ信号として出力する。メモリ制
御回路６６は、アドレス信号、チップイネーブル信号
（ＣＥ）及び書き込み／読み出し制御信号（Ｗ／ /Ｒ）
をメモリ６２へ出力する。上記アドレス信号は、以下の
４つに分類される。メモリ６２へのＥＦＭ復調信号の書
込みのためのＷフレームアドレス、Ｃ1 系列の誤り訂正
処理のため、メモリ６２に対する読み出し及び書込みに
使用されるＣ1 フレームアドレス、Ｃ2 系列の誤り訂正
処理のため、メモリ６２に対する読み出し及び書込みに
使用されるＣ2 フレームアドレス及びＤＡＣへ出力する
ためにメモリ６２からの読出しに使用されるＲフレーム
アドレスである。メモリ制御回路６６は、２つのカウン
タを備えたアドレス発生回路を有する。一方のカウンタ
は再生系のフレームクロック（ＰＦＳ）をカウントし、
Ｗフレームアドレスを生成する。他方のカウンタは信号
処理系のフレームクロック（ＭＦＳ）をカウントし、Ｃ
1 、Ｃ2 、Ｗフレームアドレスを生成する。
給され、Ｃ１、Ｃ２系列の誤り訂正処理が施される。そ
して、誤り訂正処理の終了したデータは再びメモリ６２
から読み出され、出力回路６５へ供給される。出力回路
６５では、誤り訂正回路６３において訂正不能のデータ
があった場合には、平均値補正処理、ミューティングな
どの処理を行い、データ信号として出力する。メモリ制
御回路６６は、アドレス信号、チップイネーブル信号
（ＣＥ）及び書き込み／読み出し制御信号（Ｗ／ /Ｒ）
をメモリ６２へ出力する。上記アドレス信号は、以下の
４つに分類される。メモリ６２へのＥＦＭ復調信号の書
込みのためのＷフレームアドレス、Ｃ1 系列の誤り訂正
処理のため、メモリ６２に対する読み出し及び書込みに
使用されるＣ1 フレームアドレス、Ｃ2 系列の誤り訂正
処理のため、メモリ６２に対する読み出し及び書込みに
使用されるＣ2 フレームアドレス及びＤＡＣへ出力する
ためにメモリ６２からの読出しに使用されるＲフレーム
アドレスである。メモリ制御回路６６は、２つのカウン
タを備えたアドレス発生回路を有する。一方のカウンタ
は再生系のフレームクロック（ＰＦＳ）をカウントし、
Ｗフレームアドレスを生成する。他方のカウンタは信号
処理系のフレームクロック（ＭＦＳ）をカウントし、Ｃ
1 、Ｃ2 、Ｗフレームアドレスを生成する。
【００２４】システムコントローラ１１のクロック制御
信号（ＳＷ）が“Ｌ”レベルの場合には、信号処理系の
基準クロック（ＭＣＫ）は、水晶系のＸＣＫであるので
メモリ６２によりディスクモータ２による時間軸ジッタ
ー成分を吸収する。また、ＳＷが“Ｈ”レベルの場合に
は、信号処理系の基準クロック（ＭＣＫ）は、第２のク
ロックであるＰＬＬ系のＰＭＣＫであるので、メモリ６
２によりディスクモータの時間軸ジッター成分を吸収し
ない。したがってメモリ６２は、再生速度切り換え時や
サーチ時に再生系のクロックの周波数が水晶系のクロッ
クの周波数と大きく異なってもメモリオーバーが発生し
ない。また、データ出力にはジッター成分が含まれるこ
とになるが、ＣＤ−ＲＯＭシステムやショックプルーフ
システムではデータ信号を直接オーディオ信号として出
力しないので、ジッター成分があっても問題とはならな
い。
信号（ＳＷ）が“Ｌ”レベルの場合には、信号処理系の
基準クロック（ＭＣＫ）は、水晶系のＸＣＫであるので
メモリ６２によりディスクモータ２による時間軸ジッタ
ー成分を吸収する。また、ＳＷが“Ｈ”レベルの場合に
は、信号処理系の基準クロック（ＭＣＫ）は、第２のク
ロックであるＰＬＬ系のＰＭＣＫであるので、メモリ６
２によりディスクモータの時間軸ジッター成分を吸収し
ない。したがってメモリ６２は、再生速度切り換え時や
サーチ時に再生系のクロックの周波数が水晶系のクロッ
クの周波数と大きく異なってもメモリオーバーが発生し
ない。また、データ出力にはジッター成分が含まれるこ
とになるが、ＣＤ−ＲＯＭシステムやショックプルーフ
システムではデータ信号を直接オーディオ信号として出
力しないので、ジッター成分があっても問題とはならな
い。
【００２５】ＥＦＭ復調回路６１について、図３を参照
して、さらに詳しく説明する。ＥＦＭ復調回路６１はＶ
ＣＯＣＫを４分周回路６１１で分周したクロック（ＰＬ
ＬＣＫ，中心周波数４．３２１８ＭＨｚ）に同期してＥ
ＦＭ信号を読み込み、処理回路６１２により同期信号分
離及び同期信号保護を行い、再生系フレームクロック
（ＰＦＳ）を生成する。さらに、前記同期信号から分離
されたデータをＥＦＭ復調する。ここで同期信号保護と
は、同期信号がディスクの傷などで欠落したり、周期が
変動した場合に、出来る限り異常データを少なくするよ
うに同期信号を保護することである。同期信号保護回路
については、特開昭５８−２１９８２８、特開昭５８−
２２０２２７、ＵＳＰ４４５３２６０などの公知例が知
られている。
して、さらに詳しく説明する。ＥＦＭ復調回路６１はＶ
ＣＯＣＫを４分周回路６１１で分周したクロック（ＰＬ
ＬＣＫ，中心周波数４．３２１８ＭＨｚ）に同期してＥ
ＦＭ信号を読み込み、処理回路６１２により同期信号分
離及び同期信号保護を行い、再生系フレームクロック
（ＰＦＳ）を生成する。さらに、前記同期信号から分離
されたデータをＥＦＭ復調する。ここで同期信号保護と
は、同期信号がディスクの傷などで欠落したり、周期が
変動した場合に、出来る限り異常データを少なくするよ
うに同期信号を保護することである。同期信号保護回路
については、特開昭５８−２１９８２８、特開昭５８−
２２０２２７、ＵＳＰ４４５３２６０などの公知例が知
られている。
【００２６】クロックについてさらに説明する。水晶発
振回路（Ｘ′tal)は、サンプリング周波数４４．１ｋＨ
z の３８４倍の周波数、すなわち、１６．９３４４ＭＨ
z を発振してクロック（ＸＣＫ）を生成する。水晶系の
フレームクロック（ＸＦＳ：７．３５ｋＨz ）は、クロ
ック回路７でクロック（ＸＣＫ）を２３０４分周して生
成する。一方、再生クロック（ＶＣＯＣＫ）は、ＥＦＭ
信号に基づいてＰＬＬ回路５により生成されるＰＬＬ系
のクロックであり、その中心周波数は、１７．２８７２
ＭＨz である。ＥＦＭ復調回路６１は、ＶＣＯＣＫを２
３５２分周して書き込み（Ｗ）用のＰＬＬ系のフレーム
クロック（ＰＦＳ：平均周波数７．３５ｋＨz ）を生成
する。したがって、信号処理系の基準クロックとしてＰ
ＬＬ系のＶＣＯＣＫをそのまま使用し、このＶＣＯＣＫ
を２３０４分周して信号処理系のフレームクロック（Ｍ
ＦＳ）を生成すると、水晶系のフレームクロック（ＸＦ
Ｓ）と周波数が異なってしまう。そこで、ＶＣＯＣＫと
ＸＣＫの周波数の比が４９：４８であることを利用し、
ＶＣＯＣＫからＰＭＣＫを生成しこれをＭＣＫとして利
用する。ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回
クロックを間引くことにより生成する。このＰＭＣＫを
信号処理系の基準クロックとして２３０４（４８×４
８）分周したＰＦＳ′は、ＶＣＯＣＫを２３５２（４９
×４８）分周したＰＦＳと一致し、その周波数は７．３
５ｋＨz となる。
振回路（Ｘ′tal)は、サンプリング周波数４４．１ｋＨ
z の３８４倍の周波数、すなわち、１６．９３４４ＭＨ
z を発振してクロック（ＸＣＫ）を生成する。水晶系の
フレームクロック（ＸＦＳ：７．３５ｋＨz ）は、クロ
ック回路７でクロック（ＸＣＫ）を２３０４分周して生
成する。一方、再生クロック（ＶＣＯＣＫ）は、ＥＦＭ
信号に基づいてＰＬＬ回路５により生成されるＰＬＬ系
のクロックであり、その中心周波数は、１７．２８７２
ＭＨz である。ＥＦＭ復調回路６１は、ＶＣＯＣＫを２
３５２分周して書き込み（Ｗ）用のＰＬＬ系のフレーム
クロック（ＰＦＳ：平均周波数７．３５ｋＨz ）を生成
する。したがって、信号処理系の基準クロックとしてＰ
ＬＬ系のＶＣＯＣＫをそのまま使用し、このＶＣＯＣＫ
を２３０４分周して信号処理系のフレームクロック（Ｍ
ＦＳ）を生成すると、水晶系のフレームクロック（ＸＦ
Ｓ）と周波数が異なってしまう。そこで、ＶＣＯＣＫと
ＸＣＫの周波数の比が４９：４８であることを利用し、
ＶＣＯＣＫからＰＭＣＫを生成しこれをＭＣＫとして利
用する。ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回
クロックを間引くことにより生成する。このＰＭＣＫを
信号処理系の基準クロックとして２３０４（４８×４
８）分周したＰＦＳ′は、ＶＣＯＣＫを２３５２（４９
×４８）分周したＰＦＳと一致し、その周波数は７．３
５ｋＨz となる。
【００２７】図４は、クロック回路７の一部の構成を示
す回路図である。クロック回路７中の切換及び間引き回
路７１には、ＸＣＫ（１６．９３４４ＭＨｚ）及びＶＯ
ＣＣＫ（１７．２８７２ＭＨｚ）が入力される。この切
換及び間引き回路７１は、制御信号ＳＷに応じてＸＣ
Ｋ、ＶＣＯＣＫの一方を選択する働き、及びＶＣＯＣＫ
に対して間引き処理を行う働きがある。分周回路群７２
は１２分周、１６分周、２分周及び６分周回路が直列に
接続されている。これら各分周回路からの中間出力（Ｂ
ＣＫ、ＷＤＣＫ、ＬＲＣＫ）は、メモリ書込み／読み出
し以外の信号処理にも必要であるため、切換及び間引き
回路７１を分周回路群７２の前段に設けておく必要があ
る。ＸＣＫは、そのままサーボ制御用クロック（ＳＣ
Ｋ）として出力される。この切換及び間引き回路７１に
ついて図５を用いて詳しく説明する。また、図６にその
動作タイミングを示す。
す回路図である。クロック回路７中の切換及び間引き回
路７１には、ＸＣＫ（１６．９３４４ＭＨｚ）及びＶＯ
ＣＣＫ（１７．２８７２ＭＨｚ）が入力される。この切
換及び間引き回路７１は、制御信号ＳＷに応じてＸＣ
Ｋ、ＶＣＯＣＫの一方を選択する働き、及びＶＣＯＣＫ
に対して間引き処理を行う働きがある。分周回路群７２
は１２分周、１６分周、２分周及び６分周回路が直列に
接続されている。これら各分周回路からの中間出力（Ｂ
ＣＫ、ＷＤＣＫ、ＬＲＣＫ）は、メモリ書込み／読み出
し以外の信号処理にも必要であるため、切換及び間引き
回路７１を分周回路群７２の前段に設けておく必要があ
る。ＸＣＫは、そのままサーボ制御用クロック（ＳＣ
Ｋ）として出力される。この切換及び間引き回路７１に
ついて図５を用いて詳しく説明する。また、図６にその
動作タイミングを示す。
【００２８】水晶発振回路は、水晶によって１６．９３
４４ＭＨz のクロックＸＣＫを生成し、セレクタ回路及
びサーボ制御回路１０へ出力する。ＰＬＬ回路５により
生成されるＶＣＯＣＫは、２入力オア回路ＯＲ1 へ入力
される。システムコントローラ１１による制御信号ＳＷ
は、インバータＩＮＶを介して２入力オア回路ＯＲ１に
入力され、その出力は７分周回路Ａ及びシフトレジスタ
ＦＦ１、ＦＦ２の各クロック端子及びオア回路ＯＲ２へ
入力される。７分周回路Ａの出力ＱＡは７分周回路Ｂへ
入力され、その出力ＱＢはＦＦ１へ入力される。ＦＦ１
の出力はＦＦ２へ入力され、ＦＦ１の出力とＦＦ２の反
転出力とは、論理積（アンド）回路ＡＮＤへ入力され
る。ＡＮＤの出力信号Ｄ４９はＯＲ２に入力され、その
出力がＰＭＣＫとなる。セレクタ回路のＡ０端子にはＸ
ＣＫが、Ａ１端子にはＰＭＣＫが、Ｓ端子にはＳＷがそ
れぞれ入力され、その出力が信号処理系の基準クロック
（ＭＣＫ）となる。セレクタ回路は、ＳＷが“Ｌ”レベ
ルの場合はＡ０端子入力を出力し、“Ｈ”レベルの場合
はＡ１端子入力を出力する。
４４ＭＨz のクロックＸＣＫを生成し、セレクタ回路及
びサーボ制御回路１０へ出力する。ＰＬＬ回路５により
生成されるＶＣＯＣＫは、２入力オア回路ＯＲ1 へ入力
される。システムコントローラ１１による制御信号ＳＷ
は、インバータＩＮＶを介して２入力オア回路ＯＲ１に
入力され、その出力は７分周回路Ａ及びシフトレジスタ
ＦＦ１、ＦＦ２の各クロック端子及びオア回路ＯＲ２へ
入力される。７分周回路Ａの出力ＱＡは７分周回路Ｂへ
入力され、その出力ＱＢはＦＦ１へ入力される。ＦＦ１
の出力はＦＦ２へ入力され、ＦＦ１の出力とＦＦ２の反
転出力とは、論理積（アンド）回路ＡＮＤへ入力され
る。ＡＮＤの出力信号Ｄ４９はＯＲ２に入力され、その
出力がＰＭＣＫとなる。セレクタ回路のＡ０端子にはＸ
ＣＫが、Ａ１端子にはＰＭＣＫが、Ｓ端子にはＳＷがそ
れぞれ入力され、その出力が信号処理系の基準クロック
（ＭＣＫ）となる。セレクタ回路は、ＳＷが“Ｌ”レベ
ルの場合はＡ０端子入力を出力し、“Ｈ”レベルの場合
はＡ１端子入力を出力する。
【００２９】図６にＳＷが“Ｈ”レベルの場合のＰＭＣ
Ｋの生成タイミングを示す。ＳＷ＝“Ｈ”であるので、
ＯＲ１の出力は、ＶＣＯＣＫと同じである。７分周回路
Ｂの出力ＱＢは、ＶＣＯＣＫの４９分周信号になる。Ｑ
ＢはＦＦ１及びＦＦ２を介し、論理積（アンド）回路Ａ
ＮＤへ入力され出力信号Ｄ４９を得る。Ｄ４９とＯＲ１
の出力とのオアをとることによりＰＭＣＫ信号を生成す
る。ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回間引
いた信号になる。ＳＷ＝“Ｌ”の場合は、ＯＲ１の出力
は常に“Ｈ”になるため７分周回路Ａ、Ｂ及びＦＦ１、
ＦＦ２は動作しない。したがって、消費電力が節約でき
る。サーボ制御回路の基準クロック（ＳＣＫ）は、クロ
ック制御信号（ＳＷ）に左右されず、常にＸＣＫである
ので、ピックアップ及びディスクモータの制御特性に変
化はない。ＳＷが“Ｌ”レベルから“Ｈ”レベルに切り
換わったときには、メモリ６２のジッター吸収用のバッ
ファ領域をセンターに設定する。
Ｋの生成タイミングを示す。ＳＷ＝“Ｈ”であるので、
ＯＲ１の出力は、ＶＣＯＣＫと同じである。７分周回路
Ｂの出力ＱＢは、ＶＣＯＣＫの４９分周信号になる。Ｑ
ＢはＦＦ１及びＦＦ２を介し、論理積（アンド）回路Ａ
ＮＤへ入力され出力信号Ｄ４９を得る。Ｄ４９とＯＲ１
の出力とのオアをとることによりＰＭＣＫ信号を生成す
る。ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回間引
いた信号になる。ＳＷ＝“Ｌ”の場合は、ＯＲ１の出力
は常に“Ｈ”になるため７分周回路Ａ、Ｂ及びＦＦ１、
ＦＦ２は動作しない。したがって、消費電力が節約でき
る。サーボ制御回路の基準クロック（ＳＣＫ）は、クロ
ック制御信号（ＳＷ）に左右されず、常にＸＣＫである
ので、ピックアップ及びディスクモータの制御特性に変
化はない。ＳＷが“Ｌ”レベルから“Ｈ”レベルに切り
換わったときには、メモリ６２のジッター吸収用のバッ
ファ領域をセンターに設定する。
【００３０】次に、図７に示す半導体チップに形成され
た信号処理回路の同期について説明する。この信号処理
回路において、ＰＬＬ回路５によってＥＦＭ信号に同期
した第１のクロックであるＰＬＬクロック（ＶＣＯＣ
Ｋ）が生成され、これがＥＦＭ復調回路６１へ供給され
る。ＥＦＭ信号はＥＦＭ復調回路６１により同期信号と
分離された後、ＥＦＭ復調回路６１によりＥＦＭ復調さ
れ、ジッタ吸収用メモリ及び誤り訂正のインターリーブ
用メモリとして用いられるメモリ（バッファメモリ）６
２に書き込まれる。メモリ６２への書込みは再生系のＰ
ＬＬクロック（ＶＣＯＣＫ）から生成したフレームクロ
ック（ＰＦＳ）に同期して行われ、読出しは、信号処理
系の基準クロック（ＭＣＫ）から生成したフレームクロ
ック（ＭＦＳ）に同期して行われる。メモリ６２の出力
は誤り訂正回路６３に供給される。誤り訂正処理の終了
したデータは、再びメモリ６２から読出され、フレーム
クロック（ＭＦＳ）に同期して出力回路６５へ供給さ
れ、この出力回路からデータ信号として出力される。そ
してこの信号処理系の基準クロック（ＭＣＫ）は、シス
テムコントローラ１１のクロック制御信号（ＳＷ）が
“Ｌ”レベルの場合には水晶発振回路により生成された
クロック（ＸＣＫ）であり、ＳＷが“Ｈ”レベルの場合
は、ＰＬＬクロック（ＶＣＯＣＫ）から間引いて生成さ
れた第２のクロックである再生クロック（ＰＭＣＫ）で
ある。図に示すように、信号処理回路は、ＰＬＬ回路と
ともに１つの半導体チップに形成することができる。
た信号処理回路の同期について説明する。この信号処理
回路において、ＰＬＬ回路５によってＥＦＭ信号に同期
した第１のクロックであるＰＬＬクロック（ＶＣＯＣ
Ｋ）が生成され、これがＥＦＭ復調回路６１へ供給され
る。ＥＦＭ信号はＥＦＭ復調回路６１により同期信号と
分離された後、ＥＦＭ復調回路６１によりＥＦＭ復調さ
れ、ジッタ吸収用メモリ及び誤り訂正のインターリーブ
用メモリとして用いられるメモリ（バッファメモリ）６
２に書き込まれる。メモリ６２への書込みは再生系のＰ
ＬＬクロック（ＶＣＯＣＫ）から生成したフレームクロ
ック（ＰＦＳ）に同期して行われ、読出しは、信号処理
系の基準クロック（ＭＣＫ）から生成したフレームクロ
ック（ＭＦＳ）に同期して行われる。メモリ６２の出力
は誤り訂正回路６３に供給される。誤り訂正処理の終了
したデータは、再びメモリ６２から読出され、フレーム
クロック（ＭＦＳ）に同期して出力回路６５へ供給さ
れ、この出力回路からデータ信号として出力される。そ
してこの信号処理系の基準クロック（ＭＣＫ）は、シス
テムコントローラ１１のクロック制御信号（ＳＷ）が
“Ｌ”レベルの場合には水晶発振回路により生成された
クロック（ＸＣＫ）であり、ＳＷが“Ｈ”レベルの場合
は、ＰＬＬクロック（ＶＣＯＣＫ）から間引いて生成さ
れた第２のクロックである再生クロック（ＰＭＣＫ）で
ある。図に示すように、信号処理回路は、ＰＬＬ回路と
ともに１つの半導体チップに形成することができる。
【００３１】また、この可変周波数の基準クロック生成
手段（クロック回路）７、サーボ制御回路１０及びシス
テムコントローラ１１などもこの１つの半導体チップに
形成することができる。以下、この再生装置に用いるク
ロックの種類について掲載する（表１）。従来のディス
ク再生装置において各回路で使用されるクロックは表１
のＳＷ＝“Ｌ”の場合と同じであり、書き込みフレーム
クロック（ＰＦＳ）は、ＶＣＯＣＫをそのまま分周した
ものを用い、読み出しフレームクロック（信号処理系の
基準クロック）（ＭＦＳ）としては、水晶系のフレーム
クロック（ＸＦＳ）を用いる。ＳＷ＝“Ｈ”の場合は、
書込みフレームクロックとしてはＰＦＳ、読み出しフレ
ームクロック（ＭＦＳ）としては、間引かれたＶＣＯＣ
Ｋ、すなわち、ＰＭＣＫから生成されたフレームクロッ
ク（ＰＦＳ′）が用いられる。
手段（クロック回路）７、サーボ制御回路１０及びシス
テムコントローラ１１などもこの１つの半導体チップに
形成することができる。以下、この再生装置に用いるク
ロックの種類について掲載する（表１）。従来のディス
ク再生装置において各回路で使用されるクロックは表１
のＳＷ＝“Ｌ”の場合と同じであり、書き込みフレーム
クロック（ＰＦＳ）は、ＶＣＯＣＫをそのまま分周した
ものを用い、読み出しフレームクロック（信号処理系の
基準クロック）（ＭＦＳ）としては、水晶系のフレーム
クロック（ＸＦＳ）を用いる。ＳＷ＝“Ｈ”の場合は、
書込みフレームクロックとしてはＰＦＳ、読み出しフレ
ームクロック（ＭＦＳ）としては、間引かれたＶＣＯＣ
Ｋ、すなわち、ＰＭＣＫから生成されたフレームクロッ
ク（ＰＦＳ′）が用いられる。
【００３２】
【表１】
【００３３】上記の実施例においては、ＳＷ＝“Ｌ”の
ときに、外部から供給される一定のクロック（ＸＣＫ）
に基づいたフレームクロック（ＸＦＳ）でメモリ（バッ
ファメモリ）からの読み出しを行うことを想定している
が、選択手段（セレクタ）を設けずに、常にＰＬＬ系の
クロックから生成される第２のクロック（ＰＦＳ′）に
基づいてバッファメモリからの読み出しを行うシステム
も実現可能である。つまり、用途によっては、選択手段
（セレクタ）は必要ない。第１の実施例のディスク再生
装置において、同期信号が正常に検出されている場合、
ＥＦＭ復調回路６１で生成される再生フレームクロック
（ＰＦＳ）は、１フレームがＰＬＬＣＫで５８８ビット
あるので、ＶＣＯＣＫの４×５８８＝２３５２分周とな
る。従って、ＶＣＯＣＫの周波数が１７．２８７２ＭＨ
ｚのときはＰＦＳの周波数は７．３５ｋＨｚとなる。一
方、信号処理系の読み出し（Ｒ）用フレームクロック
（ＭＦＳ）は、信号処理系基準クロック（ＭＣＫ）を２
３０４分周したものである。ＳＷ＝“Ｈ”の場合、ＶＣ
ＯＣＫからＰＭＣＫを生成し、これをＭＣＫとしてい
る。ＰＭＣＫはＶＣＯＣＫの４９クロックから１回クロ
ックを間引くことにより生成されるので、ＰＭＣＫの２
３０４（＝４８×４８）分周の周波数は、ＶＣＯＣＫの
４９×４８＝２３５２分周の周波数と一致する（ＰＭＣ
Ｋの４８クロックがＶＣＯＣＫの４９クロックに相当す
る）。したがって、ＰＦＳとＭＦＳの周波数は一致する
ことになる。すなわち、メモリ６２の書込みと読み出し
の速度が同一のため、メモリオーバーは発生しない。
ときに、外部から供給される一定のクロック（ＸＣＫ）
に基づいたフレームクロック（ＸＦＳ）でメモリ（バッ
ファメモリ）からの読み出しを行うことを想定している
が、選択手段（セレクタ）を設けずに、常にＰＬＬ系の
クロックから生成される第２のクロック（ＰＦＳ′）に
基づいてバッファメモリからの読み出しを行うシステム
も実現可能である。つまり、用途によっては、選択手段
（セレクタ）は必要ない。第１の実施例のディスク再生
装置において、同期信号が正常に検出されている場合、
ＥＦＭ復調回路６１で生成される再生フレームクロック
（ＰＦＳ）は、１フレームがＰＬＬＣＫで５８８ビット
あるので、ＶＣＯＣＫの４×５８８＝２３５２分周とな
る。従って、ＶＣＯＣＫの周波数が１７．２８７２ＭＨ
ｚのときはＰＦＳの周波数は７．３５ｋＨｚとなる。一
方、信号処理系の読み出し（Ｒ）用フレームクロック
（ＭＦＳ）は、信号処理系基準クロック（ＭＣＫ）を２
３０４分周したものである。ＳＷ＝“Ｈ”の場合、ＶＣ
ＯＣＫからＰＭＣＫを生成し、これをＭＣＫとしてい
る。ＰＭＣＫはＶＣＯＣＫの４９クロックから１回クロ
ックを間引くことにより生成されるので、ＰＭＣＫの２
３０４（＝４８×４８）分周の周波数は、ＶＣＯＣＫの
４９×４８＝２３５２分周の周波数と一致する（ＰＭＣ
Ｋの４８クロックがＶＣＯＣＫの４９クロックに相当す
る）。したがって、ＰＦＳとＭＦＳの周波数は一致する
ことになる。すなわち、メモリ６２の書込みと読み出し
の速度が同一のため、メモリオーバーは発生しない。
【００３４】しかし、ディスクの傷などによる同期信号
の欠落や、トラックジャンプによる同期信号の異常発生
等により、同期信号が正常に検出されない場合は、再生
フレームクロック（ＰＦＳ）の周波数が異常になること
がある。すなわち、１フレームがＰＬＬＣＫで５８８ビ
ットにならないため、ＰＦＳの周波数がＶＣＯＣＫの２
３５２分周にならないことがある。したがって、メモリ
６２の書込みと読み出しの速度が同一にならず、メモリ
オーバーが発生し、出力データはエラーになってしまう
という問題が発生する。この様な問題を解決する別の実
施例を図８〜図１０を参照して説明する。この実施例の
クロック回路７０は、切換及び間引き回路７３、分周回
路群７４及び間引き制御回路７５を備えている。間引き
制御回路７５は、読み出し（Ｒ）フレームカウンタ７
６、書込みフレーム（Ｗ）カウンタ７７及び（Ｗ−Ｒ）
計算回路７８を備えている（図８）。切換及び間引き回
路７３は、制御信号ＳＷに応じて入力されるＸＣＫ、Ｖ
ＣＯＣＫのうちいずれか一方を選択し、信号処理系の基
準クロック（ＭＣＫ）としてＶＣＯＣＫが選択された場
合、間引き制御回路７５から与えられる制御信号ＤＰ、
ＤＭに応じた間引きを行う。分周回路群７４は、複数の
分周回路を有し、信号処理系の基準クロック（ＭＣＫ）
よりそのフレームクロック（ＭＦＳ）を生成する。
の欠落や、トラックジャンプによる同期信号の異常発生
等により、同期信号が正常に検出されない場合は、再生
フレームクロック（ＰＦＳ）の周波数が異常になること
がある。すなわち、１フレームがＰＬＬＣＫで５８８ビ
ットにならないため、ＰＦＳの周波数がＶＣＯＣＫの２
３５２分周にならないことがある。したがって、メモリ
６２の書込みと読み出しの速度が同一にならず、メモリ
オーバーが発生し、出力データはエラーになってしまう
という問題が発生する。この様な問題を解決する別の実
施例を図８〜図１０を参照して説明する。この実施例の
クロック回路７０は、切換及び間引き回路７３、分周回
路群７４及び間引き制御回路７５を備えている。間引き
制御回路７５は、読み出し（Ｒ）フレームカウンタ７
６、書込みフレーム（Ｗ）カウンタ７７及び（Ｗ−Ｒ）
計算回路７８を備えている（図８）。切換及び間引き回
路７３は、制御信号ＳＷに応じて入力されるＸＣＫ、Ｖ
ＣＯＣＫのうちいずれか一方を選択し、信号処理系の基
準クロック（ＭＣＫ）としてＶＣＯＣＫが選択された場
合、間引き制御回路７５から与えられる制御信号ＤＰ、
ＤＭに応じた間引きを行う。分周回路群７４は、複数の
分周回路を有し、信号処理系の基準クロック（ＭＣＫ）
よりそのフレームクロック（ＭＦＳ）を生成する。
【００３５】Ｒフレームカウンタ７６は、ＭＦＳをクロ
ックとするカウンタであり、データをメモリからフレー
ム単位に読み出す際の読み出しアドレスを生成する。Ｗ
フレームカウンタ７７は、ＰＦＳをクロックとするカウ
ンタであり、データをメモリへフレーム単位に書込む際
の書込みアドレスを生成する。（Ｗ−Ｒ）計算回路７８
は、Ｗフレームカウンタ７７の値と、Ｒフレームカウン
タ７６の値の差、即ち、メモリの書き込みアドレス／読
み出しアドレスの差を計算し、そのアドレス差Ｎの値に
応じて、制御信号ＤＰ、ＤＭを生成する。メモリの書込
みアドレスは、読み出しアドレスよりも常に先行する。
例えば、メモリのジッタ吸収容量が１２フレームの場
合、書き込みアドレスは通常、読み出しアドレスより６
あるいは７進んでいる。したがってアドレス差Ｎの値も
通常は６あるいは７になる。
ックとするカウンタであり、データをメモリからフレー
ム単位に読み出す際の読み出しアドレスを生成する。Ｗ
フレームカウンタ７７は、ＰＦＳをクロックとするカウ
ンタであり、データをメモリへフレーム単位に書込む際
の書込みアドレスを生成する。（Ｗ−Ｒ）計算回路７８
は、Ｗフレームカウンタ７７の値と、Ｒフレームカウン
タ７６の値の差、即ち、メモリの書き込みアドレス／読
み出しアドレスの差を計算し、そのアドレス差Ｎの値に
応じて、制御信号ＤＰ、ＤＭを生成する。メモリの書込
みアドレスは、読み出しアドレスよりも常に先行する。
例えば、メモリのジッタ吸収容量が１２フレームの場
合、書き込みアドレスは通常、読み出しアドレスより６
あるいは７進んでいる。したがってアドレス差Ｎの値も
通常は６あるいは７になる。
【００３６】制御信号ＤＰ、ＤＭは、アドレス差Ｎに応
じて、例えば、つぎのように生成する。 制御信号ＤＰ：Ｎ＝１〜３でセット（Ｈ）、Ｎ＝７〜１
２でリセット（Ｌ） 制御信号ＤＭ：Ｎ＝１０〜１２でセット（Ｈ）、Ｎ＝１
〜６でリセット（Ｌ） したがって、同期信号の異常により再生フレームクロッ
ク（ＰＦＳ）の分周数がＶＣＯＣＫの２３５２分周から
変動し、ＰＦＳの周波数が、ＭＦＳよりも低くなった場
合は、メモリへの書き込み速度が遅くなり、アドレス差
Ｎの値は小さくなる。Ｎが６から減少し３になった時、
ＤＰ＝“Ｈ”となる。この場合、クロック回路７０は、
ＭＦＳの分周数を周波数が低くなるように制御する。し
たがってＮの値も増加し７になった時、ＤＰ＝“Ｌ”と
なり、クロック回路７０は、ＭＦＳの分周数を通常状態
に戻す。逆にＰＦＳの周波数がＭＦＳよりも高くなった
場合は、メモリへの書込み速度が速くなり、アドレス差
Ｎの値は大きくなる。Ｎが６から増加し１０になった時
ＤＭ＝“Ｈ”となる。この場合、クロック回路７０は、
ＭＦＳの分周数を周波数が高くなるように制御する。し
たがってＮの値も減少し、６になった時、ＤＭ＝“Ｌ”
となり、クロック回路７０は、ＭＦＳの分周数を通常状
態に戻す。
じて、例えば、つぎのように生成する。 制御信号ＤＰ：Ｎ＝１〜３でセット（Ｈ）、Ｎ＝７〜１
２でリセット（Ｌ） 制御信号ＤＭ：Ｎ＝１０〜１２でセット（Ｈ）、Ｎ＝１
〜６でリセット（Ｌ） したがって、同期信号の異常により再生フレームクロッ
ク（ＰＦＳ）の分周数がＶＣＯＣＫの２３５２分周から
変動し、ＰＦＳの周波数が、ＭＦＳよりも低くなった場
合は、メモリへの書き込み速度が遅くなり、アドレス差
Ｎの値は小さくなる。Ｎが６から減少し３になった時、
ＤＰ＝“Ｈ”となる。この場合、クロック回路７０は、
ＭＦＳの分周数を周波数が低くなるように制御する。し
たがってＮの値も増加し７になった時、ＤＰ＝“Ｌ”と
なり、クロック回路７０は、ＭＦＳの分周数を通常状態
に戻す。逆にＰＦＳの周波数がＭＦＳよりも高くなった
場合は、メモリへの書込み速度が速くなり、アドレス差
Ｎの値は大きくなる。Ｎが６から増加し１０になった時
ＤＭ＝“Ｈ”となる。この場合、クロック回路７０は、
ＭＦＳの分周数を周波数が高くなるように制御する。し
たがってＮの値も減少し、６になった時、ＤＭ＝“Ｌ”
となり、クロック回路７０は、ＭＦＳの分周数を通常状
態に戻す。
【００３７】間引きの制御についてさらにくわしく説明
する。ＰＭＣＫは、制御信号ＤＰ、ＤＭに応じて次のよ
うに生成する。 （１）ＤＰ＝“Ｌ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回クロック
を間引くことにより生成する。この場合ＰＭＣＫの４８
クロックの周期がＶＣＯＣＫの４９クロックの周期と同
じになる。このＰＭＣＫを信号処理系の基準クロックと
して２３０４（＝４８×４８）分周することは、ＶＣＯ
ＣＫで４９×４８＝２３５２分周することと同等である
ので、ＭＦＳの周波数は７．３５ｋＨｚとなり通常の周
波数と一致する。 （２）ＤＰ＝“Ｈ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫは、ＶＣＯＣＫの４９クロックに２回クロック
を間引くことにより生成する。この場合ＰＭＣＫの４８
クロックの周期がＶＣＯＣＫの５０クロックの周期と同
じになる。
する。ＰＭＣＫは、制御信号ＤＰ、ＤＭに応じて次のよ
うに生成する。 （１）ＤＰ＝“Ｌ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫは、ＶＣＯＣＫの４９クロックに１回クロック
を間引くことにより生成する。この場合ＰＭＣＫの４８
クロックの周期がＶＣＯＣＫの４９クロックの周期と同
じになる。このＰＭＣＫを信号処理系の基準クロックと
して２３０４（＝４８×４８）分周することは、ＶＣＯ
ＣＫで４９×４８＝２３５２分周することと同等である
ので、ＭＦＳの周波数は７．３５ｋＨｚとなり通常の周
波数と一致する。 （２）ＤＰ＝“Ｈ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫは、ＶＣＯＣＫの４９クロックに２回クロック
を間引くことにより生成する。この場合ＰＭＣＫの４８
クロックの周期がＶＣＯＣＫの５０クロックの周期と同
じになる。
【００３８】このＰＭＣＫを信号処理系の基準クロック
として２３０４（＝４８×４８）分周することは、ＶＣ
ＯＣＫで５０×４８＝２４００分周することと同等であ
るので、ＭＦＳの周波数は７．２０ｋＨｚとなり通常よ
り低くなる。 （３）ＤＰ＝“Ｌ”，ＤＭ＝“Ｈ”の場合 ＰＭＣＫは、ＶＣＯＣＫとする。この場合当然ＰＭＣＫ
の４８クロックの周期がＶＣＯＣＫの４８クロックの周
期と同じになる。このＰＭＣＫを信号処理系の基準クロ
ックとして２３０４（＝４８×４８）分周することは、
ＶＣＯＣＫで４８×４８＝２３０４分周することと同等
であるので、ＭＦＳの周波数は７．５０ｋＨｚとなり通
常より高くなる。
として２３０４（＝４８×４８）分周することは、ＶＣ
ＯＣＫで５０×４８＝２４００分周することと同等であ
るので、ＭＦＳの周波数は７．２０ｋＨｚとなり通常よ
り低くなる。 （３）ＤＰ＝“Ｌ”，ＤＭ＝“Ｈ”の場合 ＰＭＣＫは、ＶＣＯＣＫとする。この場合当然ＰＭＣＫ
の４８クロックの周期がＶＣＯＣＫの４８クロックの周
期と同じになる。このＰＭＣＫを信号処理系の基準クロ
ックとして２３０４（＝４８×４８）分周することは、
ＶＣＯＣＫで４８×４８＝２３０４分周することと同等
であるので、ＭＦＳの周波数は７．５０ｋＨｚとなり通
常より高くなる。
【００３９】次に、図９に切換及び間引き回路の構成を
示す。水晶発振回路より１６．９３４４ＭＨｚのクロッ
ク（ＸＣＫ）がセレクタへ出力される。ＰＬＬ回路５に
より生成されるＶＣＯＣＫとシステムコントローラ１１
による制御信号ＳＷは、２入力アンド回路ＡＮ１に入力
し、その出力は、７分周回路Ａ及びシフトレジスタＦＦ
１、ＦＦ２の各クロック端子及びオア回路ＯＲ１へ入力
する。７分周回路Ａの出力ＱＡは、７分周回路Ｂへ入力
され、７分周回路Ｂの出力ＱＢはＦＦ１へ入力される。
ＦＦ１の出力はＦＦ２へ入力される。ＱＢ、ＦＦ１のＱ
出力、ＦＦ２のＱ出力及び前記（Ｗ−Ｒ）計算回路７８
の出力信号ＤＰ、ＤＭは、ＰＭＣＫＧ生成回路に入力さ
れ、その出力ＰＭＣＫＧは、ＯＲ１に入力される。そし
て、ＯＲ１の出力がＰＭＣＫとなる。セレクタ回路のＡ
０端子にはＸＣＫ、Ａ１端子にはＰＭＣＫ、Ｓ端子には
ＳＷがそれぞれ入力され、その出力がＭＣＫとなる。セ
レクタ回路は、ＳＷが“Ｌ”の場合には、Ａ０端子入力
が出力され、ＳＷが“Ｈ”の場合には、Ａ１端子入力が
出力される。
示す。水晶発振回路より１６．９３４４ＭＨｚのクロッ
ク（ＸＣＫ）がセレクタへ出力される。ＰＬＬ回路５に
より生成されるＶＣＯＣＫとシステムコントローラ１１
による制御信号ＳＷは、２入力アンド回路ＡＮ１に入力
し、その出力は、７分周回路Ａ及びシフトレジスタＦＦ
１、ＦＦ２の各クロック端子及びオア回路ＯＲ１へ入力
する。７分周回路Ａの出力ＱＡは、７分周回路Ｂへ入力
され、７分周回路Ｂの出力ＱＢはＦＦ１へ入力される。
ＦＦ１の出力はＦＦ２へ入力される。ＱＢ、ＦＦ１のＱ
出力、ＦＦ２のＱ出力及び前記（Ｗ−Ｒ）計算回路７８
の出力信号ＤＰ、ＤＭは、ＰＭＣＫＧ生成回路に入力さ
れ、その出力ＰＭＣＫＧは、ＯＲ１に入力される。そし
て、ＯＲ１の出力がＰＭＣＫとなる。セレクタ回路のＡ
０端子にはＸＣＫ、Ａ１端子にはＰＭＣＫ、Ｓ端子には
ＳＷがそれぞれ入力され、その出力がＭＣＫとなる。セ
レクタ回路は、ＳＷが“Ｌ”の場合には、Ａ０端子入力
が出力され、ＳＷが“Ｈ”の場合には、Ａ１端子入力が
出力される。
【００４０】図１１は、ＰＭＣＫＧ生成回路の詳細図で
ある。論理積（アンド）回路ＡＮ２へは、ＦＦ１のＱ出
力とＦＦ２の /Ｑ出力（ /Ｑは、Ｑ出力の反転）とが入
力され、その出力は、セレクタのＡ入力へ与えられる。
論理積（アンド）回路ＡＮ３へは、ＦＦ２の /Ｑ出力と
７分周回路Ｂの出力ＱＢとが入力され、その出力は、セ
レクタのＢ入力へ与えられる。セレクタのＣ入力へは、
常に“Ｌ”信号が与えられる。セレクタはＤＰ＝
“Ｌ”、ＤＭ＝“Ｌ”のときＡ入力、ＤＰ＝“Ｈ”、Ｄ
Ｍ＝“Ｌ”のときＢ入力、そして、ＤＰ＝“Ｌ”、ＤＭ
＝“Ｈ”のときにＣ入力をそれぞれ選択し、ＰＭＣＫＧ
として出力する。図１０に制御信号ＳＷが“Ｈ”の場合
のＰＭＣＫの生成タイミングを示す。ＳＷ＝“Ｈ”であ
るので、ＡＮ１の出力は、ＶＣＯＣＫと同じである。７
分周回路Ｂの出力ＱＢは、ＶＣＯＣＫの４９分周信号に
なる。ＱＢをＦＦ１、ＦＦ２によりシフトし、ＦＦ１
Ｑ、ＦＦ２Ｑを得る。
ある。論理積（アンド）回路ＡＮ２へは、ＦＦ１のＱ出
力とＦＦ２の /Ｑ出力（ /Ｑは、Ｑ出力の反転）とが入
力され、その出力は、セレクタのＡ入力へ与えられる。
論理積（アンド）回路ＡＮ３へは、ＦＦ２の /Ｑ出力と
７分周回路Ｂの出力ＱＢとが入力され、その出力は、セ
レクタのＢ入力へ与えられる。セレクタのＣ入力へは、
常に“Ｌ”信号が与えられる。セレクタはＤＰ＝
“Ｌ”、ＤＭ＝“Ｌ”のときＡ入力、ＤＰ＝“Ｈ”、Ｄ
Ｍ＝“Ｌ”のときＢ入力、そして、ＤＰ＝“Ｌ”、ＤＭ
＝“Ｈ”のときにＣ入力をそれぞれ選択し、ＰＭＣＫＧ
として出力する。図１０に制御信号ＳＷが“Ｈ”の場合
のＰＭＣＫの生成タイミングを示す。ＳＷ＝“Ｈ”であ
るので、ＡＮ１の出力は、ＶＣＯＣＫと同じである。７
分周回路Ｂの出力ＱＢは、ＶＣＯＣＫの４９分周信号に
なる。ＱＢをＦＦ１、ＦＦ２によりシフトし、ＦＦ１
Ｑ、ＦＦ２Ｑを得る。
【００４１】ＰＭＣＫＧ信号は、ＰＭＣＫＧ生成回路に
より制御信号ＤＰ、ＤＭに応じて、次のように生成す
る。ＰＭＣＫＧ信号とＶＣＯＣＫのオアをとることによ
りＰＭＣＫを生成する。 （１）ＤＰ＝“Ｌ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫＧ＝ＦＦＱ１・(/ＦＦＱ２） すなわちＰＭＣＫはＶＣＯＣＫの４９クロックに１クロ
ック間引かれる。 （２）ＤＰ＝“Ｈ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫＧ＝ＱＢ・(/ＦＦＱ２） 即ちＰＭＣＫはＶＣＯＣＫの４９クロックに２クロック
間引かれる。 （３）ＤＰ＝“Ｌ”、ＤＭ＝“Ｈ”の場合 ＰＭＣＫＧ＝“Ｌ” すなわち、ＰＭＣＫはＶＣＯＣＫと同じになる。ＳＷ＝
“Ｌ”の場合、ＡＮ１の出力は常に“Ｌ”になるため、
７分周回路Ａ、Ｂ及びＦＦ１、ＦＦ２は動作せず消費電
力を節約できる。なお、サーボ制御回路の基準クロック
は、制御信号ＳＷにかかわらず常にＸＣＫであるのでピ
ックアップ及びディスクモータの制御特性に変化はな
い。また、制御信号ＳＷが“Ｌ”から“Ｈ”に切り換わ
ったときにはメモリ６２のジッタ吸収用のバッファ領域
をセンタに設定する。
より制御信号ＤＰ、ＤＭに応じて、次のように生成す
る。ＰＭＣＫＧ信号とＶＣＯＣＫのオアをとることによ
りＰＭＣＫを生成する。 （１）ＤＰ＝“Ｌ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫＧ＝ＦＦＱ１・(/ＦＦＱ２） すなわちＰＭＣＫはＶＣＯＣＫの４９クロックに１クロ
ック間引かれる。 （２）ＤＰ＝“Ｈ”、ＤＭ＝“Ｌ”の場合 ＰＭＣＫＧ＝ＱＢ・(/ＦＦＱ２） 即ちＰＭＣＫはＶＣＯＣＫの４９クロックに２クロック
間引かれる。 （３）ＤＰ＝“Ｌ”、ＤＭ＝“Ｈ”の場合 ＰＭＣＫＧ＝“Ｌ” すなわち、ＰＭＣＫはＶＣＯＣＫと同じになる。ＳＷ＝
“Ｌ”の場合、ＡＮ１の出力は常に“Ｌ”になるため、
７分周回路Ａ、Ｂ及びＦＦ１、ＦＦ２は動作せず消費電
力を節約できる。なお、サーボ制御回路の基準クロック
は、制御信号ＳＷにかかわらず常にＸＣＫであるのでピ
ックアップ及びディスクモータの制御特性に変化はな
い。また、制御信号ＳＷが“Ｌ”から“Ｈ”に切り換わ
ったときにはメモリ６２のジッタ吸収用のバッファ領域
をセンタに設定する。
【００４２】以上説明したようにこの実施例によれば、
システムコントローラ１１の出力ＳＷが“Ｌ”の場合は
従来と同じディスク再生装置であるが、ＳＷが“Ｈ”の
場合は、信号処理系のクロックをＰＬＬ系のクロックか
ら生成するので、再生速度切り換え時やサーチ時にディ
スクモータが所定速度に到達するまでの過渡期間にメモ
リ６２のメモリオーバー（アンダーフロー／オーバーフ
ロー）が発生しない。また、ディスクの傷などによる同
期信号の欠落や、トラックジャンプによる同期信号の異
常発生などにより、同期信号が正常に検出されず、再生
フレームクロック（ＰＦＳ）の分周数が変動し、メモリ
６２の書込みアドレスと読み出しアドレスの差が変動し
ても、アドレス差に応じて信号処理系のフレームクロッ
ク（ＭＦＳ）の分周数が変動するので、メモリオーバー
が発生しない。したがって、再生データの中断期間が短
く、ディスクモータが所定速度に到達する前から再生デ
ータを得ることができる。ショックプルーフ・システム
やＣＤ−ＲＯＭシステムなどのディスクにおいては、ア
クセス速度の速い極めて有効なディスク再生装置を提供
できる。
システムコントローラ１１の出力ＳＷが“Ｌ”の場合は
従来と同じディスク再生装置であるが、ＳＷが“Ｈ”の
場合は、信号処理系のクロックをＰＬＬ系のクロックか
ら生成するので、再生速度切り換え時やサーチ時にディ
スクモータが所定速度に到達するまでの過渡期間にメモ
リ６２のメモリオーバー（アンダーフロー／オーバーフ
ロー）が発生しない。また、ディスクの傷などによる同
期信号の欠落や、トラックジャンプによる同期信号の異
常発生などにより、同期信号が正常に検出されず、再生
フレームクロック（ＰＦＳ）の分周数が変動し、メモリ
６２の書込みアドレスと読み出しアドレスの差が変動し
ても、アドレス差に応じて信号処理系のフレームクロッ
ク（ＭＦＳ）の分周数が変動するので、メモリオーバー
が発生しない。したがって、再生データの中断期間が短
く、ディスクモータが所定速度に到達する前から再生デ
ータを得ることができる。ショックプルーフ・システム
やＣＤ−ＲＯＭシステムなどのディスクにおいては、ア
クセス速度の速い極めて有効なディスク再生装置を提供
できる。
【００４３】さて、従来例や本発明の第１及び第２の実
施例で説明したディスク再生装置において、ＰＬＬ回路
が入力されたデータにロックしてデータの読取りが可能
になった後、インターリーブ、誤り訂正処理に必要なデ
ータがメモリに書き込まれ、書き込まれ次第再生データ
の出力が可能になる。しかし、ＰＬＬ回路のロック範囲
は、このＰＬＬ回路を構成する電圧制御発振器（ＶＣ
Ｏ）のばらつきによってディスク再生装置が形成された
信号処理系のＬＳＩ毎に異なる。したがって、再生速度
の切り換え時、あるいはサーチ時のアクセスタイム（有
効な再生出力が得られるまでの時間）がディスク再生装
置によって異なってしまう。例えば、ＶＯＣのばらつき
によって、ＰＬＬ回路のロック範囲が±２５％〜±４０
％でばらついているとする。この場合、±４０％の範囲
でロックするＰＬＬ回路を用いたセットのアクセスタイ
ムは、±２５％の範囲でロックするＰＬＬ回路を用いた
セットのアクセスタイムより早いことになる。ただし±
４０％でＰＬＬがロックし、データが読めていたとして
も、ディスクの回転数が変動中であるため、ディスクモ
ータの振動が大きくなったり、ピックアップから読み取
った信号にエラーが多く、その結果出力データのエラー
レートが悪化する場合がある。
施例で説明したディスク再生装置において、ＰＬＬ回路
が入力されたデータにロックしてデータの読取りが可能
になった後、インターリーブ、誤り訂正処理に必要なデ
ータがメモリに書き込まれ、書き込まれ次第再生データ
の出力が可能になる。しかし、ＰＬＬ回路のロック範囲
は、このＰＬＬ回路を構成する電圧制御発振器（ＶＣ
Ｏ）のばらつきによってディスク再生装置が形成された
信号処理系のＬＳＩ毎に異なる。したがって、再生速度
の切り換え時、あるいはサーチ時のアクセスタイム（有
効な再生出力が得られるまでの時間）がディスク再生装
置によって異なってしまう。例えば、ＶＯＣのばらつき
によって、ＰＬＬ回路のロック範囲が±２５％〜±４０
％でばらついているとする。この場合、±４０％の範囲
でロックするＰＬＬ回路を用いたセットのアクセスタイ
ムは、±２５％の範囲でロックするＰＬＬ回路を用いた
セットのアクセスタイムより早いことになる。ただし±
４０％でＰＬＬがロックし、データが読めていたとして
も、ディスクの回転数が変動中であるため、ディスクモ
ータの振動が大きくなったり、ピックアップから読み取
った信号にエラーが多く、その結果出力データのエラー
レートが悪化する場合がある。
【００４４】このような事態は、ディスク再生装置の製
造上、ＰＬＬ回路を利用したディスク再生装置としての
セットの性能ばらつきが発生することになり問題とな
る。そこで、第３の実施例では信号処理系の基準クロッ
クにＰＬＬクロックなどを用いるディスク再生装置にお
いて、ディスクの再生速度を検出する手段と、その検出
結果を基に再生データが有効か否かを判断する手段を採
用する。ディスクの再生速度を検出し、その検出結果が
ＶＣＯのロック保証範囲内であれば、再生データを有効
とすると判断する。例えば、セット間のアクセスタイム
のばらつきを抑えるため、ロック保証範囲を±２５％と
設定した場合には、たとえロック能力±４０％のＰＬＬ
回路を使用していて、ＰＬＬ回路が中心周波数から、例
えば、３５％ずれたところでロックしている場合でも、
再生データを強制的に無効としてしまう。これにより、
セット間のアクセスタイム及びエラーレートのばらつき
を揃えることができる。
造上、ＰＬＬ回路を利用したディスク再生装置としての
セットの性能ばらつきが発生することになり問題とな
る。そこで、第３の実施例では信号処理系の基準クロッ
クにＰＬＬクロックなどを用いるディスク再生装置にお
いて、ディスクの再生速度を検出する手段と、その検出
結果を基に再生データが有効か否かを判断する手段を採
用する。ディスクの再生速度を検出し、その検出結果が
ＶＣＯのロック保証範囲内であれば、再生データを有効
とすると判断する。例えば、セット間のアクセスタイム
のばらつきを抑えるため、ロック保証範囲を±２５％と
設定した場合には、たとえロック能力±４０％のＰＬＬ
回路を使用していて、ＰＬＬ回路が中心周波数から、例
えば、３５％ずれたところでロックしている場合でも、
再生データを強制的に無効としてしまう。これにより、
セット間のアクセスタイム及びエラーレートのばらつき
を揃えることができる。
【００４５】次に、図１２、図１３及び図１４を参照し
てこの第３の実施例を説明する。図１２は、ディスク再
生装置のブロック図である。図において、第１の実施例
と同様に、ディスク１をディスクモータ２により駆動
し、光学式ピックアップ３により記録されたデータが読
み取られ、読み取られたデータがＰＦ回路４に供給され
る。ＰＦ回路４は、光学式ピックアップ３の出力からフ
ォーカスエラー信号やトラッキングエラー信号を抽出
し、サーボ制御回路１０に供給すると共に再生信号を２
値化し、ＥＦＭ信号としてＰＬＬ回路５に供給される。
ＰＬＬ回路５は、ＥＦＭ信号を読み取るためのＥＦＭ信
号に同期したＰＬＬクロック（ＶＣＯＣＫ）を生成して
再生速度検出回路１２およびクロック回路７に供給す
る。ＶＣＯＣＫの周波数は、ＥＦＭ信号のビットレート
４．３２１８ＭＨｚの４倍の１７．２８７２ＭＨｚであ
る。ＥＦＭ信号読み取りクロックは、ＥＦＭ復調回路に
よりＶＣＯＣＫを４分周、２倍速再生の場合は２分周し
て生成される。信号処理回路６は、ＥＦＭ復調、サブコ
ード復調、誤り訂正処理などを行い、その出力はデジタ
ルデータとして出力されると共にＤＡＣ（デジタル・ア
ナログ・コンバータ）８へ供給される。ＤＡＣ８の出力
は、ＬＰＦ（ローパス・フィルタ）９を介して再生オー
ディオ出力として出力される。
てこの第３の実施例を説明する。図１２は、ディスク再
生装置のブロック図である。図において、第１の実施例
と同様に、ディスク１をディスクモータ２により駆動
し、光学式ピックアップ３により記録されたデータが読
み取られ、読み取られたデータがＰＦ回路４に供給され
る。ＰＦ回路４は、光学式ピックアップ３の出力からフ
ォーカスエラー信号やトラッキングエラー信号を抽出
し、サーボ制御回路１０に供給すると共に再生信号を２
値化し、ＥＦＭ信号としてＰＬＬ回路５に供給される。
ＰＬＬ回路５は、ＥＦＭ信号を読み取るためのＥＦＭ信
号に同期したＰＬＬクロック（ＶＣＯＣＫ）を生成して
再生速度検出回路１２およびクロック回路７に供給す
る。ＶＣＯＣＫの周波数は、ＥＦＭ信号のビットレート
４．３２１８ＭＨｚの４倍の１７．２８７２ＭＨｚであ
る。ＥＦＭ信号読み取りクロックは、ＥＦＭ復調回路に
よりＶＣＯＣＫを４分周、２倍速再生の場合は２分周し
て生成される。信号処理回路６は、ＥＦＭ復調、サブコ
ード復調、誤り訂正処理などを行い、その出力はデジタ
ルデータとして出力されると共にＤＡＣ（デジタル・ア
ナログ・コンバータ）８へ供給される。ＤＡＣ８の出力
は、ＬＰＦ（ローパス・フィルタ）９を介して再生オー
ディオ出力として出力される。
【００４６】システムコントローラ１１は、再生速度制
御信号（ＨＳ）及びクロックの制御信号（ＳＷ）をクロ
ック回路７へ供給する。またプレー、ストップ、曲間サ
ーチなどの制御や、ミューティングのＯＮ／ＯＦＦ制御
など、システム全体を制御する制御信号を信号処理回路
６やサーボ制御回路１０へ供給する。とくに信号処理回
路におけるミューティングのＯＮ／ＯＦＦ制御は、この
システムコントローラが再生速度検出回路１２からの検
出結果に基づいて行う。クロック回路７は、サーボ制御
回路１０の基準クロック（ＳＣＫ）である水晶系クロッ
ク（ＸＣＫ）及び信号処理回路６の基準クロック（ＭＣ
Ｋ）を出力する。水晶系のクロック（ＸＣＫ）は、再生
速度検出回路１２へも供給される。再生速度検出回路１
２は、ＰＬＬ系クロック（ＶＣＯＣＫ）を分周したもの
を水晶系クロック（ＸＣＫ）を分周したものでカウント
することにより前記ＰＬＬ系クロックの周波数を検出
し、その結果をシステムコントローラ１１へ出力する。
システムコントローラ１１では、周波数検出結果を基
に、データ出力の有効／無効を判断し、フラグ出力とし
て有効／無効フラグ信号ＦＳを出力する。また無効と判
断した場合は、例えば、信号処理回路６に対しミューテ
ィングＯＮの制御信号を出力する。
御信号（ＨＳ）及びクロックの制御信号（ＳＷ）をクロ
ック回路７へ供給する。またプレー、ストップ、曲間サ
ーチなどの制御や、ミューティングのＯＮ／ＯＦＦ制御
など、システム全体を制御する制御信号を信号処理回路
６やサーボ制御回路１０へ供給する。とくに信号処理回
路におけるミューティングのＯＮ／ＯＦＦ制御は、この
システムコントローラが再生速度検出回路１２からの検
出結果に基づいて行う。クロック回路７は、サーボ制御
回路１０の基準クロック（ＳＣＫ）である水晶系クロッ
ク（ＸＣＫ）及び信号処理回路６の基準クロック（ＭＣ
Ｋ）を出力する。水晶系のクロック（ＸＣＫ）は、再生
速度検出回路１２へも供給される。再生速度検出回路１
２は、ＰＬＬ系クロック（ＶＣＯＣＫ）を分周したもの
を水晶系クロック（ＸＣＫ）を分周したものでカウント
することにより前記ＰＬＬ系クロックの周波数を検出
し、その結果をシステムコントローラ１１へ出力する。
システムコントローラ１１では、周波数検出結果を基
に、データ出力の有効／無効を判断し、フラグ出力とし
て有効／無効フラグ信号ＦＳを出力する。また無効と判
断した場合は、例えば、信号処理回路６に対しミューテ
ィングＯＮの制御信号を出力する。
【００４７】信号処理回路６の動作の詳細は、第１の実
施例と同じであるので、図２を参照して説明する。ＰＬ
Ｌ回路５によりＥＦＭ信号に同期したＰＬＬクロック
（ＶＣＯＣＫ）が生成され、ＥＦＭ復調回路６１へ供給
される。また、ＥＦＭ信号は、ＥＦＭ復調回路６１によ
り同期信号と分離された後ＥＦＭ復調され、１フレーム
あたり、サブコードデータ１シンボル、パリティデータ
を含む３２シンボル、計３３シンボルのデータとしてメ
モリ（バッファメモリ）６２に書き込まれる。メモリ６
２は、ジッター吸収及び誤り訂正のインターリーブ用メ
モリである。メモリ（バッファメモリ）６２への書き込
みは、ＰＭＣＫを分周した再生系のＰＬＬクロック（Ｐ
ＦＳ）に同期してフレーム単位で行い、読み出しは、信
号処理系の基準クロック（ＭＣＫ）に同期してフレーム
単位で行う。メモリ６２の出力は誤り訂正回路６３に供
給され、Ｃ１、Ｃ２系列の誤り訂正処理が施される。そ
して、誤り訂正処理の終了したデータは、再びメモリ６
２から読み出され、出力回路６５へ供給される。出力回
路６５では、誤り訂正回路６３において訂正不能のデー
タがあった場合には、平均値補正処理、ミューティング
などの処理を行いＤＡＴＡ信号として出力する。
施例と同じであるので、図２を参照して説明する。ＰＬ
Ｌ回路５によりＥＦＭ信号に同期したＰＬＬクロック
（ＶＣＯＣＫ）が生成され、ＥＦＭ復調回路６１へ供給
される。また、ＥＦＭ信号は、ＥＦＭ復調回路６１によ
り同期信号と分離された後ＥＦＭ復調され、１フレーム
あたり、サブコードデータ１シンボル、パリティデータ
を含む３２シンボル、計３３シンボルのデータとしてメ
モリ（バッファメモリ）６２に書き込まれる。メモリ６
２は、ジッター吸収及び誤り訂正のインターリーブ用メ
モリである。メモリ（バッファメモリ）６２への書き込
みは、ＰＭＣＫを分周した再生系のＰＬＬクロック（Ｐ
ＦＳ）に同期してフレーム単位で行い、読み出しは、信
号処理系の基準クロック（ＭＣＫ）に同期してフレーム
単位で行う。メモリ６２の出力は誤り訂正回路６３に供
給され、Ｃ１、Ｃ２系列の誤り訂正処理が施される。そ
して、誤り訂正処理の終了したデータは、再びメモリ６
２から読み出され、出力回路６５へ供給される。出力回
路６５では、誤り訂正回路６３において訂正不能のデー
タがあった場合には、平均値補正処理、ミューティング
などの処理を行いＤＡＴＡ信号として出力する。
【００４８】システムコントローラのクロック制御信号
（ＳＷ）がローレベル“Ｌ”の場合信号処理系の基準ク
ロック（ＭＣＫ）は水晶系のＸＣＫであるので、メモリ
６２によりディスクモータ２による時間軸ジッター成分
を吸収する。また、ＳＷ信号がハイ“Ｈ”レベルの場合
は、信号処理系の基準クロック（ＭＣＫ）は、ＰＬＬ系
のＰＭＣＫであるので、メモリ６２によりディスクモー
タの時間軸ジッター成分を吸収しない。したがって、メ
モリ６２は再生速度切り換え時やサーチ時に再生系のク
ロックの周波数が水晶系のクロックの周波数と大きく異
なってもメモリオーバーが発生しない。
（ＳＷ）がローレベル“Ｌ”の場合信号処理系の基準ク
ロック（ＭＣＫ）は水晶系のＸＣＫであるので、メモリ
６２によりディスクモータ２による時間軸ジッター成分
を吸収する。また、ＳＷ信号がハイ“Ｈ”レベルの場合
は、信号処理系の基準クロック（ＭＣＫ）は、ＰＬＬ系
のＰＭＣＫであるので、メモリ６２によりディスクモー
タの時間軸ジッター成分を吸収しない。したがって、メ
モリ６２は再生速度切り換え時やサーチ時に再生系のク
ロックの周波数が水晶系のクロックの周波数と大きく異
なってもメモリオーバーが発生しない。
【００４９】再生速度検出回路１２について、さらに、
図１３及び図１４を参照して詳細に説明する。図１３に
再生速度検出回路の構成ブロック図を示し、図１４にそ
のタイミング図を示す。図１２及び図１３に示す再生速
度検出回路１２に入力されるＸＣＫは、水晶発振器の出
力であり、水晶系の１６．９３４４ＭＨｚクロックであ
る。このＸＣＫは、４８分周回路１２１に入力される。
分周回路１２１の出力（ＣＣＫ）は３５２．８ｋＨｚク
ロックであり、タイミング発生回路１２３及びカウンタ
１２４へ出力する。同じく再生速度検出回路１２に入力
されるＶＣＯＣＫは、ＰＬＬ回路５の出力であり、ディ
スクが所定速度（１倍速或いは２倍速など）で回転して
いる場合、中心周波数１７．２８７２Ｍｚのクロックで
ある。ＶＣＯＣＫは２３５２分周回路１２２に入力され
る。分周回路１２２の出力（ＰＣＫ）は、中心周波数
７．３５ｋＨｚのクロックであり、これはタイミング発
生回路１２３へ出力される。タイミング発生回路１２３
には、ＣＣＫ及びＰＣＫが入力され、そこでＰＣＫの立
ち下がりエッジにクリアパルス（ＣＬ）、ラッチパルス
（ＬＰ）が生成され、それぞれカウンタ１２４、ラッチ
１２６へ出力される。カウンタ１２４は、ＣＣＫをクロ
ックとする７ビットのカウンタであり、ＣＬでクリアさ
れる。また、カウント値９６を検出してホールドする。
図１３及び図１４を参照して詳細に説明する。図１３に
再生速度検出回路の構成ブロック図を示し、図１４にそ
のタイミング図を示す。図１２及び図１３に示す再生速
度検出回路１２に入力されるＸＣＫは、水晶発振器の出
力であり、水晶系の１６．９３４４ＭＨｚクロックであ
る。このＸＣＫは、４８分周回路１２１に入力される。
分周回路１２１の出力（ＣＣＫ）は３５２．８ｋＨｚク
ロックであり、タイミング発生回路１２３及びカウンタ
１２４へ出力する。同じく再生速度検出回路１２に入力
されるＶＣＯＣＫは、ＰＬＬ回路５の出力であり、ディ
スクが所定速度（１倍速或いは２倍速など）で回転して
いる場合、中心周波数１７．２８７２Ｍｚのクロックで
ある。ＶＣＯＣＫは２３５２分周回路１２２に入力され
る。分周回路１２２の出力（ＰＣＫ）は、中心周波数
７．３５ｋＨｚのクロックであり、これはタイミング発
生回路１２３へ出力される。タイミング発生回路１２３
には、ＣＣＫ及びＰＣＫが入力され、そこでＰＣＫの立
ち下がりエッジにクリアパルス（ＣＬ）、ラッチパルス
（ＬＰ）が生成され、それぞれカウンタ１２４、ラッチ
１２６へ出力される。カウンタ１２４は、ＣＣＫをクロ
ックとする７ビットのカウンタであり、ＣＬでクリアさ
れる。また、カウント値９６を検出してホールドする。
【００５０】エンコーダ１２５は、カウンタ１２４の７
ビットのデータＮを４ビットのデータＭにエンコードす
る。ラッチ１２６は、４ビットのラッチであり、ＬＰに
よりエンコーダ１２５の出力Ｍをラッチし、システムコ
ントローラ１１へ出力する。所定速度で再生している場
合、ＰＣＫの周波数は７．３５ｋＨｚであるので、ＬＰ
信号発生時のカウンタ１２４の値Ｎは、（３５２．８／
７．３５）−１＝４７となる。また、ＰＣＫの周波数ｆ
（ｋＨｚ）とカウンタの値Ｎとの関係は、式ｆ＝３５
２．８／（Ｎ＋１）で表わされる。エンコード値Ｍ、カ
ウンタ値Ｎ、ＰＣＫの周波数ｆ及び中心周波数からの偏
差Ｄの関係は、例えば、次の表２のようになる。ラッチ
１２６によりラッチされたエンコーダ１２５の出力Ｍ
は、再生速度検出回路１２の検出結果としてシステムコ
ントローラ１１へ供給され、システムコトローラ１１
は、この結果を基にしてデータ出力の有効／無効を判断
し、無効と判断した場合には信号処理回路６に対してミ
ューティングＯＮの信号を出力する。
ビットのデータＮを４ビットのデータＭにエンコードす
る。ラッチ１２６は、４ビットのラッチであり、ＬＰに
よりエンコーダ１２５の出力Ｍをラッチし、システムコ
ントローラ１１へ出力する。所定速度で再生している場
合、ＰＣＫの周波数は７．３５ｋＨｚであるので、ＬＰ
信号発生時のカウンタ１２４の値Ｎは、（３５２．８／
７．３５）−１＝４７となる。また、ＰＣＫの周波数ｆ
（ｋＨｚ）とカウンタの値Ｎとの関係は、式ｆ＝３５
２．８／（Ｎ＋１）で表わされる。エンコード値Ｍ、カ
ウンタ値Ｎ、ＰＣＫの周波数ｆ及び中心周波数からの偏
差Ｄの関係は、例えば、次の表２のようになる。ラッチ
１２６によりラッチされたエンコーダ１２５の出力Ｍ
は、再生速度検出回路１２の検出結果としてシステムコ
ントローラ１１へ供給され、システムコトローラ１１
は、この結果を基にしてデータ出力の有効／無効を判断
し、無効と判断した場合には信号処理回路６に対してミ
ューティングＯＮの信号を出力する。
【００５１】
【表２】
【００５２】信号処理回路６では、誤り訂正回路６３に
おいて、訂正不能のデータがあった場合に前記ミューテ
ィングＯＮ信号を出力してミューティング処理を行う。
たとえば、ＰＬＬ回路におけるＶＣＯの発振が中心周波
数に対して、−２５％〜＋２５％（Ｄ）の範囲でロック
が保証されているとすれば、再生速度検出回路の検出結
果（Ｎ）が、３〜１０の範囲のデータを有効とすれば良
い。なお、第３の実施例は、前述の第１の実施例のディ
スク再生装置に適用したが本発明は、このような再生装
置のみに適用されるものではない。例えば、前述の第２
の実施例のディスク再生装置や発明者等が先に提案した
ディスクモータが所定速度に到達するまでの過渡期間に
ジッター吸収や誤り訂正などのインターリーｚブ用バッ
ファメモリのバッファオーバーを防止するためにメモリ
アドレスをフレーム単位に管理し書き込みアドレスと読
み出しアドレスの差に応じてシステム基準クロックを切
換える手段を採用するディスク再生装置（特願平４−３
５９９４１号）に対しても適用することができ、この適
用によって再生速度切換え時あるいはサーチ時のアクセ
スタイムを均一化することができるのでセット間ばらつ
きのないディスク再生装置を提供することができる。ま
た、第１の実施例のディスク再生装置と第２の実施例の
ディスク再生装置を組合わせて形成されたディスク再生
装置に適用するようにこれらのディスク再生装置を適宜
組み合わせる事もできる。
おいて、訂正不能のデータがあった場合に前記ミューテ
ィングＯＮ信号を出力してミューティング処理を行う。
たとえば、ＰＬＬ回路におけるＶＣＯの発振が中心周波
数に対して、−２５％〜＋２５％（Ｄ）の範囲でロック
が保証されているとすれば、再生速度検出回路の検出結
果（Ｎ）が、３〜１０の範囲のデータを有効とすれば良
い。なお、第３の実施例は、前述の第１の実施例のディ
スク再生装置に適用したが本発明は、このような再生装
置のみに適用されるものではない。例えば、前述の第２
の実施例のディスク再生装置や発明者等が先に提案した
ディスクモータが所定速度に到達するまでの過渡期間に
ジッター吸収や誤り訂正などのインターリーｚブ用バッ
ファメモリのバッファオーバーを防止するためにメモリ
アドレスをフレーム単位に管理し書き込みアドレスと読
み出しアドレスの差に応じてシステム基準クロックを切
換える手段を採用するディスク再生装置（特願平４−３
５９９４１号）に対しても適用することができ、この適
用によって再生速度切換え時あるいはサーチ時のアクセ
スタイムを均一化することができるのでセット間ばらつ
きのないディスク再生装置を提供することができる。ま
た、第１の実施例のディスク再生装置と第２の実施例の
ディスク再生装置を組合わせて形成されたディスク再生
装置に適用するようにこれらのディスク再生装置を適宜
組み合わせる事もできる。
【００５３】次に、本発明に基づいて一つの半導体チッ
プ上に形成された信号処理回路を図１５を参照して説明
する。１つの半導体チップ上にＰＬＬ回路５、クロック
回路７及び信号処理回路６が形成されている。信号処理
回路６には、ＥＦＭ復調回路６１、バッファメモリ６
２、エラー訂正回路６３、サブコード復調回路６４及び
出力回路６５が形成されデータバスに接続されている。
バッファメモリ６２は、メモリ制御回路６６によりアド
レス信号、アドレスストローブ信号及びリード／ライト
信号といった制御信号を介して制御される。クロック回
路７は本発明の第１の実施例に基づくクロック回路７又
は第２の実施例に基づくクロック生成回路７０でよい。
またこの半導体チップ上にはＤＡＣインターフェイス回
路８０（ここにはクロック回路７で生成されたＭＦＳ、
ＷＤＣＫ、ＬＲＣＫ、ＢＣＫなどのクロック信号が供給
される）も形成されている。これらのクロック信号は出
力端子を介してＤＡＣ８へ供給され、ＤＡＣ８での信号
処理に使用される。これらの回路のほかに、本発明の第
３の実施例に基づく速度検出回路もこの半導体チップ上
に形成され得る。さらにサーボ制御回路、システムコン
トローラ、ＣＬＶ回路、デジタルフィルタ、ＤＡＣ及び
他のインターフェイス回路も同じ半導体チップ上に形成
することもできる。ＥＦＭ復調回路６１はラッチパルス
（ＥＦＭＬＰ）をシンクパターンの検出に応答して生成
する。シンクパターンはクロック（ＶＣＯＣＫ）に同期
したＥＦＭデータに含まれるので、このＥＦＭＬＰはＶ
ＣＯＣＫに応答している。ＥＦＭＬＰに応答してＥＦＭ
復調回路６１は復調されたＥＦＭデータをラッチする。
プ上に形成された信号処理回路を図１５を参照して説明
する。１つの半導体チップ上にＰＬＬ回路５、クロック
回路７及び信号処理回路６が形成されている。信号処理
回路６には、ＥＦＭ復調回路６１、バッファメモリ６
２、エラー訂正回路６３、サブコード復調回路６４及び
出力回路６５が形成されデータバスに接続されている。
バッファメモリ６２は、メモリ制御回路６６によりアド
レス信号、アドレスストローブ信号及びリード／ライト
信号といった制御信号を介して制御される。クロック回
路７は本発明の第１の実施例に基づくクロック回路７又
は第２の実施例に基づくクロック生成回路７０でよい。
またこの半導体チップ上にはＤＡＣインターフェイス回
路８０（ここにはクロック回路７で生成されたＭＦＳ、
ＷＤＣＫ、ＬＲＣＫ、ＢＣＫなどのクロック信号が供給
される）も形成されている。これらのクロック信号は出
力端子を介してＤＡＣ８へ供給され、ＤＡＣ８での信号
処理に使用される。これらの回路のほかに、本発明の第
３の実施例に基づく速度検出回路もこの半導体チップ上
に形成され得る。さらにサーボ制御回路、システムコン
トローラ、ＣＬＶ回路、デジタルフィルタ、ＤＡＣ及び
他のインターフェイス回路も同じ半導体チップ上に形成
することもできる。ＥＦＭ復調回路６１はラッチパルス
（ＥＦＭＬＰ）をシンクパターンの検出に応答して生成
する。シンクパターンはクロック（ＶＣＯＣＫ）に同期
したＥＦＭデータに含まれるので、このＥＦＭＬＰはＶ
ＣＯＣＫに応答している。ＥＦＭＬＰに応答してＥＦＭ
復調回路６１は復調されたＥＦＭデータをラッチする。
【００５４】メモリ制御回路６６について図１６を参照
して詳細に説明する。メモリ制御回路６６は第１のセレ
クタ６６１、ＯＲゲート６６２、Ｗ１カウンタ６６３、
Ｒ１カウンタ６６４、第２のセレクタ６６５、Ｗ２カウ
ンタ６６６、ＲＯＭ６６７及び第３のセレクタ６６８を
含む。ＥＦＭ復調回路６１とエラー訂正回路６３との出
力は第１のセレクタ６６１の第１入力（Ａ）と第２入力
（Ｂ）とにそれぞれ与えられる。第１のセレクタ６６１
の出力はバッファメモリ６２に書き込みデータとして与
えられる。復調されたＥＦＭ信号の書き込みを制御する
ＥＦＭ−ＷＴ信号は第１のセレクタ６６１の制御入力
（Ｓ）に与えられる。このＥＦＭ−ＷＴ信号とエラー訂
正回路６３で生成されたエラー訂正信号の書き込みを制
御するＥＣ−ＷＴ信号とはＯＲゲート６６２に与えら
れ、このＯＲゲートの出力信号はバッファメモリ６２の
書き込み／読み出し制御入力（Ｗ／ /Ｒ）へ与えられ
る。クロックＰＦＳとＭＦＳとはＷ１カウンタ６６３と
Ｒ１カウンタ６６４とそれぞれ与えられ、これらカウン
タの出力はフレームアドレスとして第２のセレクタ６６
５を介してバッファメモリ６２へ与えられる。ラッチパ
ルス（ＥＦＭＬＰ）はＷ２カウンタ６６６へ与えられ
る。Ｗ２カウンタ６６６とＲＯＭ６６７との出力は、第
３のセレクタ６６８の第１の入力（Ａ）と第２の入力
（Ｂ）とへそれぞれ与えられる。第３のセレクタの出力
はバッファメモリ６２へシンボルアドレスとして与えら
れる。
して詳細に説明する。メモリ制御回路６６は第１のセレ
クタ６６１、ＯＲゲート６６２、Ｗ１カウンタ６６３、
Ｒ１カウンタ６６４、第２のセレクタ６６５、Ｗ２カウ
ンタ６６６、ＲＯＭ６６７及び第３のセレクタ６６８を
含む。ＥＦＭ復調回路６１とエラー訂正回路６３との出
力は第１のセレクタ６６１の第１入力（Ａ）と第２入力
（Ｂ）とにそれぞれ与えられる。第１のセレクタ６６１
の出力はバッファメモリ６２に書き込みデータとして与
えられる。復調されたＥＦＭ信号の書き込みを制御する
ＥＦＭ−ＷＴ信号は第１のセレクタ６６１の制御入力
（Ｓ）に与えられる。このＥＦＭ−ＷＴ信号とエラー訂
正回路６３で生成されたエラー訂正信号の書き込みを制
御するＥＣ−ＷＴ信号とはＯＲゲート６６２に与えら
れ、このＯＲゲートの出力信号はバッファメモリ６２の
書き込み／読み出し制御入力（Ｗ／ /Ｒ）へ与えられ
る。クロックＰＦＳとＭＦＳとはＷ１カウンタ６６３と
Ｒ１カウンタ６６４とそれぞれ与えられ、これらカウン
タの出力はフレームアドレスとして第２のセレクタ６６
５を介してバッファメモリ６２へ与えられる。ラッチパ
ルス（ＥＦＭＬＰ）はＷ２カウンタ６６６へ与えられ
る。Ｗ２カウンタ６６６とＲＯＭ６６７との出力は、第
３のセレクタ６６８の第１の入力（Ａ）と第２の入力
（Ｂ）とへそれぞれ与えられる。第３のセレクタの出力
はバッファメモリ６２へシンボルアドレスとして与えら
れる。
【００５５】復調されたＥＦＭデータがバッファメモリ
６２に格納されるときは、第１、第２及び第３のセレク
タ６６１、６６５、６６８はそれらの第１の入力（Ａ）
を制御入力としての“Ｈ”ＥＦＭ−ＷＴ信号に基づいて
選択する。この結果、Ｗ１カウンタ６６３の出力はバッ
ファメモリ６２へフレームアドレスとして、Ｗ２カウン
タ６６６の出力はシンボルアドレスとして与えられる。
訂正されたシンボルがバッファメモリ６２に格納される
ときは、第１、第２及び第３のセレクタ６６１、６６
５、６６８はそれらの第２の入力（Ｂ）を制御入力とし
ての“Ｌ”ＥＦＭ−ＷＴ信号に基づいて選択する。この
結果、Ｒ１カウンタ６６４の出力はバッファメモリ６２
へフレームアドレスとして、ＲＯＭ６６７の出力はシン
ボルアドレスとして与えられる。復調されたＥＦＭデー
タ又は訂正されたシンボルがバッファメモリ６２へ格納
される際、“Ｈ”レベルの信号がＱＲゲート６６２を介
して書き込み／読み出し制御入力（Ｗ／ /Ｒ）へ与えら
れる。
６２に格納されるときは、第１、第２及び第３のセレク
タ６６１、６６５、６６８はそれらの第１の入力（Ａ）
を制御入力としての“Ｈ”ＥＦＭ−ＷＴ信号に基づいて
選択する。この結果、Ｗ１カウンタ６６３の出力はバッ
ファメモリ６２へフレームアドレスとして、Ｗ２カウン
タ６６６の出力はシンボルアドレスとして与えられる。
訂正されたシンボルがバッファメモリ６２に格納される
ときは、第１、第２及び第３のセレクタ６６１、６６
５、６６８はそれらの第２の入力（Ｂ）を制御入力とし
ての“Ｌ”ＥＦＭ−ＷＴ信号に基づいて選択する。この
結果、Ｒ１カウンタ６６４の出力はバッファメモリ６２
へフレームアドレスとして、ＲＯＭ６６７の出力はシン
ボルアドレスとして与えられる。復調されたＥＦＭデー
タ又は訂正されたシンボルがバッファメモリ６２へ格納
される際、“Ｈ”レベルの信号がＱＲゲート６６２を介
して書き込み／読み出し制御入力（Ｗ／ /Ｒ）へ与えら
れる。
【００５６】図１７は復調されたＥＦＭ信号のバッファ
メモリへのＥＦＭ−ＷＴ信号の生成を説明するタイミン
グチャートである。メモリ制御回路６６の中でＥＦＭ−
ＷＴ信号が、ラッチパルス（ＥＦＭＬＰ）とそれに続く
復調されたＥＦＭデータ書き込みのための可能なメモリ
アクセス期間“Ｗ”に応答して発生される。このメモリ
アクセス期間は４つの期間に分けられる。１つは復調さ
れたＥＦＭデータを書き込むための期間である（図１７
の白枠のＷ期間）。その他の３つは、図１７の斜線枠の
期間であり、エラー訂正前の読み出し、エラー訂正後の
書き込み、そしてエラー訂正後の再生データの読み出し
が行われる期間である。
メモリへのＥＦＭ−ＷＴ信号の生成を説明するタイミン
グチャートである。メモリ制御回路６６の中でＥＦＭ−
ＷＴ信号が、ラッチパルス（ＥＦＭＬＰ）とそれに続く
復調されたＥＦＭデータ書き込みのための可能なメモリ
アクセス期間“Ｗ”に応答して発生される。このメモリ
アクセス期間は４つの期間に分けられる。１つは復調さ
れたＥＦＭデータを書き込むための期間である（図１７
の白枠のＷ期間）。その他の３つは、図１７の斜線枠の
期間であり、エラー訂正前の読み出し、エラー訂正後の
書き込み、そしてエラー訂正後の再生データの読み出し
が行われる期間である。
【００５７】バッファメモリに対するアクセスについて
詳細な説明を行う。バッファメモリ６２のアクセスには
次の６つがある。 アクセス１：ＥＦＭ復調データの書き込み（３２シンボ
ル／フレーム） アクセス２：Ｃ１訂正前の読み出し（３２シンボル／フ
レーム） アクセス３：エラーのあるシンボルの訂正 エラーのあるシンボルの読み出し（２シンボル／フレー
ム） 訂正済みシンボルの書き込み（２シンボル／フレーム） アクセス４：Ｃ２訂正前の読み出し（２８シンボル／フ
レーム） アクセス５：エラーのあるシンボルの訂正 エラーのあるシンボルの読み出し（３シンボル／フレー
ム） 訂正済みシンボルの書き込み（３シンボル／フレーム） アクセス６：出力すべき再生データの読み出し（２４シ
ンボル／フレーム）
詳細な説明を行う。バッファメモリ６２のアクセスには
次の６つがある。 アクセス１：ＥＦＭ復調データの書き込み（３２シンボ
ル／フレーム） アクセス２：Ｃ１訂正前の読み出し（３２シンボル／フ
レーム） アクセス３：エラーのあるシンボルの訂正 エラーのあるシンボルの読み出し（２シンボル／フレー
ム） 訂正済みシンボルの書き込み（２シンボル／フレーム） アクセス４：Ｃ２訂正前の読み出し（２８シンボル／フ
レーム） アクセス５：エラーのあるシンボルの訂正 エラーのあるシンボルの読み出し（３シンボル／フレー
ム） 訂正済みシンボルの書き込み（３シンボル／フレーム） アクセス６：出力すべき再生データの読み出し（２４シ
ンボル／フレーム）
【００５８】ＥＣ−ＷＴ信号は、エラー訂正回路でアク
セス３及びアクセス５における訂正済みシンボルの書き
込みの際に生成される。上記のすべてのアクセスは信号
処理系のフレームクロックに同期したメモリアクセス期
間の中で行われる。つまり、図１７の中段に示されてい
るアクセス期間は信号処理系のフレームクロック（ＭＦ
Ｓ）に対応して区切られている。復調されたＥＦＭ信号
のバッファメモリへの書き込みはこの区切られた期間の
うち、許された期間（図１７のメモリアクセス期間内の
“Ｗ”期間）に割り当てられる。図１７にあるように、
復調されたＥＦＭ信号のバッファメモリへの書き込みを
制御するＥＦＭ−ＷＴ信号は、再生系の基準クロック
（ＶＣＯＣＫ）に応じて発生されるラッチパルス（ＥＦ
ＭＬＰ）にも応答して発生される。例えば、ラッチパル
スのパルスｕi 、ｕj が発生してから出現する最初の
“Ｗ”期間に、このパルスに応答してＥＦＭ−ＷＴ信号
のパルスｖi 、ｖj が発生される。したがって、“アク
セス１”は再生系の基準クロック（ＶＣＯＣＫ）及び再
生系のフレームクロック（ＰＦＳ）に応答している。こ
れが、「復調されたＥＦＭデータのバッファメモリへの
書き込みが再生系のクロックに同期して行われる」の意
味するところである。別の見方をすれば復調されたＥＦ
Ｍデータのバッファメモリへの書き込みは信号処理系の
クロックと再生系のクロックとの両者に応答して行われ
るともいえる。なお同じ書き込みでも、エラー訂正を済
ませたデータ（シンボル）の書き込みは信号処理系のク
ロックに同期して行われる。
セス３及びアクセス５における訂正済みシンボルの書き
込みの際に生成される。上記のすべてのアクセスは信号
処理系のフレームクロックに同期したメモリアクセス期
間の中で行われる。つまり、図１７の中段に示されてい
るアクセス期間は信号処理系のフレームクロック（ＭＦ
Ｓ）に対応して区切られている。復調されたＥＦＭ信号
のバッファメモリへの書き込みはこの区切られた期間の
うち、許された期間（図１７のメモリアクセス期間内の
“Ｗ”期間）に割り当てられる。図１７にあるように、
復調されたＥＦＭ信号のバッファメモリへの書き込みを
制御するＥＦＭ−ＷＴ信号は、再生系の基準クロック
（ＶＣＯＣＫ）に応じて発生されるラッチパルス（ＥＦ
ＭＬＰ）にも応答して発生される。例えば、ラッチパル
スのパルスｕi 、ｕj が発生してから出現する最初の
“Ｗ”期間に、このパルスに応答してＥＦＭ−ＷＴ信号
のパルスｖi 、ｖj が発生される。したがって、“アク
セス１”は再生系の基準クロック（ＶＣＯＣＫ）及び再
生系のフレームクロック（ＰＦＳ）に応答している。こ
れが、「復調されたＥＦＭデータのバッファメモリへの
書き込みが再生系のクロックに同期して行われる」の意
味するところである。別の見方をすれば復調されたＥＦ
Ｍデータのバッファメモリへの書き込みは信号処理系の
クロックと再生系のクロックとの両者に応答して行われ
るともいえる。なお同じ書き込みでも、エラー訂正を済
ませたデータ（シンボル）の書き込みは信号処理系のク
ロックに同期して行われる。
【００５９】本発明は、変調された信号に同期した第１
のクロックに対し予め間引き処理を行うことによって第
２のクロックを生成し、このような構成を採用すること
により既存の分周回路群を利用してデスクから得られた
変調された信号に応じて周波数の変化する第２のクロッ
ク信号を容易に生成することができる。また、本発明
は、以上のような構成により、システムコントローラの
出力ＳＷがＬレベルの場合は従来と同じディスク再生装
置であるが、ＳＷがＨレベルの場合は、信号処理系の基
準クロックを再生クロックから形成したＰＬＬ系のクロ
ックから生成するので、再生速度切り換え時やサーチ時
にディスクモータが所定速度に到達するまでの過渡期間
にメモリのメモリオーバー（アンダーフロー／オーバー
フロー）が発生しない。したがって、再生データの中断
期間が短く、ディスクモータが所定速度に到達する前か
ら再生データを得ることができる。ショックプルーフ・
システムやＣＤ−ＲＯＭシステムなどのディスクにおい
てはアクセス速度の速い極めて有効なディスク再生装置
を提供できる。また、ディスクの傷などによる同期信号
の欠落や、トラックジャンプによる同期信号の異常発生
などにより、同期信号が正常に検出されず、再生フレー
ムクロックの分周数が変動し、メモリの書込みアドレス
と読み出しアドレスの差が変動しても、アドレス差に応
じて信号処理系のフレームクロックの分周数が変動する
ので、メモリオーバーが発生しない。したがって、再生
データの中断期間が短く、ディスクモータが所定速度に
到達する前から再生データを得ることができる。ショッ
クプルーフ・システムやＣＤ−ＲＯＭシステムなどのデ
ィスクにおいては、アクセス速度の速い極めて有効なデ
ィスク再生装置を提供できる。さらに、ディスクの再生
速度を検出し、その検出結果がＶＣＯのロック保証範囲
内であれば、再生データを有効とすると判断することに
より、ディスク再生装置の性能ばらつきを小さくでき、
再生速度切り換え時、あるいは、サーチ時のアクセスタ
イムを均一化でき、セット間ばらつきのないディスク再
生装置を提供できる。
のクロックに対し予め間引き処理を行うことによって第
２のクロックを生成し、このような構成を採用すること
により既存の分周回路群を利用してデスクから得られた
変調された信号に応じて周波数の変化する第２のクロッ
ク信号を容易に生成することができる。また、本発明
は、以上のような構成により、システムコントローラの
出力ＳＷがＬレベルの場合は従来と同じディスク再生装
置であるが、ＳＷがＨレベルの場合は、信号処理系の基
準クロックを再生クロックから形成したＰＬＬ系のクロ
ックから生成するので、再生速度切り換え時やサーチ時
にディスクモータが所定速度に到達するまでの過渡期間
にメモリのメモリオーバー（アンダーフロー／オーバー
フロー）が発生しない。したがって、再生データの中断
期間が短く、ディスクモータが所定速度に到達する前か
ら再生データを得ることができる。ショックプルーフ・
システムやＣＤ−ＲＯＭシステムなどのディスクにおい
てはアクセス速度の速い極めて有効なディスク再生装置
を提供できる。また、ディスクの傷などによる同期信号
の欠落や、トラックジャンプによる同期信号の異常発生
などにより、同期信号が正常に検出されず、再生フレー
ムクロックの分周数が変動し、メモリの書込みアドレス
と読み出しアドレスの差が変動しても、アドレス差に応
じて信号処理系のフレームクロックの分周数が変動する
ので、メモリオーバーが発生しない。したがって、再生
データの中断期間が短く、ディスクモータが所定速度に
到達する前から再生データを得ることができる。ショッ
クプルーフ・システムやＣＤ−ＲＯＭシステムなどのデ
ィスクにおいては、アクセス速度の速い極めて有効なデ
ィスク再生装置を提供できる。さらに、ディスクの再生
速度を検出し、その検出結果がＶＣＯのロック保証範囲
内であれば、再生データを有効とすると判断することに
より、ディスク再生装置の性能ばらつきを小さくでき、
再生速度切り換え時、あるいは、サーチ時のアクセスタ
イムを均一化でき、セット間ばらつきのないディスク再
生装置を提供できる。
【図１】本発明の第１の実施例のディスク再生装置のブ
ロック図。
ロック図。
【図２】第１の実施例の信号処理回路のブロック図。
【図３】第２の実施例の信号処理回路のＥＦＭ復調回路
のブロック図。
のブロック図。
【図４】第２の実施例のクロック回路のブロック図。
【図５】第１の実施例のクロック回路のブロック図。
【図６】第１の実施例のクロック回路のタイミング図。
【図７】本発明の実施例の半導体チップに形成された信
号処理回路の同期を説明するブロック図。
号処理回路の同期を説明するブロック図。
【図８】第２の実施例のクロック回路のブロック図。
【図９】第２の実施例のクロック回路の切換及び間引き
回路のブロック図。
回路のブロック図。
【図１０】第２の実施例のクロック回路のタイミング
図。
図。
【図１１】図９の切換及び間引き回路のＰＭＣＫＧ生成
回路のブロック図。
回路のブロック図。
【図１２】第３の実施例のディスク再生装置のブロック
図。
図。
【図１３】第３の実施例の再生速度検出回路のブロック
図。
図。
【図１４】第３の実施例の再生速度検出回路のタイミン
グ図。
グ図。
【図１５】半導体チップ上の信号処理回路の動作を説明
するブロック図。
するブロック図。
【図１６】メモリ制御回路の動作を説明するブロック
図。
図。
【図１７】ＥＦＭ−ＷＴ信号の生成を説明するタイミン
グチャ−ト図。
グチャ−ト図。
【図１８】従来の再生クロックとシステム基準クロック
の関係を示す説明図。
の関係を示す説明図。
【図１９】従来のサーチ時の再生クロックの変化を説明
する説明図。
する説明図。
１ ディスク ２ ディスクモータ ３ ピックアップ素子（ＰＵ） ４ ＲＦ回路 ５ ＰＬＬ回路 ６ 信号処理回路 ７、７０ クロック回路 ８ ＤＡＣ ９ ＬＰＦ １０ サーボ制御回路 １１ システムコントローラ １２ 水晶発振回路（Ｘ′tal) ６１ ＥＦＭ復調回路 ６２ メモリ ６３ 誤り訂正回路 ６４ サブコード復調回路 ６５ 出力回路 ６６ メモリ制御回路 ７１、７３ 切換及び間引き回路 ７２、７４、１２１、１２２、６１１ 分周回路 ７５ 間引き制御回路 ７６ Ｒフレームカウンタ ７７ Ｗフレームカウンタ ７８ （Ｗ−Ｒ）計算回路 ８０ ＤＡＣインタ−フェイス（Ｉ／Ｆ）回路 １２３ タイミング発生回路 １２４ カウンタ回路 １２５ エンコーダ回路 １２６ ラッチ回路 ６１２ 同期信号分離・保護及び分周回路 ６６１、６６５、６６８、 セレクタ ６６２ ＯＲゲ−ト ６６３、６６４、６６６ カウンタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小畠 宏 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 (56)参考文献 特開 平４−216373（ＪＰ，Ａ) 特開 平５−189885（ＪＰ，Ａ)
Claims (18)
- 【請求項１】 ディスクから情報データを読み取る手段
と、 前記情報データを２値化して変調された信号を生成する
手段と、 前記変調された信号を復調し、再生データを生成する手
段と、 前記変調された信号に同期した第１のクロックを生成す
る第１のクロック生成手段と、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成し、これを基準クロックとして出
力する第２のクロック生成手段と、 前記再生データを格納するメモリ手段と、 前記第１のクロックに同期して前記再生データを書込
み、前記基準クロックに同期して前記再生データを読み
出すメモリ制御手段とを有することを特徴とするディス
ク再生装置。 - 【請求項２】 ディスクから情報データを読み取る手段
と、 前記情報データを２値化して変調された信号を生成する
手段と、 前記変調された信号を復調し、再生データを生成する手
段と、 前記変調された信号に同期した第１のクロックを生成す
る第１のクロック生成手段と、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成する第２のクロック生成手段と、 供給される所定周波数のクロックと前記第２のクロック
のうちいずれかを、制御信号に応じて選択し、選択した
クロックを基準クロックとして出力するクロック選択手
段と、 前記再生データを格納するメモリ手段と、 前記第１のクロックに同期して前記再生データを書込
み、前記基準クロックに同期して前記再生データを読み
出すメモリ制御手段とを有することを特徴とするディス
ク再生装置。 - 【請求項３】 前記所定周波数のクロックを供給する水
晶発振手段を更に備えたことを特徴とする請求項２に記
載のディスク再生装置。 - 【請求項４】 前記メモリ手段に格納されている再生デ
ータの量に応じて前記第２のクロック生成手段を制御す
るクロック制御手段を更に有することを特徴とする請求
項２又は請求項３に記載のディスク再生装置。 - 【請求項５】 前記クロック制御手段は、前記メモリ手
段に格納されている再生データ量が所定量より小さい場
合、前記間引き処理における間引き量を増加し、前記再
生データ量が所定量より大きい場合、前記間引き処理に
おける間引き量を減少させることを特徴とする請求項４
に記載のディスク再生装置。 - 【請求項６】 ディスクから読み取られた情報データを
２値化して得られるデータ信号に同期した第１のクロッ
クを生成する第１のクロック生成回路と、 前記データ信号を復調し、再生データを生成するデータ
信号復調回路と、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成し、これを基準クロックとして出
力する第２のクロック生成回路と、 前記第１のクロックに同期して前記再生データをメモリ
に書込み、前記基準クロックに同期して前記再生データ
をメモリから読み出すメモリ制御回路とを有することを
特徴とする信号処理回路。 - 【請求項７】 ディスクから読み取られた情報データを
２値化して得られるデータ信号に同期した第１のクロッ
クを生成する第１のクロック生成回路と、 前記データ信号を復調し、再生データを生成するデータ
信号復調回路と、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成する第２のクロック生成回路と、 供給される所定周波数のクロックと前記第２のクロック
のうちいずれかを、制御信号に応じて選択し、選択した
クロックを基準クロックとして出力するクロック選択回
路と、 前記第１のクロックに同期して前記再生データをメモリ
に書込み、前記基準クロックに同期して前記再生データ
をメモリから読み出すメモリ制御回路とを有することを
特徴とする信号処理回路。 - 【請求項８】 前記メモリに書込まれる再生データの量
に応じて前記第２のクロック生成回路を制御するクロッ
ク制御回路を更に有することを特徴とする請求項７に記
載の信号処理回路。 - 【請求項９】 前記クロック制御回路は、前記メモリに
書込まれて格納されている再生データ量が所定量より小
さい場合、前記間引き処理における間引き量を増加し、
前記再生データ量が所定量より大きい場合、前記間引き
処理における間引き量を減少させることを特徴とする請
求項８に記載の信号処理回路。 - 【請求項１０】 ディスクに記録された情報を再生する
方法であり、 ディスクから情報データを読み取るステップと、 前記情報データを２値化して変調された信号を生成する
ステップと、 前記変調された信号を復調し、再生データを生成するス
テップと、 前記変調された信号に同期した第１のクロックを生成す
るステップと、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成するステップと、 所定周波数のクロックと前記第２のクロックのうちいず
れかを、制御信号に応じて選択し、選択したクロックを
基準クロックとするステップと、 前記第１のクロックに同期して前記再生データをメモリ
手段へ書込むステップと、 前記基準クロックに同期して前記再生データをメモリ手
段から読み出すステップとを備えていることを特徴とす
る再生方法。 - 【請求項１１】 ディスクから情報データを読み取る手
段と、 前記情報データを２値化して変調された信号を生成する
手段と、 前記変調された信号を復調し、再生データを生成する手
段と、 前記変調された信号に同期した再生クロックを生成する
クロック生成手段と、 前記再生クロックに同期して前記再生データをメモリに
書込み、システム基準クロックに同期して前記再生デー
タをメモリから読み出すメモリ制御手段と、 前記再生クロックを分周して生成した第１の分周クロッ
クの周期を外部から供給された所定周波数のクロック又
はこの所定周波数のクロックを分周して生成した第２の
分周クロックを基にカウントし、前記第１の分周クロッ
クの周波数を検出する周波数検出手段と、 前記周波数検出手段により検出された周波数が所定の範
囲外の場合において、前記再生データを無効と判定する
手段とを備えていることを特徴とするディスク再生装
置。 - 【請求項１２】 ディスクから情報データを読み取る手
段と、 前記情報データを２値化して変調された信号を生成する
手段と、 前記変調された信号を復調し、再生データを生成する手
段と、 前記変調された信号に同期した第１のクロックを生成す
る第１のクロック生成手段と、 前記第１のクロックに対し間引き処理を行うことにより
第２のクロックを生成する第２のクロック生成手段と、 供給される所定周波数のクロックと前記第２のクロック
のうちいずれかを、制御信号に応じて選択し、選択した
クロックを基準クロックとして出力するクロック選択手
段と、 前記再生データを格納するメモリ手段と、 前記第１のクロックに同期して前記再生データを前記メ
モリ手段に書込み、前記基準クロックに同期して前記再
生データを前記メモリ手段から読み出すメモリ制御手段
と、 前記第１のクロックを分周して生成した第１の分周クロ
ックの周期を外部から供給された前記所定周波数のクロ
ック又はこの所定周波数のクロックを分周して生成した
第２の分周クロックを基にカウントし、前記第１の分周
クロックの周波数を検出する周波数検出手段と、 前記周波数検出手段により検出された周波数が所定の範
囲外の場合、前記再生データを無効と判定する手段と、 前記メモリに書込まれて格納されている再生データの量
に応じて前記第２のクロック生成手段を制御するクロッ
ク制御手段とを備え、 前記クロック制御手段は、前記メモリ手段に格納されて
いる再生データ量が所定量より小さい場合、前記間引き
処理における間引き量を増加し、前記再生データ量が所
定量より大きい場合、前記間引き処理における間引き量
を減少させることを特徴とするディスク再生装置。 - 【請求項１３】 前記第２のクロック生成手段は、前記
所定周波数のクロックの周波数と第２のクロックの周波
数とを一致させることを特徴とする請求項１乃至請求項
５及び請求項１２のいずれかに記載のディスク再生装
置。 - 【請求項１４】 ディスクから読み取られた情報データ
を２値化して得られるデータ信号に同期した再生クロッ
クを生成するクロック生成回路と、 前記データ信号を復調し、再生データを生成するデータ
復調回路と、 前記再生クロックに同期して前記再生データをメモリに
書込み、基準クロックに同期して前記再生データをメモ
リから読み出すメモリ制御回路と、 前記再生クロックを分周して第１の分周クロックを生成
する分周クロック生成回路と、 前記第１の分周クロックの周期を外部から供給される所
定周波数のクロック又はこの所定周波数のクロックを分
周して生成した第２の分周クロックによりカウントして
前記第１の分周クロックの周波数を検出する回路と、 前記周波数を検出する回路の検出結果が所定範囲外の場
合、前記再生データを無効と判定する判定回路とを備え
ていることを特徴とする信号処理回路。 - 【請求項１５】 ディスクから読み取られた情報データ
を２値化して得られるデータ信号に同期した第１の再生
クロックを生成する第１のクロック生成回路と、 前記第１の再生クロックに対し間引き処理を行うことに
より第２の再生クロックを生成する第２の再生クロック
生成回路と、 前記データ信号を復調し、再生データを生成するデータ
復調回路と、 供給される所定周波数のクロックと前記第２の再生クロ
ックのうちいずれかを制御信号に応じて選択し、選択し
たクロックを基準クロックとして出力するクロック選択
回路と、 前記第１の再生クロックに同期して前記再生データをメ
モリに書込み、前記基準クロックに同期して前記再生デ
ータをメモリから読み出すメモリ制御回路と、 前記第１の再生クロックを分周して第１の分周クロック
を生成する分周クロック生成回路と、 前記第１の分周クロックの周期を外部から供給される前
記所定周波数のクロック又はこの所定周波数のクロック
を分周して生成した第２の分周クロックによりカウント
して前記第１の分周クロックの周波数を検出する回路
と、 前記周波数を検出する回路の検出結果が所定範囲外の場
合、前記再生データを無効と判定する判定回路とを備
え、 前記クロック制御回路は、前記メモリに格納されている
再生データ量が所定量より小さい場合、前記間引き処理
における間引き量を増加し、前記再生データ量が所定量
より大きい場合、前記間引き処理における間引き量を減
少させることを特徴とする信号処理回路。 - 【請求項１６】 ディスクから読み取られた情報データ
を２値化して得られる変調された信号に同期した再生ク
ロックを分周して第１の分周クロックを生成する分周ク
ロック生成回路と、 前記第１の分周クロック及び外部から供給される所定周
波数のクロック又はこの所定周波数のクロックを分周し
て生成した第２の分周クロックを受け取り、前記第１の
分周クロックの立ち下がりエッジに応答してクリアパル
ス及びラッチパルスを生成するタイミング発生回路と、 前記所定周波数のクロック又は第２の分周クロックをク
ロックとし、前記クリアパルスをクリア入力とし、前記
第１の分周クロックの周波数をカウントするカウンタ回
路と、 前記カウンタ回路からの出力データをエンコードするエ
ンコーダ回路と、 前記エンコーダ回路の出力を前記ラッチパルスに応答し
てラッチし、これをシステムコントローラへ出力するラ
ッチ回路とを備えていることを特徴とする再生速度検出
回路。 - 【請求項１７】 前記クロック選択手段に接続され、前
記基準クロックを分周し信号処理に必要とされる中間分
周出力を有する分周回路群をさらに有することを特徴と
する請求項４に記載のディスク再生装置。 - 【請求項１８】 前記クロック選択回路に接続され、前
記基準クロックを分周し信号処理に必要とされる中間分
周出力を有する分周回路群をさらに有することを特徴と
する請求項９に記載の信号処理回路。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-222179 | 1993-08-14 | ||
| JP22217993 | 1993-08-14 | ||
| JP5-300836 | 1993-11-08 | ||
| JP30083693 | 1993-11-08 | ||
| JP5135094 | 1994-02-23 | ||
| JP6-51350 | 1994-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07287940A JPH07287940A (ja) | 1995-10-31 |
| JP2610397B2 true JP2610397B2 (ja) | 1997-05-14 |
Family
ID=27294284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6211780A Expired - Lifetime JP2610397B2 (ja) | 1993-08-14 | 1994-08-12 | ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (5) | US5822289A (ja) |
| EP (1) | EP0638900B1 (ja) |
| JP (1) | JP2610397B2 (ja) |
| KR (1) | KR0179353B1 (ja) |
| CN (1) | CN1083128C (ja) |
| DE (1) | DE69426636T2 (ja) |
| MY (1) | MY114253A (ja) |
| SG (1) | SG42830A1 (ja) |
| TW (2) | TW273025B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729515A (en) * | 1994-05-26 | 1998-03-17 | Kabushiki Kaisha Toshiba | Disc data reproducing apparatus and signal processing circuit for reproducing and processing disc data having a plurality of type data |
| US5877907A (en) * | 1995-11-22 | 1999-03-02 | Fujitsu Limited | Apparatus and method for demodulating data signals read from a recording medium |
| JPH09274771A (ja) * | 1996-04-03 | 1997-10-21 | Sanyo Electric Co Ltd | ディスクプレーヤ |
| JP4319259B2 (ja) | 1996-07-02 | 2009-08-26 | 株式会社東芝 | アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置 |
| JPH10154021A (ja) * | 1996-09-30 | 1998-06-09 | Toshiba Corp | クロック切換装置およびクロック切換方法 |
| US6246650B1 (en) | 1996-12-18 | 2001-06-12 | Sony Corporation | Method and apparatus for high speed data reproduction |
| JP3607048B2 (ja) * | 1997-06-26 | 2005-01-05 | 株式会社東芝 | ディスク再生装置及びデータスライス回路 |
| JPH11308887A (ja) * | 1998-04-21 | 1999-11-05 | Rohm Co Ltd | ディスク駆動システム |
| US6177892B1 (en) | 1998-12-31 | 2001-01-23 | Oak Technology, Inc. | EFM/DVD demodulator |
| JP2001351331A (ja) * | 2000-06-06 | 2001-12-21 | Sony Corp | メモリ制御装置 |
| JP3520032B2 (ja) * | 2000-06-14 | 2004-04-19 | 松下電器産業株式会社 | データ処理装置 |
| GB2366461B (en) * | 2000-08-31 | 2004-06-23 | Element 14 Inc | Switched supply for operational amplifier |
| US7171156B2 (en) * | 2001-08-13 | 2007-01-30 | Thomson Licensing | Method and apparatus for transmitting audio and non-audio information with error correction |
| US6778229B2 (en) * | 2001-10-02 | 2004-08-17 | Fujitsu Display Technologies Corporation | Liquid crystal display device and method of fabricating the same |
| TW527824B (en) * | 2002-03-12 | 2003-04-11 | Via Tech Inc | Adative-deflicker processing method and adaptive deflicker filter |
| TW563353B (en) * | 2002-03-12 | 2003-11-21 | Via Tech Inc | Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal |
| TW561783B (en) * | 2002-03-12 | 2003-11-11 | Via Tech Inc | Image processing method and device |
| KR100505643B1 (ko) * | 2002-10-07 | 2005-08-03 | 삼성전자주식회사 | 기록 시간 단축 장치 및 방법 |
| KR100932510B1 (ko) * | 2003-01-24 | 2009-12-17 | 엘지전자 주식회사 | 고밀도 광디스크의 재생속도 정보 관리방법 |
| US20050128874A1 (en) * | 2003-12-15 | 2005-06-16 | Chevron U.S.A. Inc. | Methods for acquiring and processing seismic data from quasi-simultaneously activated translating energy sources |
| KR100539260B1 (ko) * | 2004-05-04 | 2005-12-27 | 삼성전자주식회사 | 적응적으로 ｅｆｍ 디모듈레이션 포인트를 재정렬하는ｅｆｍ 복조부를 갖는 기록 매체, 그 재생 장치 및 재생방법 |
| JP2006128830A (ja) * | 2004-10-26 | 2006-05-18 | Sony Corp | 再生装置、データ処理システム、再生方法、プログラムおよび記録媒体 |
| JP4527001B2 (ja) * | 2005-05-09 | 2010-08-18 | アルパイン株式会社 | タイミング調整回路およびオーディオ装置 |
| US8117039B2 (en) * | 2008-12-15 | 2012-02-14 | Ericsson Television, Inc. | Multi-staging recursive audio frame-based resampling and time mapping |
| TWI406249B (zh) | 2009-06-02 | 2013-08-21 | Sitronix Technology Corp | 液晶點反轉驅動電路 |
| JP2021034088A (ja) * | 2019-08-28 | 2021-03-01 | 株式会社東芝 | 磁気ディスク装置、および該磁気ディスク装置のデータ保護方法 |
| CN115686430A (zh) * | 2021-07-30 | 2023-02-03 | 北京京东方技术开发有限公司 | Fifo存储系统及fifo存储器控制方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US568148A (en) * | 1896-09-22 | Rein-support | ||
| DE3030759A1 (de) * | 1980-08-14 | 1982-03-11 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltung zur zeitfehlerbeseitigung bei der wiedergabe taktbehafteter signale, insbesondere bei einer digitaltonplatte |
| JPS5766515A (en) * | 1980-10-13 | 1982-04-22 | Victor Co Of Japan Ltd | Memory address control system |
| DE3373250D1 (en) * | 1982-06-15 | 1987-10-01 | Toshiba Kk | Pulse-width modulation circuit |
| DE3364130D1 (en) * | 1982-06-15 | 1986-07-24 | Toshiba Kk | Motor control circuit of data reproduction apparatus |
| JPS5990262A (ja) * | 1982-11-15 | 1984-05-24 | Nippon Gakki Seizo Kk | デイスクの再生装置 |
| NL8303061A (nl) * | 1983-09-02 | 1985-04-01 | Philips Nv | Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager. |
| JPH033165A (ja) * | 1989-05-31 | 1991-01-09 | Sony Corp | 光ディスク再生装置 |
| JPH0756730B2 (ja) * | 1989-12-28 | 1995-06-14 | パイオニア株式会社 | スピンドルサーボ回路 |
| CA2054880C (en) * | 1990-11-09 | 1997-07-08 | Shigemi Maeda | Information recording and reproducing device |
| DE4103973A1 (de) * | 1991-02-09 | 1992-08-13 | Thomson Brandt Gmbh | Verfahren zur wiedergabe und zur aufzeichnung von digitalen daten |
| JPH0528632A (ja) * | 1991-07-18 | 1993-02-05 | Matsushita Electric Ind Co Ltd | Ｃｄ−ｒｏｍドライブ装置 |
| US5291468A (en) * | 1991-09-16 | 1994-03-01 | International Business Machines Corporation | Method and apparatus for synchronizing the readout of a sequential media device with a separate clocked device |
| JPH05189885A (ja) * | 1992-01-09 | 1993-07-30 | Sanyo Electric Co Ltd | デジタル信号記録媒体再生装置 |
| EP0559104B1 (en) * | 1992-02-29 | 1998-05-20 | Sony Corporation | Optical disc recording apparatus |
| JPH06119710A (ja) * | 1992-10-05 | 1994-04-28 | Hitachi Ltd | ディスク再生装置 |
| JP2920034B2 (ja) * | 1992-12-28 | 1999-07-19 | 株式会社東芝 | ディスク再生装置及び信号処理回路 |
| US5563860A (en) * | 1993-05-28 | 1996-10-08 | Teac Corporation | Optical disk drive |
| JP2606090B2 (ja) * | 1993-07-14 | 1997-04-30 | 日本電気株式会社 | 光学的情報制御装置 |
| JPH0793911A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 情報記録再生装置 |
| US5729515A (en) * | 1994-05-26 | 1998-03-17 | Kabushiki Kaisha Toshiba | Disc data reproducing apparatus and signal processing circuit for reproducing and processing disc data having a plurality of type data |
| JP3438747B2 (ja) * | 1994-06-29 | 2003-08-18 | ソニー株式会社 | ディスク再生装置 |
| JPH0850758A (ja) * | 1994-08-04 | 1996-02-20 | Teac Corp | 光ディスク再生装置 |
| TW272280B (ja) * | 1994-08-08 | 1996-03-11 | Hitachi Seisakusyo Kk | |
| US5508985A (en) * | 1994-10-11 | 1996-04-16 | Eastman Kodak Company | Method for detecting and processing synchronization marks extracted from a prerecorded wobbled groove on a compact disk |
| JPH08279252A (ja) * | 1995-03-31 | 1996-10-22 | Fujitsu Ltd | デコード装置及び記憶装置 |
-
1994
- 1994-08-10 DE DE69426636T patent/DE69426636T2/de not_active Expired - Lifetime
- 1994-08-10 EP EP94112500A patent/EP0638900B1/en not_active Expired - Lifetime
- 1994-08-10 SG SG1995002350A patent/SG42830A1/en unknown
- 1994-08-12 MY MYPI94002108A patent/MY114253A/en unknown
- 1994-08-12 JP JP6211780A patent/JP2610397B2/ja not_active Expired - Lifetime
- 1994-08-13 KR KR1019940020208A patent/KR0179353B1/ko not_active Expired - Lifetime
- 1994-08-13 CN CN94109550A patent/CN1083128C/zh not_active Expired - Lifetime
- 1994-08-26 TW TW083107858A patent/TW273025B/zh not_active IP Right Cessation
- 1994-08-26 TW TW084106881A patent/TW284878B/zh not_active IP Right Cessation
-
1997
- 1997-04-10 US US08/838,589 patent/US5822289A/en not_active Expired - Lifetime
- 1997-04-10 US US08/829,123 patent/US5856962A/en not_active Expired - Lifetime
- 1997-04-10 US US08/843,645 patent/US5856963A/en not_active Expired - Lifetime
- 1997-12-19 US US08/994,641 patent/US5835464A/en not_active Expired - Lifetime
-
1998
- 1998-08-14 US US09/134,148 patent/US6061315A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5822289A (en) | 1998-10-13 |
| KR0179353B1 (ko) | 1999-04-15 |
| EP0638900A2 (en) | 1995-02-15 |
| MY114253A (en) | 2002-09-30 |
| DE69426636D1 (de) | 2001-03-08 |
| JPH07287940A (ja) | 1995-10-31 |
| US5856962A (en) | 1999-01-05 |
| TW284878B (ja) | 1996-09-01 |
| KR950006811A (ko) | 1995-03-21 |
| CN1083128C (zh) | 2002-04-17 |
| TW273025B (ja) | 1996-03-21 |
| DE69426636T2 (de) | 2001-06-21 |
| SG42830A1 (en) | 1997-10-17 |
| EP0638900B1 (en) | 2001-01-31 |
| CN1111786A (zh) | 1995-11-15 |
| US5835464A (en) | 1998-11-10 |
| US6061315A (en) | 2000-05-09 |
| EP0638900A3 (en) | 1996-04-03 |
| US5856963A (en) | 1999-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610397B2 (ja) | ディスク再生装置、信号処理回路、再生速度検出回路及び再生方法 | |
| US6529456B2 (en) | Disk reproducing device, a disk reproducing method, a disk rotation control method, and a regenerative clock signal generating device | |
| US4583211A (en) | Frequency detecting circuit for digital information reproducing system | |
| JP2920034B2 (ja) | ディスク再生装置及び信号処理回路 | |
| US6055216A (en) | Optical disk player capable of playing back both CD-ROM and CD-DA | |
| KR100260794B1 (ko) | 디스크 데이타 재생 장치 및 신호 처리 회로 | |
| JPH0877691A (ja) | ディスク再生装置及び信号処理回路 | |
| KR100197785B1 (ko) | 디스크재생장치 | |
| JP3302737B2 (ja) | ディスク再生装置及びその信号処理回路 | |
| US6226236B1 (en) | Information data transfer system | |
| JPH08185666A (ja) | ディスク再生装置及び信号処理回路 | |
| JP3336092B2 (ja) | 再生装置 | |
| JP2640059B2 (ja) | ディスクプレーヤ | |
| JP3689990B2 (ja) | Ｐｌｌ回路 | |
| JPH06180845A (ja) | データ再生装置 | |
| JPH0757384A (ja) | ディスクプレーヤ | |
| JPH0421985A (ja) | データ再生装置 | |
| JPH0757383A (ja) | スピンドルサーボ回路 | |
| JPH1027469A (ja) | メモリのアクセス方法及びメモリコントロール装置 | |
| JP2005317150A (ja) | 光ディスク再生装置 | |
| JPH05166306A (ja) | デジタルオーディオ信号再生装置 | |
| JPH10312626A (ja) | 光ディスクの記録情報再生方法とその装置 | |
| JPS63241767A (ja) | デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路 | |
| KR19980068748A (ko) | 광 디스크 기록 재생 장치 | |
| JP2002150696A (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |