JP2006128830A - 再生装置、データ処理システム、再生方法、プログラムおよび記録媒体 - Google Patents

Abstract

【課題】再生速度の変更指示を受けてから速度変更後の再生出力を得るまでの時間を短縮できる再生装置を提供する。
【解決手段】 ＣＰＵ４２は、当該ＧＯＰの再生出力を行っている最中に速度変更指示を受けた場合に、ＧＯＰ単位でデコードスケジュールを行って生成したスケジュール結果データＤＳＲＤを、変更後の再生速度に応じて更新する。そして、更新後のＤＳＲＤを基に当残りのピクチャデータをデコードおよび再生出力する。
【選択図】 図１

Description

本発明は、被再生データを再生する再生装置、データ処理システム、再生方法、プログラムおよび記録媒体に関する。

例えば、ＭＰＥＧ(Moving Picture Experts Group)方式で符号化された被再生データをデコードして再生する再生装置がある。
このような再生装置は、例えば、被再生データを構成するＩ，Ｐ，Ｂのピクチャデータ（モジュールデータ）を、ＧＯＰを単位として、各ＧＯＰのなかからピクチャデータの参照関係および再生速度に応じて選択したピクチャデータをデコードするタイミングおよび順序を決定するデコードスケジューリングを行い、当該デコードスケジューリングの結果に従って、ピクチャデータのデコード、並びにデコード結果の再生出力処理を行っている。
当該再生装置では、例えば、再生速度の変更指示を受けると、再生中のＧＯＰの次のＧＯＰのデコードスケジュールで当該変更後の再生速度に対応して上記デコードスケジュールの結果を生成している。
特開２００３−１０１９６７号公報

しかしながら、上述した従来の再生装置では、再生速度の変更指示を受けると、再生中のＧＯＰの次のＧＯＰのデコードスケジュールで当該変更後の再生速度に対応した上記デコードスケジュールの結果を生成しているため、変更指示を受けたときにデコードおよび再生出力しているＧＯＰの次のＧＯＰにおいて変更後の再生速度に対応した再生出力が始めて得られる。
従って、再生速度の変更指示を受けてから変更後の再生速度に対応した再生出力を得るまでに長時間を要し、応答性が悪いという問題がある。

本発明は上述した従来技術の問題点を解決するために、複数のモジュールデータを順にデコードして再生する場合に、再生速度の変更指示を受けてから変更後の再生速度に対応した再生出力を得るまでの時間を従来に比べて短縮できる再生装置、データ処理システム、再生方法、プログラムおよび記録媒体を提供することを目的とする。

上述した従来技術の問題点を解決し上述した目的を達成するために、第１の観点の発明の再生装置は、被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置であって、再生用メモリと、前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路とを有する。

第１の観点の発明の再生装置の作用は以下のようになる。
処理回路が、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する。
そして、前記処理回路が、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させる。
そして、前記処理回路が、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する。

第２の観点の発明のデータ処理システムは、被再生データを構成する複数のモジュールデータを再生装置に出力するコンピュータと、前記コンピュータから入力した複数のモジュールデータを順にデコードして再生する前記再生装置とを有し、前記再生装置は、前記コンピュータから入力した前記モジュールデータを記憶する入力用メモリと、再生用メモリと、前記入力用メモリから読み出した前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路とを有する。

第３の観点の発明の再生方法は、被再生データを構成する複数のモジュールデータを順にデコードして再生する再生方法であって、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の工程と、前記第１の工程で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の工程と、再生速度の変更指示を受けると、前記第２の工程で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の工程とを有する。

第４の観点の発明のプログラムは、被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置が実行するプログラムであって、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の手順と、前記第１の手順で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の手順と、再生速度の変更指示を受けると、前記第２の手順で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の手順とを有する。

第５の観点の発明の記録媒体は、被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置が実行するプログラムを記録する記録媒体であって、前記プログラムは、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の手順と、前記第１の手順で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の手順と、再生速度の変更指示を受けると、前記第２の手順で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の手順とを有する。

第６の観点の発明のデータ処理装置は、被再生データを構成する複数のモジュールデータを再生手段に出力するデータ処理手段と、前記データ処理手段から入力した複数のモジュールデータを順にデコードして再生する前記再生手段とを有し、前記再生手段は、前記データ処理手段から入力した前記モジュールデータを記憶する入力用メモリと、再生用メモリと、前記入力用メモリから読み出した前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路とを有する。

本発明によれば、複数のモジュールデータを順にデコードして再生する場合に、再生速度の変更指示を受けてから変更後の再生速度に対応した再生出力を得るまでの時間を従来に比べて短縮できる再生装置、データ処理システム、再生方法、プログラムおよび記録媒体を提供することができる。

以下、本発明の実施形態に係わるデータ処理システムについて説明する。
＜第１実施形態＞
当該実施形態では、再生装置が複数のデコーダを備えている場合を例示する。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
コンピュータ２が本発明のコンピュータおよびデータ処理手段に対応し、再生装置４が本発明の再生装置および再生手段に対応している。
また、再生用メモリ３６＿１〜３６＿３が本発明の再生用メモリに対応し、デコーダ３４＿１，３４＿２，３４＿３が本発明のデコーダに対応し、ＣＰＵ４２が本発明の処理回路に対応している。
また、入力用メモリ３２が本発明の入力用メモリに対応している。
また、本実施形態のスケジュール結果データＤＳＲＤが本発明のスケジュール結果データに対応し、本実施形態の有効性フラグデータＶＦが本発明の有効性データに対応している。
また、本実施形態の速度変更指示が、本発明の再生速度の変更指示に対応している。
また、被再生データＥＮＣが本発明の被再生データに対応している。
また、本実施形態のピクチャデータが、本発明のモジュールデータに対応している。
また、ピクチャデータが本発明のモジュールデータに対応し、ＧＯＰが本発明のモジュールデータ群に対応している。
また、Ｉ，Ｐピクチャデータが本発明の第１の種類のモジュールデータに対応し、Ｂピクチャデータが本発明の第２の種類のモジュールデータに対応している。

図１は、本発明の実施形態に係わるデータ処理システム１の全体構成図である。
図１に示すように、データ処理システム１は、例えば、コンピュータ２および再生装置４を有する。
［コンピュータ２］
図１に示すように、コンピュータ２は、ＨＤＤ１２、ブリッジ１４、メモリ１６、ブリッジ１８、操作部１９およびＣＰＵ２０を有する。
ＨＤＤ１２は、例えば、ＭＰＥＧで符号化された被再生データＥＮＣを記憶する。
被再生データＥＮＣは、図２に示すように、再生装置４において連続して順にデコード処理される複数のＧＯＰ(Group Of Picture)で構成されている。
図２に示す例では、ＧＯＰ（Ｎ−１），（Ｎ），（Ｎ＋１），（Ｎ＋２）の順でデコード処理される。
各ＧＯＰは、Ｉ，Ｐ，Ｂの３種類のピクチャデータ（フレームデータ）で構成される。
また、各ＧＯＰ内には１つのＩピクチャデータが含まれている。
本実施形態では、例えば、ＧＯＰ内のピクチャデータの数が比較的多い、いわゆるｌｏｎｇＧＯＰが用いられる。
なお、本願の図面において、ＧＯＰ（Ｎ−１）に属するピクチャデータには左上に記号を付さず、ＧＯＰ（Ｎ）に属するピクチャデータには左上に「＊」を付し、ＧＯＰ（Ｎ＋１）に属するピクチャデータには左上に「＋」を付し、ＧＯＰ（Ｎ＋２）に属するピクチャデータには左上に「−」を付し、ＧＯＰ（Ｎ＋３）に属するピクチャデータには左上に「／」を付す。
また、各図において、「Ｉ」，「Ｐ」，「Ｂ」の右あるは下に付された数字は、当該ピクチャデータのデコード結果が再生出力される順番を示している。

Ｉピクチャデータは、イントラ（画面内）符号化された画面のピクチャデータであり、他のピクチャデータとは独立してデコードされる。
また、Ｐピクチャデータは、前方向予測符号化された画面のピクチャデータであり、時間的に過去に位置する（表示順が前の）ＩまたはＰピクチャデータを参照してデコードされる。
なお、Ｉ，Ｐピクチャデータは、アンカーピクチャデータとも呼ばれる。
また、Ｂピクチャデータは、両方向予測符号化された画面のピクチャデータであり、時間的に前後に位置する（表示順が前および後の）ＩまたはＰピクチャデータを参照してデコードされる。
なお、ＨＤＤ１２の読み出しレートは、再生装置４の最大再生レートに比べて遅い。

ブリッジ１４は、ブリッジ１８の拡張機能を備え、ＰＣＩ拡張スロットやＩＤＥ(Integrated Drive Electronics)スロットなどを備えている。
ブリッジ１４は、基本的にブリッジ１８と同じ機能を有しているが、ブリッジ１８に比べてハンド幅が狭く、ブリッジ１８に接続されるデバイスに比べて低速アクセスのデバイスが接続される。

メモリ１６は、例えば、半導体メモリであり、ＣＰＵ２０の処理に用いられるプログラムおよびデータを記憶する。
操作部１９は、キーボードやマウスなどの操作手段であり、ユーザの操作に応じた操作信号をＣＰＵ２０に出力する。
操作部１９は、図示しない操作画面に基づいたユーザの操作に応じて被再生データＥＮＣの再生ポイントの指定操作、当該指定した再生ポイントの再生開始指示操作、並びにトランジェント指示操作を受け、それを示す操作信号をＣＰＵ２０に出力する。
ブリッジ１８は、ブリッジ１４、メモリ１６、ＰＣＩバス６およびＣＰＵ２０と接続され、ＣＰＵ２０のアドレスバスおよびデータバスを介した伝送に伴うデータ変換を行う。

ＣＰＵ２０は、例えば、メモリ１６から読み出したプログラムを実行してコンピュータ２の動作を統括的に制御する。
ＣＰＵ２０は、操作部１９から再生ポイントの指定操作を示す操作信号を入力すると、当該指定された再生ポイントのピクチャデータを含むＧＯＰをＨＤＤ１２から読み出して、ブリッジ１８およびＰＣＩバス６を介して再生装置４に出力する。
また、ＣＰＵ２０は、操作部１９から再生開始指示操作を示す操作信号を入力すると、ブリッジ１８およびＰＣＩバス６を介して再生装置４に再生ポイントを指定した再生開始指示を出力する。
また、ＣＰＵ２０は、操作部１９からトランジェント指示操作を示す操作信号を入力すると、トランジェント指示を、ブリッジ１８およびＰＣＩバス６を介して再生装置４に出力する。
また、ＣＰＵ２０は、被再生データＥＮＣ内のＧＯＰのうち、再生装置４において再生ポイントのピクチャデータを含むＧＯＰに対して表示順が１つ前のＧＯＰと表示順が１つ後のＧＯＰとが再生装置４の入力用メモリ３２に記憶されるように、ＧＯＰを再生装置４に出力する。

［再生装置４］
図１に示すように、再生装置４は、例えば、ＰＣＩブリッジ３０、入力用メモリ３２、デコーダ３４＿１〜３４＿３、再生用メモリ３６＿１〜３６＿３、セレクタ３８、制御用メモリ４０、ＣＰＵ４２および制御バス４６を有する。
なお、制御用メモリ４０は、所定のプログラム（本発明のプログラム）を記憶し、ＣＰＵ４２は当該プログラムを読み出して実行し、以下に示す処理を行う。
上記所定のプログラムは、半導体メモリなどの制御用メモリ４０に記憶されていても良いし、その他、ＨＤＤや光ディスクなどのその他の記録媒体に記録されていてもよい。

ＰＣＩブリッジ３０は、ＰＣＩバス６を介してコンピュータ２から入力するＧＯＰおよび指示（コマンド）をバッファリングするメモリを備えている。また、ブリッジ１８は、ＤＭＡ(Dynamic Memory Access)転送機能を備えている。

「入力用メモリ３２」：
入力用メモリ３２は、ＳＤＲＡＭ等の半導体メモリであり、ＰＣＩブリッジ３０を介して入力されたＧＯＰを一時的に記憶する。

「デコーダ３４＿１，３４＿２，３４＿３」：
デコーダ３４＿１は、ＣＰＵ４２から入力したデコードコマンド（ＣＰＵ４２の制御）に従ってＰＣＩブリッジ３０を介して入力用メモリ３２から読み出された被再生データＥＮＣを入力し、これをＭＰＥＧ方式でデコードして再生用メモリ３６＿１に書き込む。
具体的には、デコーダ３４＿１は、ＣＰＵ４２の制御に従って入力用メモリ３２から読み出されたＩピクチャデータを、他のピクチャデータのデコード結果を参照しないでデコードする。
また、デコーダ３４＿１は、ＣＰＵ４２の制御に従って入力用メモリ３２から読み出されたＰピクチャデータを、時間的に過去に位置し且つ既にデコード結果が再生用メモリ３６＿１に記憶されたＩまたはＰピクチャデータのデコード結果を参照してデコードする。
また、デコーダ３４＿１は、ＣＰＵ４２の制御に従って入力用メモリ３２から読み出されたＢピクチャデータを、時間的に前後に位置し且つ既にデコード結果が再生用メモリ３６＿１に記憶されたＩまたはＰピクチャデータのデコード結果を参照してデコードする。

図３および図４は、被再生データＥＮＣを１倍速でフォアード方向に再生した場合のデコーダ３４＿１，３４＿２，３４＿３のデコード処理、再生用メモリ３６＿１〜３６＿３の記憶状態、並びに再生出力を示す図である。
図３、図４、並びに後述する対応する図面において、デコーダ３４＿１に対応付けて示されたバンク領域「０」〜「７」は再生用メモリ３６＿１内に規定されたバンク領域であり、デコーダ３４＿２に対応付けて示されたバンク領域「０」〜「７」は再生用メモリ３６＿２内に規定されたバンク領域であり、デコーダ３４＿３に対応付けて示されたバンク領域「０」〜「７」は再生用メモリ３６＿３内に規定されたバンク領域である。
また、「ｏｕｔ０」，「ｏｕｔ１」，「ｏｕｔ２」は、それぞれデコーダ３４＿１，３４＿２，３４＿３からセレクタ３８に出力されるデコード結果を示す。
また、最下段の「再生出力」は、セレクタ３８から出力される再生出力を示す。
また、図３、図４、並びに後述する対応する図面において、太枠で囲った部分はデコーダ３４＿１，３４＿２，３４＿３による処理を示している。

図３および図４に示すように、デコード回路３４＿１は、ＣＰＵ４２からのデコードコマンドに従って、ＣＰＵ４２から指定された再生方向の再生を続けた場合再生出力に用いられなくなったＩ，Ｐピクチャデータのデコード結果の記憶を再生用メモリ３６＿１に保持する。
例えば、デコーダ３４＿１は、Ｉ２，Ｐ５，Ｐ８，Ｐ１１，Ｐ１４，^＊Ｉ２のデコード結果を、ＧＯＰ（Ｎ−１）の再生出力処理を終了した後も保持する。
これにより、後述するように速度変更指示が発生した場合に、速度変更直後の再生出力を、再生用メモリ３６＿１に記憶保持されたデコード結果を用いて１ピクチャ処理時間内に行うことができる。
すなわち、デコーダ３４＿１は、速度変更指示が発生した場合に、当該速度変更指示発生前に再生用メモリ３６＿１に既に記憶したＩ，Ｐピクチャデータのデコード結果を再生出力に用いることができる。
具体的には、デコード回路３４＿１は、速度変更指示後に、ＣＰＵ４２からの表示コマンドに従って、Ｉ，Ｐピクチャデータについては、再生用メモリ３６＿１に既に記憶した当該Ｉ，Ｐピクチャデータのデコード結果を読み出して再生出力する。
また、デコード回路３４＿１は、速度変更指示後に、Ｂピクチャデータについては、ＣＰＵ４２からのデコードコマンドに従って、再生用メモリ３６＿１に既に記憶した当該ＢピクチャデータのアンカーピクチャデータとなるＩ，Ｐピクチャデータのデコード結果を参照してデコードを行い、ＣＰＵ４２からの表示コマンドに従って、そのデコード結果を再生出力する。

また、デコード回路３４＿１は、図３に示すように、ＣＰＵ４２からのデコードコマンドに従って、デコード対象のＧＯＰ内のＩ，Ｐピクチャデータを、Ｂピクチャデータに先立ってデコードし、そのデコード結果を再生用メモリ３６＿１に書き込む。

デコーダ３４＿２，３４＿３は、デコーダ３４＿１と同じ構成を有し、ＰＣＩブリッジ３０を介して入力した画像データをＭＰＥＧ方式でデコードしてそれぞれ再生用メモリ３６＿２，３６＿３に書き込む。

以下、デコーダ３４＿１，３４＿２，３４＿３による再生用メモリ３６＿１，３６＿２，３６＿３へのデコード結果の書き込み方法について説明する。
図３および図４に示すように、再生用メモリ３６＿１，３６＿２，３６＿３の各々は、８個のバンク領域「０」〜「７」を有する。
本実施形態では、図３および図４に示すように、再生用メモリ３６＿１，３６＿２，３６＿３の各々が備える８個のバンク領域のうち、６個のバンク領域「０」〜「５」をＩ，Ｐピクチャデータのデコード結果を専用して記憶する記憶領域として固定的に用い、２個のバンク領域「６」，「７」をＢピクチャデータのデコード結果を記憶する記憶領域として固定的に用いる。
すなわち、再生用メモリ３６＿１〜３６＿３の各々にデコーダ３４＿１，３４＿２，３４＿３でデコードするＧＯＰ内の全てのＩ，Ｐピクチャデータのデコード結果を同時に記憶し、当該記憶を当該デコーダが次にデコードするＧＯＰのＩ，Ｐピクチャデータのデコード結果を書き込むまで保持する。

図２に示す被再生データＥＮＣをデコードする場合には、デコーダ３４＿１は、例えば、図３に示すように、ＧＯＰ（Ｎ−１）内のＩ２，Ｐ５，Ｐ８，Ｐ１１，Ｐ１４ピクチャデータと、ＧＯＰ（Ｎ）内のＩ２ピクチャデータとをそれぞれ再生用メモリ３６＿１内のバンク領域「０」〜「５」に書き込む。
また、デコーダ３４＿２は、例えば、図３および図４に示すように、ＧＯＰ（Ｎ）内のＩ２，Ｐ５，Ｐ８，Ｐ１１，Ｐ１４ピクチャデータと、ＧＯＰ（Ｎ＋１）内のＩ２ピクチャデータとをそれぞれ再生用メモリ３６＿２内のバンク領域「０」〜「５」に書き込む。
また、デコーダ３４＿３は、例えば、図４に示すように、ＧＯＰ（Ｎ＋１）内のＩ２，Ｐ５，Ｐ８，Ｐ１１，Ｐ１４ピクチャデータと、ＧＯＰ（Ｎ＋２）内のＩ２ピクチャデータとをそれぞれ再生用メモリ３６＿３内のバンク領域「０」〜「５」に書き込む。

また、デコーダ３４＿１は、ＧＯＰ（Ｎ−１）内のＢピクチャデータをデコードする際に、再生用メモリ３６＿１のバンク領域「０」〜「５」に記憶されているＩ，Ｐピクチャデータのデコード結果を参照する。
また、デコーダ３４＿２は、ＧＯＰ（Ｎ）内のＢピクチャデータをデコードする際に、再生用メモリ３６＿２のバンク領域「０」〜「５」に記憶されているＩ，Ｐピクチャデータのデコード結果を参照する。
また、デコーダ３４＿３は、ＧＯＰ（Ｎ＋１）内のＢピクチャデータをデコードする際に、再生用メモリ３６＿３のバンク領域「０」〜「５」に記憶されているＩ，Ｐピクチャデータのデコード結果を参照する。
なお、デコーダ３４＿１，３４＿２，３４＿３は、再生用メモリ３６＿１〜３６＿３のバンク「６」，「７」が記憶するＢピクチャデータのデコード結果を、例えば、当該Ｂピクチャデータの３ピクチャ後のＢピクチャデータのデコード結果で順に上書きする。
これにより、１ＧＯＰ内の全てのＢピクチャデータに対応したバンク領域を備える必要が無く、再生用メモリ３６＿１〜３６＿３を小規模にできる。

「セレクタ３８」：
セレクタ３８は、ＣＰＵ４２からの制御に従って、再生用メモリ３６＿１，３６＿２，３６＿３から読み出されたデコード結果を切り換えて選択して再生出力する。

「ＣＰＵ４２」：
ＣＰＵ４２は、制御用メモリ４０に記憶されたプログラム、並びにデータを基に以下に示す処理を行い、再生装置４の動作を統括的に制御する。
ＣＰＵ４２は、コンピュータ２から入力したＧＯＰ（被再生データＥＮＣ）を入力用メモリ３２に書き込む。

ＣＰＵ４２は、入力用メモリ３２に記憶された各ＧＯＰについて、当該ＧＯＰに含まれるモジュールデータを指定された再生速度に対応してデコードさせるデコードスケジュール処理をＧＯＰ単位で行う。
具体的には、ＣＰＵ４２は、再生開始コマンドが示す再生ポイントのピクチャデータを含む入力用メモリ３２に記憶された１ＧＯＰ内のピクチャデータをデコードする順序とタイミングとをピクチャデータ間の参照関係、再生速度および再生方向を基に決定するデコードスケジュールを行い、図５に示すスケジュール結果データＤＳＲＤを生成する。
すなわち、ＣＰＵ４２は、ＧＯＰ単位でスケジュール結果データＤＳＲＤを生成する。
図５に示すように、スケジュール結果データＤＳＲＤは、ＧＯＰ内の全ピクチャデータのデコード順を当該ピクチャデータの識別データ（ピクチャデータｉｄ）を用いて示している。
図５は、指定された再生速度が１倍速の場合を説明するための図である。
なお、図５、図６および図７において、ピクチャｉｄに付された（）内の数字は再生出力順を示している。
また、図５に示すように、スケジュール結果データＤＳＲＤは、各ピクチャデータについて、指定された再生速度において当該ピクチャデータを再生するか否かを示す有効性フラグデータＶＦを含んでいる。本実施形態では、例えば、当該スケジュール結果データＤＳＲＤの生成時に指定されている再生速度において、再生出力するピクチャデータには「１」を示す有効性フラグデータＶＦが対応付けられ、再生出力しないピクチャデータには「０」を示す有効性フラグデータＶＦが対応付けられる。
図５に示す再生速度が１倍速の場合には、全てのピクチャデータに対応付けられた有効性フラグデータＶＦが「１」を示している。
一方、再生速度が３倍速の場合には、ＣＰＵ４２は、図６に示すように、Ｉ２，Ｐ５，Ｐ８，Ｐｂ，Ｐｅ，Ｉ２，Ｂ３，Ｂ６，Ｂ９，Ｂｃ，Ｂ０ピクチャデータに対応付けられた有効性フラグデータＶＦが「１」を示し、それ以外のピクチャデータに対応付けられた有効性フラグデータＶＦが「０」を示すスケジュール結果データＤＳＲＤを生成する。
また、再生速度が５倍速の場合には、ＣＰＵ４２は、図７に示すように、Ｉ２，Ｐ５，Ｐ８，Ｐｂ，Ｐｅ，Ｂ３，Ｂｄピクチャデータに対応付けられた有効性フラグデータＶＦが「１」を示し、それ以外のピクチャデータに対応付けられた有効性フラグデータＶＦが「０」を示すスケジュール結果データＤＳＲＤを生成する。

ＣＰＵ４２は、処理対象のＧＯＰのスケジュール結果データＤＳＲＤを基に、指定された順序で有効とされたピクチャデータを順にデコードおよび再生出力するようにデコーダ３４＿１，３４＿２，３４＿３にデコードコマンドおよび表示コマンドを出力する。
ＣＰＵ４２は、処理対象のＧＯＰを上記スケジュール結果データＤＳＲＤを基にデコードおよび再生出力している間に速度変更指示を受けると、変更後の速度に対応させてスケジュール結果データＤＳＲＤの有効性フラグデータＶＦを更新し、以後、更新後の有効性フラグデータＶＦを基に当該処理対象のＧＯＰ内の未処理のピクチャデータをデコードおよび再生出力する制御を行う。
すなわち、ＣＰＵ４２は、デコードおよび再生中のＧＯＰについて、速度変更指示後にスケジュール結果データＤＳＲＤを１回だけ更新する。

なお、本実施形態では、ＣＰＵ４２は、例えば、何れの再生速度が指定されている場合でも、各ＧＯＰ内のＩ，ＰピクチャデータをＢピクチャデータに優先させて先にデコードさせる。
従って、速度変更指示を受けた後に、速度変更後の再生出力が、Ｉ，Ｐ、Ｂピクチャデータの何れであっても、１ピクチャデータのデコード時間内に、そのデコード結果を得ることができ、速度変更後の再生出力を短時間で開始することができる。

ＣＰＵ４２は、同じＧＯＰに属するＩ，Ｐピクチャデータと、当該Ｉ，Ｐピクチャデータのデコード結果を参照するＢピクチャデータとが同じデコーダ３４＿１，３４＿２，３４＿３でデコードされるように、入力用メモリ３２からピクチャデータを読み出してデコーダ３４＿１，３４＿２，３４＿３に出力する。
ＣＰＵ４２は、例えば、ＧＯＰ（Ｎ−１）内のＩ，Ｐピクチャデータと、当該Ｉ，Ｐピクチャデータのデコード結果を参照してデコードされるＧＯＰ（Ｎ）内のＢピクチャデータとを、ＰＣＩブリッジ３０を介して入力用メモリ３２から読み出してデコーダ３４＿１に出力する。
ここで、本実施形態では、Ｂピクチャデータが異なるＧＯＰのＩ，Ｐピクチャデータのデコード結果を参照してデコードされるオープンＧＯＰを参照している。
具体的には、例えば、図２に示すＧＯＰ（Ｎ）内のＢ０，Ｂ１ピクチャデータが、ＧＯＰ（Ｎ−１）内のＩ，Ｐピクチャデータのデコード結果を参照してデコードされる。
従って、ＣＰＵ４２は、ＧＯＰ（Ｎ）内のＢ０，Ｂ１ピクチャデータをデコーダ３４＿１に出力する。

また、ＣＰＵ４２は、例えば、ＧＯＰ（Ｎ）内のＩ，Ｐピクチャデータと、当該Ｉ，Ｐピクチャデータのデコード結果を参照してデコードされるＧＯＰ（Ｎ＋１）内のＢピクチャデータとを、ＰＣＩブリッジ３０を介して入力用メモリ３２から読み出してデコーダ３４＿２に出力する。
また、ＣＰＵ４２は、例えば、ＧＯＰ（Ｎ＋１）内のＩ，Ｐピクチャデータと、当該Ｉ，Ｐピクチャデータのデコード結果を参照してデコードされるＧＯＰ（Ｎ＋２）内のＢピクチャデータとを、ＰＣＩブリッジ３０を介して入力用メモリ３２から読み出してデコーダ３４＿３に出力する。

以下、図１に示すデータ処理システム１の動作例を説明する。
［第１の動作例］
以下、コンピュータ２において再生対象の画像データを指定してから、再生装置４において再生出力が行われるまでの動作例を説明する。
図８〜図１０は、当該動作例を説明するためのフローチャートである。
ステップＳＴ１：
コンピュータ２のＣＰＵ２０は、操作部１９から被再生データＥＮＣ内の再生ポイントの指定操作を示す操作信号を入力したか否かを判断し、指定したと判断するとステップＳＴ２に進み、そうでない場合にはステップＳＴ１の処理を繰り返す。

ステップＳＴ２：
コンピュータ２のＣＰＵ２０は、ステップＳＴ１で指定された再生ポイントのピクチャデータを含むＧＯＰと、その前後のＧＯＰとの合計３個（複数）のＧＯＰをＨＤＤ１２から読み出す。
ステップＳＴ３：
コンピュータ２のＣＰＵ２０は、ステップＳＴ２で読み出した複数のＧＯＰを、ブリッジ１８およびＰＣＩバス６を介して再生装置４に出力する。
再生装置４のＣＰＵ４２は、コンピュータ２からＰＣＩブリッジ３０を介して入力したＧＯＰを入力用メモリ３２に書き込む。

ステップＳＴ４：
コンピュータ２のＣＰＵ２０が、転送完了通知を再生装置４のＣＰＵ４２に出力する。
当該転送完了通知は、ステップＳＴ３でコンピュータ２から再生装置４に出力（転送）したＧＯＰの識別データ、当該ＧＯＰを書き込んだ入力用メモリ３２内のアドレス、並びに当該ＧＯＰのデータサイズを示している。
また、当該転送完了通知は、上記出力したＧＯＰ内の各ピクチャデータの識別データ、当該ピクチャデータを書き込んだ入力用メモリ３２内のアドレス、並びに当該ピクチャデータのデータサイズを示している。
ＣＰＵ４２は、当該転送完了通知を制御用メモリ４０に書き込む。
ステップＳＴ５：
再生装置４のＣＰＵ４２は、ステップＳＴ４の処理終了後に、準備完了通知をコンピュータ２のＣＰＵ２０に出力する。

ステップＳＴ６：
コンピュータ２のＣＰＵ２０は、操作部１９から再生ポイントを指定した再生開始指示操作を示す操作信号を入力したか否かを判断し、入力したと判断するとステップＳＴ７に進み、そうでない場合にはステップＳＴ６の処理を繰り返す。
当該再生開始指示では、例えば、再生速度が指定される。
ステップＳＴ７：
コンピュータ２のＣＰＵ２０は、入力したと判断すると再生ポイントを指定した再生開始コマンドを再生装置４のＣＰＵ４２に出力する。

ステップＳＴ８：
再生装置４のＣＰＵ４２は、ステップＳＴ７で入力した再生開始コマンドが示す再生ポイントのピクチャデータを含む入力用メモリ３２に記憶された１ＧＯＰ内のピクチャデータをデコードする順序とタイミングとをピクチャデータ間の参照関係、再生速度および再生方向を基に決定するデコードスケジュールを行い、スケジュール結果データＤＳＲＤを生成する。
ステップＳＴ９：
再生装置４のＣＰＵ４２は、コンピュータ２のＣＰＵ２０から速度変更指示を入力したか否かを判断し、入力したと判断するとステップＳＴ１０に進み、そうでない場合にはステップＳＴ１１に進む。
ＣＰＵ４２は、速度変更指示が出された直後に実行される当該ステップＳＴ９の処理でステップＳＴ１０に進み、次に実行する場合にはステップＳＴ１１に進む。
すなわち、ＣＰＵ４２は、速度変更指示後にスケジュール結果データＤＳＲＤを１回だけ更新する。

ステップＳＴ１０；
再生装置４のＣＰＵ４２は、ステップＳＴ８で生成したスケジュール結果データＤＳＲＤ内の有効性フラグデータＶＦを、速度変更指示で指定された変更後の再生速度を基に更新する。
この場合に、ＣＰＵ４２は、速度変更指示が加速を示す場合には、有効性フラグデータＶＦが示す一部の有効なピクチャデータを無効に変更し、速度変更指示が減速を示す場合には、有効性フラグデータＶＦが示す一部の無効なピクチャデータを有効に変更する。

ステップＳＴ１１：
再生装置４のＣＰＵ４２は、スケジュール結果データＤＳＲＤ内の有効性フラグデータＶＦを基に、処理中のＧＯＰ内の次に処理する有効なピクチャデータを処理対象として特定する。
ステップＳＴ１２：
再生装置４のＣＰＵ４２は、ステップＳＴ１１で特定したピクチャデータのデコードコマンドをデコーダ３４＿１，３４＿２，３４＿３の何れかに出力する。
なお、ＣＰＵ４２は、ステップＳＴ９で特定したピクチャデータのデコード結果が再生用メモリ３６＿１，３６＿２，３６＿３に既に記憶されている場合には、デコードコマンドを出力しない。
ステップＳＴ１３：
再生装置４のデコーダ３４＿１，３４＿２，３４＿３は、ステップＳＴ１２で入力したデコードコマンドが示すピクチャデータを入力用メモリ３２から読み出してデコードし、そのデコード結果をそれぞれ再生用メモリ３６＿１〜３６＿３に書き込む。
ステップＳＴ１４：
再生装置４のＣＰＵ４２は、スケジュール結果データＤＳＲＤ内の有効性フラグデータＶＦを基に、次に再生出力するピクチャデータを特定し、当該ピクチャデータを指定した表示コマンドを、対応したデコーダ３４＿１，３４＿２，３４＿３に出力する。
ステップＳＴ１５：
再生装置４のデコーダ３４＿１，３４＿２，３４＿３は、ステップＳＴ１４で入力した表示コマンドを基に、当該表示コマンドで指定されたピクチャデータのデコード結果を再生用メモリ３６＿１，３６＿２，３６＿３から読み出し、これをセレクタ３８に出力する。
これにより、当該指定されたピクチャデータのデコード結果が再生出力される。

再生装置４は上述したステップＳＴ９〜ＳＴ１５の処理をピクチャデータ単位で行う。

ステップＳＴ１６：
ＣＰＵ２０およびＣＰＵ４２は、上記ステップＳＴ９〜ＳＴ１５の処理を行ったピクチャデータが、ＧＯＰ内の最後のピクチャデータであるか否かを判断し、最後のピクチャデータであると判断するとステップＳＴ１７に進み、そうでない場合にはステップＳＴ９に戻って次のピクチャデータについての処理を行う。
ステップＳＴ１７：
ＣＰＵ２０およびＣＰＵ４２は、上記処理を行ったピクチャデータが属するＧＯＰが被再生データＥＮＣ内の最後のＧＯＰであるか否かを判断し、最後のＧＯＰであると判断すると処理を終了し、そうでない場合にはステップＳＴ１８に進む。

ステップＳＴ１８：
コンピュータ２のＣＰＵ２０は、再生方向に応じて次の１ＧＯＰをＨＤＤ１２から読み出す。
ステップＳＴ１９：
コンピュータ２のＣＰＵ２０は、ステップＳＴ２３で読み出したＧＯＰを、ブリッジ１８およびＰＣＩバス６を介して再生装置４に出力する。
再生装置４のＣＰＵ４２は、コンピュータ２からＰＣＩブリッジ３０を介して入力したＧＯＰを入力用メモリ３２に書き込む。

ステップＳＴ２０：
コンピュータ２のＣＰＵ２０が、ステップＳＴ２４で出力したＧＯＰの転送完了通知を再生装置４のＣＰＵ４２に出力する。
ＣＰＵ４２は、当該転送完了通知を制御用メモリ４０に書き込む。
ステップＳＴ２６：
再生装置４のＣＰＵ４２は、ステップＳＴ２５の処理終了後に、準備完了通知をコンピュータ２のＣＰＵ２０に出力する。
ステップＳＴ２１：
再生装置４のＣＰＵ４２は、例えば、再生方向に応じて次に再生ポイントのピクチャデータを含むＧＯＰのスケジューリング処理が完了したか否か（すなわち、スケジューリング処理を要するか否か）を判断し、スケジューリング処理を完了していないと判断するとステップＳＴ８に進み、そうでない場合にはステップＳＴ９に進む。

［第２の動作例］
当該動作例では、図９に示すステップＳＴ１３のデコード処理を詳細に説明する。
再生装置４のＣＰＵ４２は、上記スケジューリング処理の結果を基に、例えば、図３および図４を用いて前述したように、入力用メモリ３２に記憶されたＧＯＰに含まれるピクチャデータを読み出してデコーダ３４＿１，３４＿２，３４＿３に出力する。
そして、デコーダ３４＿１，３４＿２，３４＿３は、前述したようにデコード処理を行い、デコード結果を再生用メモリ３６＿１，３６＿２，３６＿３に書き込む。

再生装置４は、図３および図４に示すように、デコーダ３４＿１，３４＿２，３４＿３において各ＧＯＰのＩ，ＰピクチャデータをＢピクチャデータに先立ってデコード処理し、その結果を再生用メモリ３６＿１，３６＿２，３６＿３内の固定のバンク領域に書き込むことで、当該書き込み後に１ピクチャ（１フレーム）分のデータをデコード処理する時間があれば、処理対象のＧＯＰ内の任意のピクチャデータを再生出力できる。
すなわち、後述するようにＧＯＰ内の各ピクチャデータをデコードおよび再生出力している最中に再生速度の変更指示が発生した場合に、図６および図７に示すステップＳＴ９〜ＳＴ１８の処理より、速度変更指示後、１ピクチャデータのデコード処理時間内に、変更後の再生速度でピクチャデータを再生出力できる。
例えば、図３に示すＧＯＰ（Ｎ−１）内のＢ９ピクチャデータをデコードして再生出力する場合には、ＧＯＰ（Ｎ−１）内のＰ８，Ｐ１１ピクチャデータのデコード結果を必要とする。
また、Ｐ８ピクチャデータをデコードするためにはＰ５ピクチャデータのデコード結果が必要であり、Ｐ５ピクチャデータをデコードするためにはＩ２ピクチャデータのデコード結果が必要である。
従って、上記Ｂ９ピクチャデータをデコードするには、Ｉ２， Ｐ５， Ｐ８， Ｐ１１ピクチャデータのデコード結果を必要とする。
再生装置４によれば、図３に示すように、再生用メモリ３６＿１にＩ，Ｐピクチャデータを記憶することで、デコーダ３４＿１がＧＯＰ（Ｎ−１）のＢ９ピクチャデータを入力すれば、デコーダ３４＿１は、既に再生用メモリ３６＿１のバンク領域「２」，「３」に記憶されているＰ８，Ｐ１１ピクチャデータを用いて、Ｂ９ピクチャデータをデコードして再生出力する処理を即座に行うことができる。
これにより、タイムラグのない再生速度変更を行うことができる。

［第３の動作例］
以下、図３および図４に示すフォアワード（ＦＷＤ）の１倍速再生を行っているときに、１．５倍速再生、３倍速再生および１倍速再生の順で再生速度が変更された場合の再生装置４の動作例を説明する。
図１１および図１２は、当該動作例を説明するための図である。
図１１に示すように、再生装置４のＣＰＵ４２が、図８に示すステップＳＴ８で生成した１倍速再生の図５に示すスケジュール結果データＤＳＲＤを基に、ＧＯＰ（Ｎ-１），（Ｎ）のピクチャデータを１倍速でデコーダ３４＿１，３４＿２にデコードおよび再生出力させる。
そして、ＣＰＵ４２は、ＧＯＰ（Ｎ）のＢ１ピクチャデータのデコード結果を１倍速で再生出力中に１．５倍速への速度変更指示をコンピュータ２から受けると、図９に示すステップＳＴ１０の処理を実行して、１．５倍速再生に対応するようにスケジュール結果データＤＳＲＤの有効性フラグデータＶＦを更新する。
そして、ＣＰＵ４２は、更新後のスケジュール結果データＤＳＲＤを基に、ＧＯＰ（Ｎ）のＢ４ピクチャデータから１．５倍速の再生出力に移行する。
このように、再生装置４では、速度変更指示を受けた場合に、ＧＯＰの処理中であっても変更後の再生速度に応じてスケジュール結果データＤＳＲＤを更新し、更新後のスケジュール結果データＤＳＲＤを基に、当該処理中のＧＯＰ内の残りのピクチャデータをデコードおよび再生出力する。そのため、処理中のＧＯＰの処理完了前に、変更後の再生速度の再生出力を得られる。

その後、ＣＰＵ４２は、ＧＯＰ（Ｎ＋１）のＰ８ピクチャデータのデコード結果を１倍速で再生出力中に３倍速への速度変更指示をコンピュータ２から受けると、図９に示すステップＳＴ１０の処理を実行して、３倍速再生に対応するようにスケジュール結果データＤＳＲＤの有効性フラグデータＶＦを図６に示すように更新する。
そして、ＣＰＵ４２は、更新後のスケジュール結果データＤＳＲＤを基に、ＧＯＰ（Ｎ＋１）のＰ１１ピクチャデータから３倍速の再生出力に移行する。

その後、ＣＰＵ４２は、ＧＯＰ（Ｎ＋２）のＰ１４ピクチャデータのデコード結果を１倍速で再生出力中に１倍速への速度変更指示をコンピュータ２から受けると、図９に示すステップＳＴ１０の処理を実行して、１倍速再生に対応するようにスケジュール結果データＤＳＲＤの有効性フラグデータＶＦを図５に示すように更新する。
そして、ＣＰＵ４２は、更新後のスケジュール結果データＤＳＲＤを基に、ＧＯＰ（Ｎ＋３）のＰ５ピクチャデータから１倍速の再生出力に移行する。
このように再生装置４では、図５〜図７に示すように、各ピクチャデータの有効および無効を示す有効性フラグデータＶＦのみを更新することで指定された再生速度に応じたデコードおよび再生出力を行う。そのため、低速に速度変更された場合でも、スケジュール結果データＤＳＲＤが示すデコード順をそのまま利用し、有効性フラグデータＶＦのみを書き換えればよいので、変更後のスケジュール結果データＤＳＲＤを短時間で生成できる。

以上説明したように、データ処理システム１では、図８〜図１０に示すように、再生装置４は、ステップＳＴ８においてＧＯＰ単位でデコードスケジュールを行ってスケジュール結果データＤＳＲＤを生成し、当該ＧＯＰの再生出力を行っている最中に速度変更指示を受けた場合に、ＧＯＰの処理中であっても変更後の再生速度に応じてスケジュール結果データＤＳＲＤを更新し、更新後のスケジュール結果データＤＳＲＤを基に、当該処理中のＧＯＰ内の残りのピクチャデータをデコードおよび再生出力する。そのため、処理中のＧＯＰの処理完了前に、変更後の再生速度の再生出力を得られる。
その結果、再生装置４が再生速度の変更指示を受けてから、当該変更後の再生速度に対応した再生出力が実際に行われるまでの時間を従来に比べて短縮できる。

また、データ処理システム１では、図５〜図７に示すように、再生装置４は、スケジュール結果データＤＳＲＤ内の各ピクチャデータの有効および無効を示す有効性フラグデータＶＦのみを更新することで指定された再生速度に応じたデコードおよび再生出力を行う。そのため、低速に速度変更された場合でも、スケジュール結果データＤＳＲＤが示すデコード順をそのまま利用し、有効性フラグデータＶＦのみを書き換えればよいので、変更後のスケジュール結果データＤＳＲＤを短時間で生成できる。

また、データ処理システム１では、再生装置４において、Ｉ，Ｐピクチャデータのデコード結果をＢピクチャデータに先行して再生用メモリ３６＿１〜３６＿３の固定バンク領域に書き込み、これを継続して保持する。そのため、再生装置４では、Ｂピクチャデータをデコード処理する時間内に処理対処のＧＯＰ内の全てのピクチャデータを再生出力できる。
また、再生装置４において、Ｂピクチャデータのデコード結果は再生用メモリ３６＿１，３６＿２，３６＿３内の固定バンクに順次上書きする。
これにより、再生用メモリ３６＿１〜３６＿３の記憶容量を大幅に増やすことなく、変更後の再生速度に対応した再生出力を短時間で行うことができる。

本発明は上述した実施形態には限定されない。
上述した実施形態では、複数のモジュールデータとして、ＭＰＥＧのピクチャデータを例示したが、本発明は順にデコードされるものであれば、オーディオのモジュールデータであってもよい。

また、上述した実施形態では、符号化方式としてＭＰＥＧを例示したが、Ｈ．２６４／ＡＶＣ(Advanced Video Coding)などのように、デコード結果が他のモジュールデータのデコードで参照される第１の種類のモジュールデータと、デコード結果が他のジュールデータのデコードで参照されない第２の種類のモジュールデータとを構成要素として構成されデータをデコードする場合にも同様に適用可能である。

上述の実施の形態においては、圧縮映像のデータがＨＤＤ１２に記憶されている場合について述べたが、本発明はこれに限らず、例えば、入出力インタフェース等を介して、光ディスク、光磁気ディスク、半導体メモリ、磁気ディスク等の種々の記録媒体に適用することもできる。さらに、その接続形態は、ケーブル等を介して接続するに限らず、例えば外部から有線または無線で接続されるように、その他種々の接続形態で接続するようにしてもよい。

また、上述の実施の形態においては、一連の処理をそれぞれの機能を有するハードウェアにより実行させた場合について述べたが、本発明はこれに限らず、ソフトウェアにより実行させるようにしても良い。このとき、一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが専用のハードウェアに組み込まれているコンピュータに対して、各種プログラムをインストールすることで各種の機能を実行することが可能となり、例えば汎用のパーソナルコンピュータなどに例えば記録媒体からインストールされる。そしてこの記録媒体は、例えば、光ディスク、光磁気ディスク、半導体メモリ、磁気ディスク等の種々の記録媒体を含むことは言うまでもない。また例えば汎用のパーソナルコンピュータなどに例えばインターネット等のネットワークを介してダウンロードすることによって、各種プログラムをインストールするようにしても良い。

また、上述の実施の形態においては、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、上述の実施の形態においては、再生速度は特に限定されず、任意の可変速再生動作時における再生装置の具体的処理について広く適用することができる。
また、本実施形態のブロック構成は一例であり、図示したものには限定されない。

さらに、ＨＤＤ１２に記録されている圧縮符号化データに対して、ＨＤＤ１２から読み出すデータとして有効であるか否かを示す読み出し用のフラグ群、デコードのスケジューリングにおいて有効であるか否かを示すデコード用のフラグ群、デコードされたデータを表示するスケジューリングにおいて有効であるか否かを示す表示用のフラグ群等をメタデータとして適宜設け、一連のフラグ群を再生速度・方向に応じて自動的に更新することによりスケジューリングを管理することも可能である。
このとき、過去の可変速再生処理に用いた一連のスケジューリング、フラグ群の更新情報を、別途スケジューリングのメタデータ（履歴情報）として管理することも可能であり、必要に応じて、圧縮符号化データ中にシンタックスとして記述したり、記録媒体であるＨＤＤ１２等に別途記録したりしても良い。

また、デコーダ数、バンク数。デコーダＩＤ等をメタデータ（構成履歴情報）として管理することも可能である。さらに、再生速度、再生方向等をメタデータ（再生履歴情報）として管理することも可能である。このとき、これらメタデータを、必要に応じて圧縮符号化データ中にシンタックスとして記述したり、記録媒体であるＨＤＤ１２等に別途記録したりしても良い。
このようなメタデータ（履歴情報）を参照ることにより、過去の行われたスケジューリング処理を・再利用することができ、更に正確に高速に実行することが可能となる。
なお、このようなメタデータは、例えばデータベースのとして外部装置で管理するような構成にしてもよい。

なお、上述の実施の形態においては、デコーダ３４＿１〜３４＿３が、ＨＤＤ１２に記録されている圧縮符号化データを、完全にデコードしない（中途段階までデコードする）場合においても、本発明は適用可能である。
具体的には、例えば、デコーダ３４＿１〜３４＿３が、可変長符号に対する復号および逆量子化のみを行い、逆DCT変換を実行しない場合や、逆量子化を行うが可変長符号に対する復号を行わない場合などにおいても、本発明を適用することができる。このような場合、例えば、デコーダ３４＿１〜３４＿３は、例えば符号化処理および復号処理においてどの段階（例えば逆量子化の段階）まで処理が行われたかを示す履歴情報を必要に応じて生成し、不完全に復号されたデータに対応付けて出力することができるようにしても良い。

さらに、上述の実施の形態においては、ＨＤＤ１２に、不完全に符号化されたデータ（例えば、DCT変換および量子化が行われているが、可変長符号化処理が行われていないデータなど）と、必要に応じて、符号化処理および復号処理の履歴情報が記憶されており、デコーダ３４＿１〜３４＿３が、ＣＰＵ２０の制御に基づいて、供給された不完全に符号化されたデータをデコードし、ベースバンド信号に変換することができるような場合においても、本発明は適用可能である。
具体的には、デコーダ３４＿１〜３４＿３が、例えば、DCT変換および量子化が行われているが、可変長符号化処理が行われていない不完全に符号化されたデータに対して、逆DCT変換および逆量子化のみを行い、可変長符号に対する復号は実行しない場合などにおいても、本発明を適用することができる。
また、このような場合、例えば、ＣＰＵ２０は、不完全に符号化されたデータに対応付けられてＨＤＤ１２に記憶されている符号化処理および復号処理の履歴情報を取得し、これらの情報に基づいて、デコーダ３４＿１〜３４＿３によるデコードのスケジューリングを行うことができるようにしても良い。

さらに、上述の実施の形態においては、ＨＤＤ１２に、不完全に符号化されたデータと、必要に応じて、符号化処理および復号処理の履歴情報が記憶されており、デコーダ３４＿１〜３４＿３が、ＣＰＵ２０の制御に基づいて、供給された不完全に符号化されたデータを完全にデコードしない（中途段階までデコードする）場合においても、本発明は適用可能である。
また、このような場合も、例えば、ＣＰＵ２０は、不完全に符号化されたデータに対応付けられてＨＤＤ１２に記憶されている符号化処理および復号処理の履歴情報を取得し、これらの情報に基づいて、デコーダ３４＿１〜３４＿３によるデコードのスケジューリングを行うことができるようにしても良い。更に、この場合においても、デコーダ３４＿１〜３４＿３は、符号化処理および復号処理の履歴情報を必要に応じて生成し、不完全に復号されたデータに対応付けて出力することができるようにしても良い。
換言すれば、デコーダ３４＿１〜３４＿３が、ＣＰＵ２０の制御に基づいて、部分的な復号を行う（復号処理の工程のうちの一部を実行する）場合においても、本発明は適用可能であり、ＣＰＵ２０は、不完全に符号化されたデータに対応付けてＨＤＤ１２に記憶されている符号化処理および復号処理の履歴情報を取得し、これらの情報に基づいて、デコーダ３４＿１〜３４＿３によるデコードのスケジューリングを行うことができ、デコーダ３４＿１〜３４＿３は、符号化および復号の履歴情報を必要に応じて生成し、不完全に復号されたデータに対応付けて出力することができるようにしても良い。

更に、ＨＤＤ１２には、圧縮符号化されたストリームデータに対応付けて、更に、符号化お処理よび復号処理の履歴情報を記録するようにしても良く、ＣＰＵ２０は、圧縮符号化されたストリームデータのデコードのスケジューリングを、符号化処理および復号処理の履歴情報に基づいて行うようにしても良い。さらに、デコーダ３４＿１〜３４＿３が、ＣＰＵ２０の制御に基づいて、圧縮符号化されたストリームデータをデコードして、ベースバンド信号に変換することができるような場合においても、符号化および復号の履歴情報を必要に応じて生成し、ベースバンド信号に対応付けて出力することができるようにしても良い。

なお、上述の実施の形態においては、再生装置４が、それぞれ、複数のデコーダを有しているものとして説明したが、デコーダが、それぞれ、独立した装置として構成されている場合においても、本発明は適用可能である。
このとき、独立した装置として構成されているデコーダは、圧縮符号化データの供給を受けてこれを復号し、表示または出力するのみならず、上述した場合と同様にして、圧縮符号化データの供給を受け、中途段階まで部分的に復号して、符号化および復号の履歴情報とともに外部に出力したり、部分的に符号化されたデータの供給を受け、復号処理を行い、ベースバンド信号に変換して外部に出力したり、部分的に符号化されたデータの供給を受け、中途段階まで部分的に復号して、符号化および復号の履歴情報とともに外部に出力するようにしても良い。

さらに、上述の実施の形態においては、ＣＰＵ２０およびＣＰＵ４２がそれぞれ別の形態で構成されているが、ＣＰＵの構成は、これに限らず、例えば、ＣＰＵ２０およびＣＰＵ４２を、再生装置４全体を制御する１つのＣＰＵとして構成する形態も考えられる。また、ＣＰＵ２０およびＣＰＵ４２がそれぞれ独立して構成されている場合であっても、ＣＰＵ２０およびＣＰＵ４２を１つのチップとして構成するようにしてもよい。

更に、ＣＰＵ２０およびＣＰＵ４２がそれぞれ独立して構成されている場合、上述の実施の形態においてＣＰＵ２０が実行した処理の少なくとも一部を、例えば、時分割で、ＣＰＵ４２が実行することができるようにしたり、ＣＰＵ４２が実行した処理の少なくとも一部を、例えば、時分割で、ＣＰＵ２０が実行することができるようにしてもよい。すなわち、ＣＰＵ２０およびＣＰＵ４２には、分散処理が可能なプロセッサを用いるようにしても良い。

また、例えば、再生装置４をネットワークに接続可能な構成とし、上述の実施の形態において、ＣＰＵ２０またはＣＰＵ４２が実行した処理の少なくとも一部を、ネットワークを介して接続されている他の装置のＣＰＵにおいて実行させることができるようにしても良い。
同様に、上述の実施の形態においては、メモリ３２，４０等がそれぞれ別の形態で構成されているが、これに限らず、これらのメモリを再生装置４において１つのメモリとして構成する形態も考えられる。

さらに、上述の実施の形態においては、ＨＤＤ１２、デコーダ３４＿１〜３４＿３、および、セレクタ３８を、それぞれ、ブリッジおよびバスを介して接続し、再生装置として一体化されている場合について述べたが、本発明はこれに限らず、例えば、これらの構成要素のうちの一部が、外部から有線または無線で接続される場合や、これらの構成要素が、この他、種々の接続形態で相互に接続される場合にも適用することができる。

さらに、上述の実施の形態においては、圧縮されたストリームデータがＨＤＤに記憶されている場合について述べたが、本発明はこれに限らず、例えば、光ディスク、光磁気ディスク、半導体メモリ、磁気ディスク等の種々の記録媒体に記録されたストリームデータに対して再生処理を行う場合にも適用することができる。

さらに、上述の実施の形態においては、ＣＰＵ４２、メモリ３２、メモリ４０、デコーダ３４＿１〜３４＿３、および、セレクタ３８を、同一の拡張カード（例えば、PCIカード、PCI−Expressカード）に搭載する形態に限らず、例えばPCI−Expressなどの技術によりカード間の転送速度が高い場合には、これらの構成要素を、それぞれ別の拡張カードに搭載するようにしてもよい。
実施例に記載された再生速度に限定されず、任意の可変速再生に適用可能である。

また、本明細書において、システムとは、複数の装置が論理的に集合した物をいい、各構成の装置が同一筐体中にあるか否かを問わない。

本発明は、被再生データを再生するシステムに適用可能である。

図１は、本発明の第１実施形態に係わるデータ処理システムの全体構成図である。 図２は、図１に示すデータ処理システムでデコード対象となる被再生データＥＮＣを説明するための図である。 図３は、図２に示す被再生データＥＮＣをフォアード方向に再生した場合のデコーダ３４＿１，３４＿２，３４＿３のデコード処理、再生用メモリ３６＿１〜３６＿３の記憶状態、並びに再生出力を示す図である。 図４は、図２に示す被再生データＥＮＣをフォアード方向に再生した場合のデコーダ３４＿１，３４＿２，３４＿３のデコード処理、再生用メモリ３６＿１〜３６＿３の記憶状態、並びに再生出力を示す図３の続きの図である。 図５は、指定された再生速度が１倍速の場合に生成されるスケジュール結果データＤＳＲＤを説明するための図である。 図６は、指定された再生速度が３倍速の場合に生成されるスケジュール結果データＤＳＲＤを説明するための図である。 図７は、指定された再生速度が５倍速の場合に生成されるスケジュール結果データＤＳＲＤを説明するための図である。 図８は、図１に示すデータ処理システムの全体動作例を説明するためのフローチャートである。 図９は、図１に示すデータ処理システムの全体動作例を説明するための図８の続きのフローチャートである。 図１０は、図１に示すデータ処理システムの全体動作例を説明するための図９の続きのフローチャートである。 図１１は、図３および図４に示すフォアワード（ＦＷＤ）の１倍速再生を行っているときに、１．５倍速再生、３倍速再生および１倍速再生の順で再生速度が変更された場合の再生装置の動作例を説明するための図である。 図１２は、図３および図４に示すフォアワード（ＦＷＤ）の１倍速再生を行っているときに、１．５倍速再生、３倍速再生および１倍速再生の順で再生速度が変更された場合の再生装置の動作例を説明するための図１１の続きの図である。

符号の説明

１…データ処理システム、２…コンピュータ、４…再生装置、１２…ＨＤＤ、１４…ブリッジ、１６…メモリ、１８…ブリッジ、１９…操作部、２０…ＣＰＵ、３０…ＰＣＩブリッジ、３２…入力用メモリ、３４＿１，３４＿２，３４＿３…デコーダ、３６＿１，３６＿２，３６＿３…再生用メモリ、３８…セレクタ、４０…制御用メモリ、４２…ＣＰＵ

Claims (13)

1. 被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置であって、
   再生用メモリと、
   前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、
   予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路と
   を有する再生装置。
2. 前記処理回路は、前記モジュールデータ群の前記モジュールデータのうち、指定された再生速度で再生する前記モジュールデータが有効であることを示し、当該再生速度で再生しない前記モジュールデータが無効であることを示す前記有効性データを生成し、当該有効性データを含む前記スケジュール結果データを生成する
   請求項１に記載の再生装置。
3. 前記処理回路は、第１の前記モジュールデータ群のデコードおよび再生出力を行っている間に前記変更指示を受けると、前記更新後の前記スケジュール結果データを基に、第１の前記モジュールデータ群の未処理の前記モジュールデータのデコードおよび再生出力を行い、
   前記第１のモジュールデータ群の次に処理される第２の前記モジュールデータ群の前記デコードスケジュールにおいて、前記変更後の再生速度に対応した前記スケジュール結果データを新たに生成する
   請求項１に記載の再生装置。
4. 前記処理回路は、単数の前記モジュールデータを単位として、前記決定に基づいて当該モジュールデータの前記デコードおよび前記再生出力の制御、並びに前記スケジュール結果データの更新を行う
   請求項１に記載の再生装置。
5. 前記デコーダは、
   前記デコード結果が他の前記モジュールデータのデコードで参照される第１の種類の前記モジュールデータと、デコード結果が他の前記モジュールデータのデコードで参照されない第２の種類の前記モジュールデータとを構成要素として構成される被再生データを、前記モジュールデータを単位としてデコードし、
   前記再生用メモリ内の前記第１の種類の前記モジュールデータの前記デコード結果の記憶を前記保持し、
   前記再生用メモリに既に記憶された前記第１の種類のモジュールデータのデコード結果を参照して、前記第２の種類のモジュールデータをデコードして再生出力する
   請求項１に記載の再生装置。
6. 前記デコーダは、前記被再生データを構成する複数の前記モジュールデータのうち前記第１の種類のモジュールデータを、当該第１の種類のモジュールデータのデコード結果を参照してデコードされる前記第２の種類のモジュールデータに先立ってデコードする
   請求項５に記載の再生装置。
7. 前記第１の種類のモジュールとして、他のモジュールデータのデコード結果を参照しないでデコードされるＩピクチャデータと、他のモジュールデータのデコード結果を参照してデコードされるＰピクチャデータとを有し、
   前記第２の種類のモジュールは、他のモジュールデータのデコード結果を参照してデコードされるＢピクチャデータであり、
   前記デコーダは、デコード結果が前記メモリに記憶されている第１の前記Ｉピクチャデータと、複数の前記Ｉピクチャデータのうち前記第１のＩピクチャデータに対して前記再生方向で次に位置する第２の前記Ｉピクチャデータとの間に位置する前記Ｐピクチャデータのデコード結果と、前記第１のＩピクチャデータのデコード結果とを前記再生用メモリ内の第１の記憶領域内に同時に記憶保持させる
   請求項６に記載の再生装置。
8. 前記再生用メモリは、前記第１の記憶領域とは別に、前記Ｂピクチャデータを記憶する第２の記憶領域を有し、
   前記デコーダは、再生出力した前記Ｂピクチャデータのデコード結果を、前記第１のＩピクチャデータと前記第２のＩピクチャデータとの間に位置する全ての前記Ｂピクチャデータのデコードを完了する前に順に、他の前記Ｂピクチャデータのデコード結果で上書きする
   請求項７に記載の再生装置。
9. 被再生データを構成する複数のモジュールデータを再生装置に出力するコンピュータと、
   前記コンピュータから入力した複数のモジュールデータを順にデコードして再生する前記再生装置と
   を有し、
   前記再生装置は、
   前記コンピュータから入力した前記モジュールデータを記憶する入力用メモリと、
   再生用メモリと、
   前記入力用メモリから読み出した前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、
   予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路と
   を有するデータ処理システム。
10. 被再生データを構成する複数のモジュールデータを順にデコードして再生する再生方法であって、
    予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の工程と、
    前記第１の工程で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の工程と、
    再生速度の変更指示を受けると、前記第２の工程で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の工程と
    を有する再生方法。
11. 被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置が実行するプログラムであって、
    予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の手順と、
    前記第１の手順で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の手順と、
    再生速度の変更指示を受けると、前記第２の手順で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の手順と
    を有するプログラム。
12. 被再生データを構成する複数のモジュールデータを順にデコードして再生する再生装置が実行するプログラムを記録する記録媒体であって、
    前記プログラムは、
    予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成する第１の手順と、
    前記第１の手順で生成した前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータをデコードおよび再生出力する第２の手順と、
    再生速度の変更指示を受けると、前記第２の手順で用いた前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する第３の手順と
    を有する記録媒体。
13. 被再生データを構成する複数のモジュールデータを再生手段に出力するデータ処理手段と、
    前記データ処理手段から入力した複数のモジュールデータを順にデコードして再生する前記再生手段と
    を有し、
    前記再生手段は、
    前記データ処理手段から入力した前記モジュールデータを記憶する入力用メモリと、
    再生用メモリと、
    前記入力用メモリから読み出した前記モジュールデータをデコードし、そのデコード結果を前記再生用メモリに書き込み、前記再生用メモリから読み出した前記デコード結果を再生出力するデコーダと、
    予め規定された複数の前記モジュールデータを構成要素とするモジュールデータ群を単位として当該モジュールデータ群に属する前記モジュールデータを前記デコーダでデコードさせる順序を決定するデコードスケジュールを行い、前記決定した順序を示すデコード順データと、前記モジュールデータの各々の有効性を示す有効性データとを含むスケジュール結果データを生成し、前記スケジュール結果データを基に、当該デコードスケジュールで決定された前記順序で処理対象の前記モジュールデータを選択し、当該選択したモジュールデータが有効であることを条件に、当該モジュールデータを前記デコーダにデコードおよび再生出力させ、再生速度の変更指示を受けると、前記スケジュール結果データの前記有効性データを変更後の再生速度に応じて更新する処理回路と
    を有するデータ処理装置。
    

Images