KR100260794B1 - 디스크 데이타 재생 장치 및 신호 처리 회로 - Google Patents

디스크 데이타 재생 장치 및 신호 처리 회로 Download PDF

Info

Publication number
KR100260794B1
KR100260794B1 KR1019950013409A KR19950013409A KR100260794B1 KR 100260794 B1 KR100260794 B1 KR 100260794B1 KR 1019950013409 A KR1019950013409 A KR 1019950013409A KR 19950013409 A KR19950013409 A KR 19950013409A KR 100260794 B1 KR100260794 B1 KR 100260794B1
Authority
KR
South Korea
Prior art keywords
data
clock signal
disc
signal
type
Prior art date
Application number
KR1019950013409A
Other languages
English (en)
Other versions
KR950034213A (ko
Inventor
준 이나가와
야스히로 하야시
마코토 구보
Original Assignee
니시무로 타이죠
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시키가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR950034213A publication Critical patent/KR950034213A/ko
Application granted granted Critical
Publication of KR100260794B1 publication Critical patent/KR100260794B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/12—Control of operating function, e.g. switching from recording to reproducing by sensing distinguishing features of or on records, e.g. diameter end mark
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs

Abstract

버퍼 메모리가 오버플로우/언더플로우되는 것을 방지하도록 및/또는 디지탈-아날로그 변환기의 전력소비를 감소시키도록 디스크상에 기억된 데이타를 재생하는 장치 및 신호 처리 회로를 제공한다. 판독될 데이타가 ROM 데이타일 때 상기 버퍼 메모리로부터의 판독은 가변 프레임 클록신호에 응답하여 실행되고 상기 디지탈-아날로그 변환기에 대한 기준 클록신호의 주파수는 감소된다.

Description

디스크 데이타 재생 장치 및 신호 처리 회로
제1도는 본 발명의 제1실시예에 따른 디스크 데이타 재생 장치에 대한 블록도.
제2도는 본 발명의 제1실시예에 따른 신호 처리 회로에 대한 블록도.
제3도는 본 발명의 제1실시예에 따른 클록 신호 회로의 일부 나타내는 블록도.
제4도는 분주 제어 신호 a와 신호 S1∼S3 간의 관계를 나타내는 타이밍도.
제5도는 본 발명의 제2실시예에 따른 디스크 데이타 재생 장치에 대한 블록도.
제6도는 클록 신호 회로(8)의 한 회로 구성을 나타내는 블록도.
제7도는 클록 신호 회로(8)의 다른 회로 구성을 나타내는 블록도.
제8도는 본 발명의 제3실시예에 따른 디스크 데이타 재생 장치에 대한 블록도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 디스크 2 : 디스크 모터
3 : 광픽업 9 : 디지탈-아날로그 변환기
13 : 프레임 클록 신호 발생 회로 71 : 복조 회로
72 : 버퍼 메모리 78 : 분주 제어 회로
82 : 전압 제어 발진기 86 : 제1분주기
87 : 제2분주기 88 : 위상 비교기
80,802 : 선택기
본 발명은 전반적으로 콤팩트 디스크 플레이어와 같은 광학 기록 디스크 플레이어 및 그 신호 처리 회로에 관한 것으로, 특히 버퍼 메모리로부터 재생 데이타를 독출하기 위한 장치 및 회로에 관한 것이다.
오디오 기기의 분야에 널리 공지된 바와 같이, 디지탈 기록 재생 시스템은 일반적으로 고밀도 및 고충실도의 기록 데이타를 재생하기 위한 용도로 사용된다. 이러한 시스템에서, 오디오 아날로그 신호는 PCM(펄스 코드 변조) 기술에 의해 2치화된 데이타로 변조되며, 이러한 데이타가 디스크 또는 자기 테이프와 같은 재생될 기록 매체상에 기록된다. 이러한 시스템중에서 현재 콤팩트 디스크가 주로 사용된다. 이 경우, 2치화된 데이타에 대응하는 이진 디지트(비트)가 직경이 약 12㎝인 디스크상에 형성되어 광학적으로 판독된다.
콤팩트 디스크상에 기록된 데이타를 재생하기 위한 재생 장치는 일정 선속도 트랙킹 시스템(CLV)내에 반도체 레이저 및 광전 변환 장치가 설치된 광픽업(optical pickup)을 디스크의 내주부에서 외주부로 이동시키며, 콤팩트 디스크상에 기록된 데이타를 판독하기 위해 콤팩트 디스크를 회전시킨다.
디스크로부터 독출된 데이타는 EFM 신호 발생 회로(이후 RF 회로로 지칭함)에 제공된다. 이 RF 회로는 광픽업의 출력으로부터 포커스 에러 신호 및 트랙킹 에러 신호를 구하여 이 신호를 서보 제어 회로에 제공한다. RF 회로는 디스크로부터 판독된 신호를 양자화하여 이 양자화된 신호를 8 대 14비트 변조(EFM: Eight-Fourteen Modulation) 신호로서 신호 처리 회로에 제공한다. 이 신호 처리 회로는 EFM 복조, 서브코드 복조 및 에러 정정 처리를 실행하며, 그 출력을 디지탈-아날로그 변환기(이후 DAC로 지칭함)에 제공한다. DAC의 출력은 저역 통과 필터(LPF)에 제공되며, LPF의 출력은 재생 오디오 출력 신호가 된다. CD에 사용된 재생 장치에 있어서, 최종 오디오 출력의 와주(wow) 및 플러터(flutter)를 방지하기 위해, EFM 복주 신호가 버퍼 메모리에 기억되고, 안정한 주파수 클록 신호를 사용한 에러 정정 처리 후에 독출된다. 이 클록 신호는 수정 발진기에 의해 발생된 클록 신호에 동기된다.
널리 공지된 오디오 CD 플레이어외에 디스크를 사용하는 다른 재생 장치로는 CD-ROM 플레이어가 있다. CD-ROM 플레이어는 디스크상에 공존하는 오디오 데이타와 ROM 데이타의 두 종류의 데이타를 재생한다. 이 ROM 데이타는 포토그래픽 데이타 및 비디오 데이타와 같은 이미지 정보와 문자 코드를 포함한다. 포토그래픽 데이타는 JPEG(Joint Photographic Coding Experts Group) 타입으로 압축되며, 비디오 데이타는 MPEG(Moving Picture Coding Experts Group) 타입으로 압축된다.
오디오 데이타가 독출되는 경우, 가청 정보에 대응하는 정상 속도로 재생이 실행된다. 한편, ROM 데이타가 독출되는 경우, 2배속 정도의 빠른 속도로 재생이 실행될 수 있다. 따라서, CD-ROM 플레이어에서는 정상 속도와 2배속간의 빈번한 전환이 실행된다.
이러한 빈번한 전환에 의해 버퍼 메모리에 오버플로우와 언더플로우가 야기된다. 이러한 오버플로우와 언더플로우는 CD-ROM 플레이어에서의 데이타 재생을 중단시키는 결과를 초래한다. 재생의 중단은 검색 동작에 의해서도 야기될 것이다. 이러한 문제점은 미합중국 특허 출원번호 08/288,785호에 설명되어 있다.
또한, CD-ROM 플레이어는 CD-ROM 디스크가 방대한 양의 데이타를 기억할 수 있으므로 소형의 휴대용 컴퓨터에 사용될 수 있다. 이러한 종류의 컴퓨터의 경우에 장시간의 동작을 위해서는 전력 소비를 저감시키는 것이 매우 중요하다. 그러나, 이러한 컴퓨터에서의 전력 소비는 마이크로프로세서의 동작 주파수의 상승으로 인해 증가되고 있다.
본 발명의 목적은 전술한 문제점 및 단점을 갖지 않는 디스크를 사용하는 개선된 재생 장치를 제공하는데 있다.
본 발명의 다른 목적은 재생 속도 전환 또는 검색 동작에 의해 야기되는 재생 중단 또는 뮤트 현상(muting)이 감소된 개선된 디스크 플레이어를 제공하는데 있다.
본 발명의 다른 목적은 재생 속도 전환 또는 검색 동작에 의해 야기되는 재생 중단을 감소시키기 위한 개선된 신호 처리 회로를 제공하는데 있다.
본 발명의 다른 목적은 저전력 소비를 갖는 개선된 디스크 플레이어를 제공하는데 있다.
본 발명에 따라, 전술한 목적의 달성은 적어도 제1타입의 데이타와 제2타입의 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치를 제공함으로써 달성된다. 상기 장치는 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터와, 디스크로부터 재생될 디스크 데이타를 판독하는 광픽업과, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 복조된 데이타를기억하기 위한 버퍼 메모리와, 상기 버퍼 메모리로부터 판독된 제1타입 데이타의 복조 데이타를 기준 클록 신호에 응답하여 변환하기 위한 디지탈-아날로그 변환기를 구비하며, 재생될 디스크 데이타가 제1타입 데이타인 경우에는 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 상기 디지탈-아날로그 변환기의 전력 소비를 저감시키기 위해 기준 클록 신호의 주파수를 상기 제1값보다 낮은 제2값으로 설정한다.
본 발명의 다른 특징에 따라, 전술한 목적은 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, 디스크 모터에 의해 회전될 디스크상에 기억되며, 광픽업에 의해 디스크로부터 판독되는 디스크 데이타의 재생에 사용하기 위한 신호처리 회로를 제공함으로써 달성된다. 상기 신호 처리 회로는 상기 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 상기 디스크로부터 판독된 복조 데이타를 기억하기 위한 버퍼 메모리와, 상기 버퍼 메모리로부터 판독된 제1타입 데이타의 복조 데이타를 기준 클록 신호에 응답하여 변환하기 위한 디지탈-아날로그 변환기를 구비하며, 재생될 디스크 데이타가 제1타입 데이타인 경우에는 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 상기 디지탈-아놀로그 변환기의 전력 소비를 저감시키기 위해 상기 기준 클록 신호의 주파수를 상기 제1값보다 작은 제2값으로 설정한다.
본 발명의 다른 특징에 따라, 전술한 목적은 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치를 제공함으로써 달성된다. 상기 장치는 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터와, 상기 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업과, 상기 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 이 복조 데이타를 기억하기 위한 버퍼 메모리와, 상기 버퍼 메모리로부터 판독된 제1타입 복조 데이타를 기준 클록 신호에 응답하여 변환하기 위한 디지탈-아놀로그 변환기와, 상기 버퍼 메모리의 액세스에 사용되는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로를 구비하며; 상기 프레임 클록 신호 발생 회로는 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기와, 상기 제1분주 클록 신호와 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기와, 제어된 클록 신호의 주파수가 상기 버퍼 메모리에 기억된 복조 신호의 양에 따라 변화되도록 상기 위상 제어 신호에 응답하여 제어된 클록 신호를 발생하며 이 제어된 클록 신호를 상기 제2분주기에 공급하는 전압 제어 발진기와, 일정 클록 신호 및 제어된 클록 신호를 수신하고, 상기 일정 클록 신호 및 제어된 클록 신호중 하나를 선택하여 선택된 클록 신호를 출력하기 위한 선택기와, 프레임 클록 신호를 제공하기 위해 상기 선택된 클록 신호를 분주하는 제3분주기를 포함하며; 재생될 디스크 데이타가 제1타입 데이타인 경우에는 기준 클록 신호의 주파수를 제1값으로 설정하고 상기 선택기가 상기 일정 클록 신호를 선택하며, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 상기 디지탈-아놀로그 변환기의 전력 소비를 저감시키기 위해 기준 클록 신호의 주파수를 상기 제1값보다 작은 제2값으로 설정하고 상기 선택기가 상기 제어된 클록 신호를 선택한다.
본 발명의 다른 특징에 따라, 전술된 목적은 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, 디스크 모터에 의해 회전될 디스크상에 기억되며, 광픽업에 의해 상기 디스크로부터 판독되는 디스크 데이타의 재생에 사용하기 위한 신호 처리 회로를 제공함으로써 달성된다. 상기 신호 처리 회로는 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 상기 디스크로부터 판독된 복조 데이타를 기억하기 위한 버퍼 메모리와, 상기 버퍼 메모리로부터 판독된 제1타입 복조 데이타를 기준 클록 신호에 응답하여 변환하기 위한 디지탈-아놀로그 변환기와, 상기 버퍼 메모리의 액세스에 사용하기 위한 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로를 구비하며; 상기 프레임 클록 신호 발생 회로는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기와, 분주 계수가 고정되고, 제2분주 분주 클록 신호를 출력하기 위한 제2분주기와, 상기 제1분주 클록 신호와 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기와, 제어된 클록 신호의 주파수가 상기 버퍼 메모리에 기억된 보조 데이타의 양에 따라 변화되도록 상기 위상 제어 신호에 응답하여 제어 클록 신호를 발생하며 이 제어 클록 신호를 상기 제2분주기에 제공하는 전압 제어 발진기와, 상기 일정 클록 신호와 제어된 클록 신호를 수신하고, 이 일정 클록 신호와 제어된 클록 신호중 하나를 선택하여 선택된 클록 신호를 출력하기 위한 선택기와, 프레임 클록 신호를 제공하기 위해 선택된 클록 신호를 분주하는 제3분주기를 포함하며; 재생될 디스크 데이타가 제1타입 데이타인 경우에는 기준 클록 신호의 주파수를 제1값으로 설정하고 상기 선택기가 상기 일정 클록 신호를 선택하며, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 상기 디지탈-아놀로그 변환기의 전력 소비를 저감시키기 위해 기준 클록 신호의 주파수를 상기 제1값보다 작은 제2값으로 설정하고, 상기 선택기가 상기 제어된 클록 신호를 선택한다.
본 발명의 다른 특징에 따라, 전술한 목적은 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치 및 신호 처리 회로를 제공함으로써 달성된다. 상기 장치는 상기 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 이 복조된 데이타를 기억하기 위한 버퍼 메모리와, 상기 버퍼 메모리의 액세스에 사용하기 위한 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로를 구비하며; 상기 프레임 클록 신호 발생 회로는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기와, 상기 제1분주 클록 신호와 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하는 위상 제어 회로와, 제어된 클록 신호의 주파수가 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 변화되도록 상기 위상 제어 신호에 응답하여 제어된 클록 신호를 발생하며 이 제어된 클록 신호를 상기 제2분주기에 제공하는 전압 제어 발진기와, 일정 클록 신호와 제어된 클록 신호를 수신하고, 이 일정 클록 신호와 제어된 클록 신호중 하나를 선택하여 선택된 클록 신호를 출력하기 위한 선택기와, 프레임 클록 신호를 제공하기 위해 이 선택된 클록 신호를 분주하는 제3분주기를 포함하며; 재생될 디스크 데이타가 제1타입 데이타인 경우에는 상기 선택기가 상기 일정 클록 신호를 선택하고, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 프레임 클록 신호의 주파수를 제어하기 위해 상기 선택기가 상기 제어된 클록 신호를 선택한다.
전술된 목적은 적어도 제1타입 데이타와 제2타입 데이타로 분류되고, 상기 제2타입 데이타가 압축 포토그래픽 데이타와 압축 비디오 데이타중 적어도 하나로 구성되는 압축 이미지 데이타를 포함하는 디스크 데이타를 재생하기 위한 장치를 제공함으로써 달성된다. 상기 장치는 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터와, 상기 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업과, 상기 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로와, 복조 데이타를 기억하기 위한 버퍼 메모리와, 압축 해제된 포토그래픽 데이타와 압축 해제된 비디오 데이터 중의 적어도 하나를 구하기 위해 상기 버퍼 메모리로부터 판독된 제2타입 데이타의 복조 데이타를 기준 클록 신호에 응답하여 압축 해제하는 압축 해제 회로를 구비하며, 재생될 디스크 데이타가 제2타입 데이타인 경우에는 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제1타입 데이타인 경우에는 압축 해제 회로의 전력 소비를 저감시키기 위해 기준 클록 신호의 주파수를 상기 제1값보다 작은 제2값으로 설정한다.
본 발명의 다른 목적, 특징 및 장점은 다음의 상세한 설명으로부터 명백해질 것이다. 그러나, 상세한 설명 및 특정 실시예가 본 발명의 바람직한 실시예를 나타내기는 하지만 단지 예시의 목적으로 제공된 것이므로 본 발명의 기술적 사상에서 벗어나지 않은 각종 변형 및 변경이 당업자에 의해 가능하다.
본 발명 및 본 발명의 다수의 장점에 대한 더 완벽한 이해는 첨부 도면을 참고로 한 다음의 상세한 설명에 의해 가능할 것이다.
도면을 참조하여 본 발명의 실시예가 이하에 상세히 설명된다.
제1도 내지 제4도를 참조하여 재생 중단을 감소시키기 위한 디스크 데이타 재생 장치 및 신호 처리 회로의 제1실시예가 상세히 설명된다. 제1도는 CLV 시스템을 채용한 디스크 데이타 재생 장치를 도시한 것이다. CD 등의 디스크(1)가 스핀들 모터와 같은 디스크 모터(2)에 의해 회전된다. 디스크(1)상에 기억된 데이타는 광픽업(PU)(3)에 의해 판독되고, 독출된 데이타가 EFM 신호 발생 회로(4: 이후 RF 회로로 지칭함)에 공급된다. RF 회로(4)는 광픽업(3)의 출력으로부터 포커스 에러 신호 및 트랙킹 에러 신호(이하 “ERR”로 지칭함)를 추출하고, 추출된 신호를 서보 제어 회로(5)에 공급한다. 또한, RF 회로(4)는 디스크(1)로부터 판독된 신호를 양자화하고, 양자화된 신호를 EFM 신호로서 PLL회로(6)에 공급한다. PLL회로(6)는 재생단 기준 클록 신호(VCOCK)와 재생단 프레임 클록 신호(PFS)를 발생한다. 이들 클록 신호는 EFM 신호와 동기되고 신호 처리 회로(7)에 공급된다. 프레임 클록 신호 PFS는 클록 신호 회로(8)에 제공된다. 클록 신호 VCOCK의 중심 주파수는 EFM 신호의 4배의 비트 레이트인 17.2872㎒이다. 또한 PLL회로(6)는 EFM 신호를 신호 처리 회로(7)에 공급한다.
서보 제어 회로(5)는 포커스 서보 제어 회로, 트랙킹 서보 회로, 스핀들 서보 제어 회로 및 슬레드 서보 제어 회로를 포함한다. 포커스 서보 제어 회로는 포커스 에러 신호를 0으로 하기 위해 픽업(3)의 광학 포커스를 제어하고, 트랙킹 서보 제어 회로는 트랙킹 에러 신호를 0으로 하기 위해 픽업(3)의 광학 트랙킹을 제어하고, 스핀들 서보 제어 회로는 소정 속도, 즉 일정 선속도(CLV)로 디스크(1)를 구동시키는 디스크 모터(2)를 제어하며, 슬레드 서보 제어 회로는 트랙킹 서보의 액츄에이터 위치를 허용 가능한 이동 범위의 중심 위치로 조절하기 위해 픽업(3)을 목적 트랙으로 이동시킨다.
신호 처리 회로(7)는 EFM 복조, 서브코드 복조 및 에러 정정 처리를 행한다. 신호 처리 회로(7)의 출력은 디지탈-아날로그 변환기(9)에 공급된다. DAC(9)의 출력은 저역 통과 필터(LPF)(10)에 공급되고, LPF(10)의 출력은 재생된 오디오 출력 신호에 대응한다. 비디오 정보 및 문자 코드와 같은 ROM 데이타는 신호 처리 회로(7)로부터 ROM 데이타 출력, 즉 DAC(9)와 LPF(10)에서 처리되지 않은 디지탈 출력으로서 출력된다. 수정 발진기 클록 신호(X′tal)는 기준 클록 신호로서 DAC(9)에 공급된다.
마이크로프로세서 등의 시스템 콘트롤러(11)는 클록 신호 회로(8)에 배속 제어 신호(HS) 및 클록 신호 스위칭 신호(SW)를 포함한 제어 신호를 공급한다. 시스템 콘트롤러(11)는 또한 신호 처리 회로(7) 및 서보 제어 회로(5)에 재생, 정지, 검색, 감쇄 등을 위한 다수의 기타 제어 신호를 공급한다. 시스템 콘트롤러로는 8비트 마이크로컴퓨터 TLCS-870가 유용하다.
CD 플레이어의 전체 시스템을 제어하는 시스템 콘트롤러(11)는 서브코드 Q데이타(SUBQ)에 기초하여 신호 HS 및 SW를 발생한다. 서브코드 데이타는 디스크상의 리드-인 영역(lead-in area)(23∼25㎜ 반경)상의 “내용 테이블(TOC: Table Of Contents)”을 판독함으로써 획득된다. TOC로부터 ROM 데이타(이미지 데이타 및 문자 코드와 같은) 및 오디오 데이타의 각각의 위치 또는 개시 어드레스(개시 시간)가 획득된다.
서브코드 Q 데이타는 리드-인 영역 이외의 영역에 기억된 데이타를 판독함으로써 획득된다. 서브코드 Q 데이타는 제2도의 서브코드 복조 회로(74)에 의해 복조되어 시스템 콘트롤러(11)에 공급된다. 따라서, 시스템 콘트롤러(11)는 지정되거나 요구된 데이타 또는 데이타 타입에 따라 신호 HS 및 SW를 발생할 수 있다. 지정된 데이타가 오디오 데이타인 경우, “L”레벨의 신호 SW가 발생되어 신호 처리단 기준 클록 신호가 스위칭되지 않게 되는 한편, 지정된 신호가 ROM 데이타인 경우 “H” 레벨의 신호 SW가 발생된다.
재생 처리 동안 서브코드 Q 데이타가 획득될 수 있기 때문에, 재생될 데이타의 타입이 재생 처리 동안 검출된다. 따라서, 신호 SW의 스위칭이 재생 처리 동안 발생할 것이다. 이러한 특징은 오디오 데이타와 ROM 데이타가 한 디스크상에 공존할 때 유용하다. 신호 SW의 스위칭에 대해 이하에서 설명하기로 한다.
디스크가 디스크 플레이어에 장착된 후에는 TOC가 판독된다. TOC로부터, 시스템 콘트롤러(11)는 각 트랙 번호의 데이타의 각각의 타입(즉, 오디오/ROM)을 판정한다. TOC로부터 획득된 정보는 데이타 기억 장치(도시 생략)에 기억되며, 이 데이타 기억 장치는 버퍼 메모리와는 상이하고 시스템 콘트롤러(11)에 접속된다. 그리고나서, 신호 SW가 제1트랙의 데이타 타입에 따라 “L” 또는 “H”로 설정된다. 따라서, 신호 SW는 데이타 타입 신호와 같은 역할을 한다.
다음으로, 판독될 디스크 데이타가 개시 시간 또는 트랙 번호를 이용하여 지정될때, 시스템 콘트롤러는 데이타 기억 장치내의 정보를 이용하여 지정된 디스크 데이타의 타입을 판정한다. 그리고나서, 시스템 콘트롤러는 판정에 따라 신호 “SW”를 “L” 또는 “H”로 설정하고, 신호 처리 회로가 재생을 개시한다.
디스크상에 기억된 데이타의 재생 동안 데이타 타입의 변화가 검출되면, 즉 이러한 변화가 서브코드 Q 데이타를 이용하여 검출되면, 시스템 콘트롤러(11)는 신호 “SW”를 “L”에서 “H”로 또는 “H”에서 “L”로 변경시킨다. 이 경우, 디스크는 오디오 및 ROM 데이타가 디스크 상에 공존하는 오디오/ROM 타입 디스크이다.
이와는 반대로, 디스크상에 기억된 모든 데이타의 재생 동안 데이타 타입의 변화가 검출되지 않으면 디스크는 오디오 타입 데이타만이 존재하는 오디오 타입 디스크이거나 ROM타입 데이타만이 디스크상에 존재하는 ROM 타입 디스크이다.
다음으로, 클록 신호 회로(8)가 설명된다. 클록 신호 회로(8)는 신호 HS 및 SW에 따라 수정 발진기 클록 신호(XCK) 또는 전압 제어 발진기 클록 신호(VCK)로부터 신호 처리단 기준 클록 신호(MCK)를 발생한다. 수정 발진기 클록 신호(XCK)는 수정 발진기(X′tal)로부터 공급된다. 재생단 기준 클록 신호(VCOCK)는 PLL 회로(6)에 의해 발생된 PLL 클록 신호이다. 후속하여, 클록 신호 회로(8)는 신호 처리 회로(7)의 버퍼 메모리에 대한 판독 프레임 클록 신호로서 이용되는 신호 처리단 프레임 클록 신호(MFS)를 발생하기 위해 클록 신호 XCK를 2304로 분주한다. 클록 신호 회로(8)는 클록 신호 XCK를 서보 제어 기준 클로 신호(SCK)로서 출력한다.
제2도를 참조하여 신호 처리 회로(7)를 상세히 설명한다. 신호 처리 회로(7)는 EFM 복조 회로(71), 버퍼 메모리(72), 에러 정정 회로(73), 서브코드 복조 회로(74), 출력 회로(75) 및 메모리 제어 회로(76)를 포함한다. EFM 복조 회로(71)는 PLL 회로(6)에 의해 발생되고 EFM 신호에 동기하는 재생단 기준 클록 신호(VCOCK)를 수신한다. 동기화 신호, 즉 동기 패턴이 EFM 신호로부터 추출되며, EFM 신호는 복조되고, 패리티 데이타를 포함하는 32-심볼 메인 데이타 및 1-심볼 서브코드 데이타로 구성되는 1 프레임당 33-심볼 데이타로서 데이타 버스(DBUS)를 통해 버퍼 메모리(72)에 기억된다.
버퍼 메모리(72)는 에러 정정 처리시의 인터리빙 및 지터(jitter) 흡수를 위해 사용된다. 시간축상의 지터는 재생단 프레임 클록 신호(PFS)에 동기하여 복조된 EFM 신호를 버퍼 메모리(72)에 기입하고 클록 신호 회로(8)에 의해 발생된 신호 처리단 프레임 클록 신호(MFS)에 동기하여 판독함으로써 흡수 또는 제거된다. 버퍼 메모리(72)의 출력은 데이타 버스(DBUS)를 통해 C1 및 C2 시스템 에러 정정이 행해지는 에러 정정 회로(73)에 공급된다. 이러한 C1 및 C2 시스템 에러 정정은 Ken C. Pohlmann의 “Principles of Digital Audio”(ISBN:0-672-22388-0)의 6장 6.3절(1987)에 개시되어 있다. 에러 정정된 데이타는 클록 신호에 MFS에 동기하여 버퍼 메모리(72)에 다시 기억된다. 이어서, 에러 정정된 데이타는 클록 신호 MFS에 동기하여 버퍼 메모리(72)로부터 판독되고 출력 회로(75)에 공급된다. 출력 회로(75)는 만약 정정될 수 없는 데이타가 존재할 경우 평균값 보간 및 뮤트 기능이 수행된 후 재생 데이타(DATA)를 출력한다. 서브코드 복조 회로(74)는 버퍼 메모리(72)로부터 서브코드 데이타를 독출하고, 서브코드-Q 데이타(서브코드의 한 성분)의 에러 체크를 수행하며, 그 결과(SUBQ)를 시스템 콘트롤러(11)에 출력한다. C1 시스템 에러 정정으로 서브코드 데이타를 판독하는 것이 바람직하다. 여기서, 서브코드 데이타는 버퍼 메모리에 기억되고 버퍼 메모리로부터 판독된다. 그러나, 서브 코드 처리를 위해 버퍼 메모리를 사용하지 않고 서브코드 데이타를 복조하는 것도 가능하다.
메모리 제어 회로(76)는 로우 어드레스 신호, 컬럼 어드레스 신호, 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호및 버퍼 메모리(72)에 대한 판독/기입 신호(R/W) 등과 같은 제어 신호들을 출력한다. 신호및의 하강 구간을 검출하는 즉시 16k 비트 DRAM과 같은 버퍼 메모리(72)는 로우 어드레스 및 컬럼 어드레스 신호를 각각 래치한다. 이 경우, 버퍼 메모리(72)에 공급될 어드레스는 다음의 4가지 종류중 하나로 분류된다. 이들 어드레스는 버퍼 메모리(72)에 복조된 EFM 데이타를 기입하기 위한 Wr 어드레스와, C1 시스템 에러를 검출하기 위해 버퍼 메모리(72)에 기입된 데이타로부터 C1 시스템 데이타를 판독하고, 검출된 에러 데이타를 정정하기 위해 버퍼 메모리(72)로부터의 독출 및 버퍼 메모리(72)에의 기입을 위한 C1 어드레스와, C2 시스템 에러를 검출하기 위해 버퍼 메모리(72)에 기입된 데이타로부터 C2 시스템 데이타를 판독하고, 검출된 에러 데이타를 정정하기 위해 버퍼 메모리(72)로부터의 독출 및 버퍼 메모리(72)에의 기입을 위한 C2 어드레스와, 버퍼 메모리(72)로부터 데이타를 판독하여 DAC(9)에 출력하기 위한 Re 어드레스로 분류된다.
버퍼 메모리가 16k-비트 SRAM으로 대체되면, 이 버퍼 메모리는 로우 어드레스 신호, 컬럼 어드레스 신호, 로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호및 판독/기입 신호(R/W) 대신 판독/기입 신호(R/W), 칩-인에이블 신호() 및 11-비트 어드레스 신호에 의해 제어될 수 있다.
메모리 제어 회로(76)는 2개의 카운터를 포함한 어드레스 회로(제3도)를 갖는다. 2개의 카운터중 하나는 디스크(1)로부터 판독된 EFM 데이타 프레임 동기 신호에 기초하여 발생된 재생단 프레임 클록 신호(PFS)를 카운트업하고 Wr의 프레임 어드레스를 발생시킨다. 그 결과, 버퍼 메모리에의 복조된 EFM 데이타의 기입 처리 동안 지터가 발생된다. 다른 카운터는 신호 처리단 프레임 클록 신호(MFS)를 카운트업하고, C1, C2 및 Re의 프레임 어드레스를 발생한다. 전술한 바와 같이, 복조된 EFM 데이타의 기입 동작은 재생단 프레임 클록 신호 PFS에 동기하여 Wr 어드레스를 이용하여 수행되는 반면, 판독 동작은 신호 처리단 클록 신호 MFS에 동기하여 Re 어드레스를 이용하여 수행한다.
클록 신호 스위칭 신호(SW)가 “L”(로우 레벨)을 나타낼 경우, 단순하게 수정 발진기 클록 신호(XCK)를 분주함으로써 획득되는 일정 프레임 클록 신호가 신호 처리단 플레임 클록 신호(MFS)로서 이용되낟. 그 결과, 기입 및 판독 동작은 시간축상의 지터를 흡수한다.그리고나서, 신호 처리 회로로부터의 복조 데이타는 DAC 및 LPF를 통해 스피커와 같은 아날로그 장치에 출력된다.
신호 SW가 “H”(하이 레벨)을 나타낼 경우, 버퍼 메모리내의 데이타량에 따라 변화되는 또다른 프레임 클록 신호가 신호 처리단 프레임 클록 신호(MFS)로서 사용된다. 그 결과, 지터는 흡수되지 않고, 버퍼 메모리(72)에서 언더플로우 및 오버플로우가 방지된다. 여기서, 신호 처리 회로로부터의 복조된 데이타는 DAC 및 LPF를 통과하지 않고 출력된다. 이 경우, 신호 처리 회로(7)로부터의 출력 데이타 신호가 컴퓨터 드라이브용의 CD-ROM 플레이어와 같은 시스템의 오디오 신호로서 직접 출력되지 않기 때문에, 출력 데이타 신호에서의 지터는 문제를 야기하지 않는다. 이것은 컴퓨터가 반도체 메모리 및 자기 헤드 디스크 드라이브와 같은 대용량의 기억 장치를 갖고 있고, 이러한 기억 장치가 지터를 흡수하기 때문이다.
제3도는 클록 신호 회로(8)와 메모리 제어 회로(76)내의 어드레스 회로를 나타낸 블록도이다. 클록 신호 회로(8)는 선택기(80), 클록 신호 발생기(81), 전압 제어 발진기(VCO)(82), 제1분주기(86), 제2분주기(87), 위상 비교기(PD)(88) 및 저역 통과 필터(LPF)(89)를 포함한다. 어드레스 회로는 Re-프레임 어드레스 카운터(77), [Wr-Re] 계산 회로(78) 및 Wr-프레임 어드레스 카운터(79)를 포함한다.
전압 제어 발진기(VCO)(82)의 출력(VCK)은 선택기(80)를 통해 신호 처리에 필요한 클록 신호(예컨대, MFS)를 발생하는 클록 신호 발생기(81)에 신호 처리단 기준 클록 신호(MCK)로서 공급된다. VCO의 자주 주파수(free-run frequency)는 16.9344㎒이며, 이것은 수정 발진기(X′tal, 본 도면에서 생략됨)의 주파수와 동일하다. 클록 신호 발생기(81)의 출력은 신호 처리단 프레임 클록 신호(MFS)이며, 통상 7.35㎑이다. 이 프레임 클록 신호 MFS는 메모리 제어 회로(76)의 어드레스 회로내에 있고 클록 신호 MFS에 기초하여 한 프레임 각각을 카운트업하는 Re-프레임 카운터(77)에 공급된다. Re-프레임 카운터(77)의 출력은 Re 어드레스가 되고, [Wr-Re] 계산 회로(78)의 한 입력에 공급된다. 계산 회로(78)의 다른 입력에는 Wr-프레임 카운터(79)에 의해 발생된 Wr 어드레스가 공급된다. Wr-프레임 카운터(79)는 재생단 프레임 클록 신호(PFS)에 기초하여 한 프레임 각각을 카운트업한다.
[Wr-Re] 계산 회로(78)는 Wr-프레임 카운터(79)와 Re-프레임 카운터(77)의 출력간의 차를 계산하고, 제1분주기(86)내의 분주 분모를 제어하는 분주 제어 신호 a를 출력한다. 따라서, 계산 회로(78)는 제1분주기(86)에서의 분주를 제어한다. 16.9344㎒ 주파수의 클록 신호 X′tal가 입력되는 제1분주기(86)는 이 클록 신호를 N+a로 분주하며, 이로써 분주 계수의 분모는 메모리 제어 회로(76)의 [Wr-Re] 계산 회로(78)에 의해 발생된 분주 제어 신호 a에 따라 변하게 된다. 예컨대, 분주 제어 신호 a의 값들은 0, 양수 및 음수이다. VCO(82)의 출력(VCK)이 입력되는 제2분주기(87)는 고정된 분주 계수를 갖는다. 즉, 이 분주기는 N 분주를 수행한다. 제1 및 제2분주기(86,87)의 출력은 LPF(89)를 통해 VCO(82)에 공급되는 출력(S3)을 갖는 위상 비교기(PD)(88)에 공급된다.
상기 VCO는 제1분주기(86)와 제2분주기(87)의 출력간의 주파수차를 감소시키기 위해 그 출력 클록 신호(VCK)의 주파수를 제어한다. 예컨대, 클록 신호 VCK와 X′tal 간의 관계는 이하의 표 1로 정의된다.
[표 1]
수치예로서 버퍼 메모리(72)의 지터 흡수 능력을 12 프레임으로 가정하면, 현재 기입 어드레스는 현재 판독 어드레스를 통상적으로 7프레임 앞선다. 따라서, 2개의 프레임 카운터, 즉 Wr-프레임 카운터와 Re-프레임 카운터에 의해 표시되는 값간의 차 D는 통상 7프레임이다. 각 카운터는 매 1프레임마다 카운트업한다. 디스크 모터의 회전 속도가 정상 배속(1배속) 재생 또는 2배속 재생에 대한 정상상태 속도일 때 그 차 D는 7이다. 그러나, 디스크 모터의 회전 속도가 정상상태 속도보다 더 느릴때, Wr-프레임 카운터는 R3-프레임 카운터보다 더 느리게 카운터업하여 그 차 D가 감소된다. 한편, 디스크 모터의 회전 속도가 정상상태 속도보다 더 빠를 때, Wr-프레임 카운터는 Re-프레임 카운터보다 더 빠르게 카운트업하여 그 차 D가 증가된다. 그리고나서, 그 차, 즉 Wr-Re 이 0으로 감소되거나 12로 증가되면, 버퍼 메모리(72)내에서 언드플로우 또는 오버플로우가 발생될 것이고, 에러 정정 처리시에 정정 불가능한 에러가 검출될 것이다.
본 발명의 실시예에 있어서, 전술한 언더플로우 또는 오버플로우를 방지하기 위해서 제1분주기(86)내의 분모가 변화된다. 따라서 신호 처리단 프레임 클록 신호[MFS, 클록 신호 발생기(81)에 의해 발생됨]의 주파수가 재생단 프레임 클록 신호(PFS)의 주파수에 근접하도록 전압 제어 발진기(VCO)(82)의 발진 주파수가 제어된다. 예컨대, 분주 제어 신호 a는 차 D에 따라 이하의 표 2로 나타낸 바와 같이 발생된다.
[표 2]
VCO의 특성에 따르면, 제어 신호 a에 대해 양수 및 음수가 적절한 값으로 설정되는데, 예컨대 제어 신호 a에 대한 절대값은 제2분주기(87)의 분모(분주 계수)의 25%의 값으로 설정된다.
전술한 회로에서, 신호 처리단 프레임 클록 신호(MFS)의 주파수는 디스크 모터의 회전 속도가 소정의 속도가 아닌 과도 기간 동안 언더플로우 또는 오버플로우의 발생을 방지하기 위해 변화된다. 디스크 모터의 회전 속도가 소정의 속도보다 느린 경우, 그 차 D는 감소한다. 그 차가 3으로 감소하면, 분주 제어 신호 a는 VCO(72)의 발진 주파수를 감소시키기 위해 양수로 설정된다. 따라서, MFS의 주파수가 감소되어 차 D([Wr-Re])가 증가된다. 그 차 D가 7로 증가되면, 분주 제어 신호 a는 0으로 리셋되고, VCO의 주파수는 X′tal의 주파수에 근접하게 된다. 한편, 디스크 모터의 회전 속도가 소정의 속도보다 빠른 경우, 그 차 D는 증가한다. 그 차가 10으로 증가하면, 분주 제어 신호 a는 VCO(72)의 발진 주파수를 증가시키기 위해 음수로 설정된다. 따라서, MFS의 주파수가 증가되어 차 D가 감소된다. 그 차 D가 6으로 감소되면, 분주 제어 신호 a는 0으로 리셋되고, VCK의 주파수는 X′tal의 주파수에 근접하게 된다.
요약하면, 본 발명의 실시예에 있어서, 신호 처리단 프레임 클록 신호(MFS)의 주파수가 재생단 프레임 클록 신호(PFS)의 주파수에 근접하도록 VCO의 발진 주파수가 변화되기 때문에, 언더플로우 및 오버플로우가 방지된다. 따라서, 재생 데이타를 더욱 신속하게 얻을 수 있다.
또한, 신호 처리단 프레임 클록 신호(MFS)가 재생단 프레임 클록 신호(PFS)에 따라 변화되지 않을때, 예컨대 오디오 데이타가 재생될 때, “L”레벨의 제어 신호(SW)가 시스템 콘트롤러(11)로부터 선택기(80)에 공급된다. “L”레벨의 제어 신호(SW)의 수신에 따라 선택기(80)는 수정 발진기 클록 신호(X′tal)를 선택하여 신호 처리단 기준 클록 신호(MCK)로서 클록 신호 발생기(81)에 출력한다. 한편, “H” 레벨의 제어 신호(SW)가 시스템 콘트롤러(11)로부터 선택기(80)에 공급되면, 선택기(80)는 VCO(82)의 출력(VCK)을 선택하여 클록 신호 발생기(81)에 출력한다. 이 경우, [Wr-Re] 계산 회로(78)가 그 입력에 따라 분주 제어 신호 a를 출력하고, 신호 처리단 프레임 클록 신호(MFS)는 버퍼 메모리(72)로의 기입과 버퍼 메모리(72)로부터의 판독간의 속도차에 따라 변화한다.
다음에, 제1분주기(86), 제2분주기(87) 및 위상 비교기(88)를 더욱 상세하게 설명한다.
수정 발진기 클록 신호(XCK)가 입력되는 제1분주기(86)는 N+a 분주 카운터, 즉 가변 분주기이다. 제1분주기(86)의 값 N은 제2분주기(87)의 값과 동일한 512이다. “a”의 값은 차 [We-Re]에 따라 -127, 0 및 +128이 된다. 따라서, 제1분주기(86)의 분모는 385, 512 및 640이다. 이것은 분모가 그 값 N, 즉 512의 -25% 내지 +25%의 범위내에 있음을 의미한다.
VCO(82)의 출력(VCK)이 입력되는 제2분주기(87)는 N 분주 카운터이다. 예컨대 9 비트 카운터의 값 N은 512이다.
값 “a”, 제1분주기(86)의 출력(S1), 제2분주기(87)의 출력(S2) 및 위상 비교기(88)의 출력(S3)간의 관계는 제4도에 도시되어 있다. 위상 비교기(PD)(88)는 제1분주기의 출력(S1)을 제2분주기의 출력(S2)과 비교하여, 이하의 표 3과 같이 신호 S3을 발생시킨다.
[표 3]
위상 비교기(88)로부터의 입력(S3)이 “Hiz(고임피던스)”를 나타낼 때 통상 LPF(89)의 출력은 2.5V이다. 상기 입력(S3)이 약간의 연속적인 지속 구간에 대해 “H”를 나타낼 때, LPF(89)의 출력은 2.5V 이상으로 진행되고, 입력(S3)이 약간의 연속적인 지속 구간에 대해 “L”을 나타낼 때, 그 출력은 2.5V 이하로 된다. 이 출력은 VCO(82)의 발진 주파수를 제어한다.
전술한 실시예에 있어서, 서브코드(subcode)가 신호 처리단 기준 클록 신호에 동기하기 때문에, 서브코드 데이타는 항상 재생 데이타에 동기된다. 상기 서브 코드 데이타는 매 서브코드 블록마다 버퍼 메모리에 기입되고, 버퍼 메모리로부터 판독된다.
전술한 바와 같이, 디스크 데이타 재생 장치는 버퍼 메모리에 기입하지 않고도 서브코드 데이타를 복조할 수 있다. 이러한 재생 장치에서는 서브코드 데이타가 PLL 회로에 의해 발생되어 EFM 신호에 동기되는 재생단 기준 클록 신호(VCOCK)에 동기하여 출력된다. 따라서, 재생 데이타가 신호 처리단 기준 클록 신호에 동기하여 출력되기 때문에 서브코드 데이타와 재생 데이타간의 시간 지연이 발생될 수 있다. 그러나, 본 발명은 이러한 타입의 재생 장치에 적용 가능하다.
또한, 일부 디스크 데이타 재생 장치 및 그 신호 처리 회로는 외부 입력에 따라 오디오 데이타의 주파수 또는 피치를 변화시키는 회로를 구비한다. 이 회로는 소위 “가변 피치 회로”로 지칭된다. 이 가변 피치 회로는 제1분주기, 제2분주기, 위사 비교기, 저역 통과 필터 및 전압 제어 발진기를 포함하며, 이로써 본 발명의 실시예는 언더플로우 또는 오버플로우를 방지하기 위해 일부 회로의 부가 및 변경에 의해 구성될 수도 있다. 그결과, 이러한 장치에 있어서 본 발명의 실시는 저비용으로 실현될 수 있다.
또한, 신호 처리 회로(7) 및 PLL 회로(6)는 동일한 반도체칩상에 형성될 수 있다. 더욱이, 이들 2개의 회로(7,6), 클록 신호 회로(8), 서보 제어 회로(5) 및 DAC(9)는 동일한 반도체 칩상에 형성될 수 있다.
다음에 본 발명의 제2실시예를 제5도 내지 제7도를 참조하여 설명한다.
제5도는 제2실시예에 따른 디스크 데이타 재생 장치의 블록도를 나타낸다. 제1도 및 제5도의 공통 특징부는 동일한 참조 부호로 나타내었다. 제6도 및 제7도는 클록 신호 회로(8′)의 일부분을 나타낸다. 제5도의 디스크 데이타 재생 장치는 클록 신호(DACLK)가 클록 신호 회로(8′)에서 DAC(9)로 공급되고 3개의 발진기 클록 신호가 클록 신호 회로(8′)에 공급되는 점이 제1도의 장치와 상이하다. 이들 3개의 클록 신호는 정상 재생 배속을 위한 제1수정 발진기 클록 신호[X′tal(X1)]와, 2배속 재생을 위한 제2수정 발진기 클록 신호[X′Tal(X2)]와, 4배속 재생용의 제3수정 발진기 클록 신호[X′tal(X4)이다. DAC(9)에 공급될 클록 신호는 제1 및 제2제어 신호(Ctrl 1 및 Ctrl 2)에 따라 선택된다. 이와 달리, 종래의 시스템에서는 외부 공급되는 수정 발진기 클록 신호(예컨대, 16.9344㎒의 발진 주파수를 가짐)가 항상 기준 클록 신호로서 DAC(9)에 공급된다.
제6도는 제5도의 클록 신호 회로(8′)의 일부분의 구성을 나타낸다. 클록 신호[X′tal(X1), X′tal(X2), X′tal(X4)]가 각각 입력되는 입력(A, B, C)을 갖는 제1선택기(Sel.1)(801)는 제1제어 신호(Ctrl 1)에 따라 그 입력들중 하나의 입력을 선택한다. 또한, 클록 신호 X′tal(X1)는 제2선택기(Sel.2)(802)에 입력된다. Sel.1의 출력은 M 분주기(1/M)(12)에 공급되고, 그 출력은 제2선택기(Sel.2)(802)의 입력(B)에 공급된다. 또한, Sel.1의 출력은 프레임 클록 신호 발생 회로(13)에 공급되고, 그 출력은 신호 처리단 프레임 클록 신호(MFS)로서 신호 처리 회로(7)에 공급된다. Sel.2는 제2제어 신호(Ctrl 2)에 따라 입력 A와 B 중의 한 입력을 선택하여 기준 클록 신호(DACLK)로서 DAC(9)에 출력시킨다. 버퍼 메모리(72)로부터의 데이타 판독은 프레임 클록 신호(MFS)에 응답하여 시행된다.
2비트 배속 제어 신호(HS)는 예컨대 제1제어 신호(Ctrl 1)로서 제공될 수 있다. 이 배속 제어 신호(HS)는 ROM 데이타의 재생 배속을 나타내고, 사용자의 명령에 따라 시스템 콘트롤러(11)로부터 공급된다. 제1선택기(Sel.1)는 제1제어신호(Crtl 1)가 “00”(2진 코드)을 나타낼 때에는 입력 A를 선택하고, 상기 Ctrl 1이 “10”일 때에는 입력 B를 선택하며, 상기 Ctrl 1이 “11”일 때에는 입력 C를 선택한다. 클록 신호 스위칭 신호(SW)는 예컨대 제2제어 신호(Ctrl 2)로서 제공될 수 있다. 클록 신호 스위칭 신호(SW)는 재생될 데이타가 오디오 데이타인지 또는 ROM 데이타인지의 여부, 즉 데이타 타입을 나타낸다. 데이타 타입은 서브코드 Q 데이타내의 제어 데이타에 따라 식별된다. M분주기(12)의 수(M)는 DAC(9)내의 소비 전력을 충분하게 감소시키도록 설정되고, 예컨대 100 내지 500의 범위의 수로 설정된다.
다음에 클록 신호 회로(8′)의 동작을 설명할 것인다.
신호 Ctrl 1이 “00”이고, 신호 Ctrl 2가 “0”(L)일때, 재생 상태는 오디오 데이타에 대해 정상적인 배속이 된다. 제1선택기(Sel.1)는 프레임 클록 신호 발생회로(13)로 하여금 재생단 프레임 클록 신호(MFS)를 발생시키도록 하기 위해 클록 신호 X′tal(X1)을 선택한다. 이 프레임 클록 신호(MFS)는 신호 처리 회로(7)에 공급되고, 신호 처리 회로(7)는 프레임 클록 신호에 응답하여 버퍼 메모리로부터 데이타의 판독을 실행한다. 이때, 제2선택기(Sel.2)는 DAC(9)의 기준 클록 신호(DACLK)로서 클록 신호 X′tal(X1)을 출력하도록 입력 A를 선택한다. 여기서, 신호 처리 회로(7)로부터의 복조 데이타는 DAC(9)에서 디지탈-아날로그 변환된 후에 출력된다.
신호 Ctrl 1이 “10”이고 신호 Ctrl 2가 “1”(H)일 때, 재생 상태는 ROM 데이타에 대해 2배속이 된다. 제1선택기(Sel.1)는 프레임 클록 신호 발생 회로(13)로 하여금 재생단 프레임 클록 신호(MFS)를 발생시키도록 하기 위해 클록 신호 X′tal(X2)을 선택한다. 선택된 클록 신호(X′tal(X2)의 주파수는 DAC(9)내에서의 소비 전력을 충분하게 저감시키도록 M 분주기(12)에 의해 감소된다. 이때, 제2선택기(Sel. 2)는 분주된 클록 신호를 DAC(9)의 기준 클록 신호(DACLK)로서 출력하도록 입력 B를 선택한다. 여기서, 신호 처리 회로(7)로부터의 복조된 데이타는 DAC(9)내에서의 디지탈-아날로그 변환없이 출력된다. 이러한 재생 상태에서, DAC(9)에 대한 기준 클록 신호의 주파수 감소는 재생될 데이타가 디지탈-아날로그 변환이 필요없는 ROM데이타이기 때문에 아무런 문제가 되지 않는다.
신호 Ctrl 1이 “00”이고 신호 Ctrl 2가 “1”(H)일 때, 재생 상태는 ROM 데이타에 대해 정상적인 배속이 된다. 통상적으로, ROM 데이타는 가능한 빠르게 액세스를 달성하도록 2배속으로 재생된다. 그러나, 디스크 품질이 불량한 경우에는 데이타가 정상적인 속도보다 더 빠른 속도로 재생될 수 없기 때문에, 이러한 상태가 발생할 수 있다. 이 상태에서, 제1선택기(Sel. 1)는 클록 신호 X′tal(X1)을 선택한다. 선택된 클록 신호 X′tal(X1)의 주파수는 DAC(9)내에서의 소비 전력을 충분하게 저감시키도록 M 분주기(12)에 의해 감소된다. 이때, 제2선택기(Sel. 2)는 분주된 클록 신호를 DAC(9)의 기준 클록 신호(DACLK)로서 출력하도록 입력 B를 선택한다. 이러한 재생 상태에서, DAC(9)에 대한 기준 클록 신호의 주파수 감소는 재생될 데이타가 디지탈-아날로그 변환이 필요없는 ROM 데이타이기 때문에 아무런 문제도 발생되지 않는다.
본 명세서에서 상세히 설명하지는 않았지만, 신호 Ctrl 1이 “11”이고 신호 Ctrl 2가 “1”(H)일 때, 재생 상태는 ROM 데이타에 대해 4배속이 된다.
또한, 신호 Ctrl 2가 “1”일 때, 제2선택기는 제6도에 도시한 바와 같이 M 분주기를 생략하기 위해서 M 분주기(12)의 출력에 교호적으로 접지 전위 레벨의 입력을 선택할 수 있다.
제7도는 클록 신호 회로(8′)의 또다른 구성을 나타낸다. 제6도 및 제7도의 공통 특징부에는 동일한 참조 부호가 부여되어 있다. 여기에서, 제1선택기(Sel. 1)(801)의 출력은 프레임 클록 신호 발생 회로(13)에만 공급된다. 프레임 클록 신호 발생 회로(13)의 출력은 신호 처리단 프레임 클록 신호(MFS)로서 사용되고, 제2선택기(Sel. 2)(802)의 입력 B에 공급된다. 예컨대, 프레임 클록 신호 발생 회로(13)는 정상 배속에서 7.35㎑의 프레임 클록 신호를 발생시키기 위해 16.9344㎒의 클록 신호 X′tal(X1)을 2304로 분주하는 2304 분주기이다.
다음에, 제7도의 회로의 동작을 설명할 것이다.
신호 Ctrl 1이 “00”이고, 신호 Ctrl 2가 “0”(L)일 때, 재생 상태는 오디오 데이타에 대해 정상 속도이다. 제1선택기(Sel.1)는 프레임 클록 신호 발생 회로(13)로 하여금 재생단 프레임 클록 신호(MFS)를 발생시키도록 하기 위해 클록 신호 X′tal(X1)을 선택한다. 이 프레임 클록 신호(MFS)는 신호 처리 회로(7)에 공급되고, 신호 처리 회로(7)는 프레임 클록 신호에 응답하여 버퍼 메모리로부터 데이타의 판독을 실행한다. 이때, 제2선택기(Sel. 2)는 클록 신호 X′tal(X1)을 DAC(9)의 기준 클록신호(DACLK)로서 출력하기 위해 입력 A를 선택한다.
신호(Ctrl 1)이 “10”이고 신호(Ctrl 2)가 “1”(H)일 때, 재생 상태는 ROM 데이타에 대해 2배속이다. 제1선택기(Sel.1)는 클록 신호 X′tal(X2)를 선택하여 프레임 클록 신호 발생 회로(13)가 재생단 프레임 클록 신호(MFS)를 발생하게 한다. 이 때, 제2선택기(Sel.2)는 프레임 클록 신호 발생 회로(13)의 출력을 DAC(9)의 기준 클록 신호(DACLK)로서 출력하도록 입력 B를 선택한다. 프레임 클록 신호 발생 회로(13)의 출력이 2304로 분주되었기 때문에, DAC(9)에 대한 기준 클록 신호의 주파수가 감소되어 DAC(9)의 전력 소비가 저감된다.
신호(Ctrl 1)이 “00”이고 신호(Ctrl 2)가 “1”(H)일 때, 재생 상태는 ROM 데이타에 대해 정상 배속이다. 이 상태에서, 제1선택기(Sel.1)는 클록 신호 X′tal(X1)를 선택한다. 선택된 클록 신호 X′tal(X1)의 주파수는 프레임 클록 신호 발생 회로(13)에 의해 분주된다. 이 때, 제2선택기(Sel.2)는 DAC(9)의 전력 소비를 감소시키기 위해 분주 클록 신호를 DAC(9)의 기준 클록 신호(DACLK)로서 출력하도록 입력 B를 선택한다.
이러한 2가지의 재생 상태에서, 재생될 데이타가 디지탈-아날로그 변환을 필요로 하지 않는 ROM 데이타이기 때문에 DAC(9)에 대한 기준 클록 신호 주파수의 감소는 문제가 되지 않는다.
제7도에 도시된 구성에서, DAC(9)에 대한 기준 클록 신호(DACLK)로서 프레임 클록 신호(MFS)가 사용되기 때문에 제6도에 포함된 M 분주기가 생략된다.
제6도 및 제7도에 도시된 회로 구성에 따르면, 제1 및 제2제어 신호(Ctrl 1 및 Ctrl 2)가 이산적인 신호라 해도, 제1제어 신호의 최상위 비트(MSB)는 제2제어신호(Ctrl 2)로서 사용될 수 있다. 그러나, 이러한 경우에 DAC(9)의 전력 소비는 ROM 데이타에 대한 정상 속도로 감소되지 않을 것이다. 이것은 MSB, 즉 제2제어 신호(Ctrl 2)가 “0”이어서 DAC(9)에 대한 기준 클록 신호로서 신록 신호 X′tal(X1)를 선택하기 때문이다.
또한, 신호(Ctrl 2)가 “1”일 때, 제2선택기는 프레임 클록 신호 발생 회로(13)의 출력에 교호적으로 접지 전위 레벨의 입력 B′을 선택할 수 있다. 제2선택기에서 입력 B′가 선택되는 경우, DAC(9)에 대한 클록 신호 공급은 중지된다. 그러나, 몇가지 형태의 디지탈-아날로그 변환기 회로에서 기준 클록 신호 공급의 중지는 누설 전류를 증가시켜 높은 전력 소비를 초래한다. 따라서, 클록 신호 공급의 중지에는 주의가 필요로 된다.
또한, 2304 분주기 이외의 다른 회로가 제6도 및 제7도에 도시된 프레임 클록 신호 발생 회로로서 사용될 수 있다. 예컨대, 제3도에 도시된 클록 신호 회로가 프레임 클록 신호 발생 회로로 사용될 수 있다.
또한, 전력 소비를 감소시키기 위한 이들 회로 구성은 EFM 신호에 따라 발생되는 재생단 기준 클록 신호를 약화시킴으로써 신호 처리단 기준 클록 신호가 발생되는 디스크 데이타 재생 장치에 적용될 수 있다. 이러한 형태의 장치는 미합중국 특허 출원 제08/288,785호에 개시되어 있다.
다음에는 제8도를 참조하여 본 발명의 제3실시예를 설명한다.
제8도는 압축된 이미지(즉, 포토그래픽 및 비디오) 데이타를 압축 해제시키는 압축 해제 회로(14)를 포함하는 디스크 데이타 재생 장치를 나타낸다. 제1도, 제5도 및 제8도의 공통된 특징부는 동일 참조 부호로 표시된다. 클록 회로(8″)는 디멀티플렉서(15)를 통해 신호 처리 회로(7)로부터 디지탈 출력을 수신하는 압축 해제 회로(14)에 기준 클록 신호(DECLK)를 공급한다. 압축 해제 회로(14)로부터 압축 해제 데이타가 출력된다. 재생될 데이타의 타입에 따라 압축 해제 회로(14)에 대한 기준 클록 신호를 발생시키기 위해 10㎒보다 큰 주파수를 갖는 수정 발진기 클록 신호 X′tal(DEC)가 클록 회로(8″)에 공급된다.
재생될 데이타가 ROM 데이타인 경우, 제1주파수의 기준 클록 신호(DECLK)가 압축 해제 실행을 위해 압축 해제 회로(14)에 공급된다. 예컨대, 제1 주파수는 50㎒이다. 이 경우, 처리될 데이타의 양이 오디오 데이타의 양보다 크기 때문에, 기준 클록 신호(DECLK)의 제1주파수는 상기 실시예들에서의 기준 클록 신호(DACLK)의 제1주파수보다 더 크게 된다.
재생될 데이타가 오디오 데이타인 경우, 제1주파수보다 낮은 제2주파수의 기준 클록 신호(DECLK)가 압축 해제 회로(14)에 공급된다. 이러한 클록 전환은 상기한 실시예에서 설명된 바와 같이 재생될 데이타의 타입에 따라 실행된다.
본 실시예에서, 디지탈-아날로그 변환기(DAC)에 대한 기준 클록 (DACLK)가 도시되어 있진 않지만, 디지탈-아날로그 변환기에 대한 기준 클록 신호(DACLK)은 제2실시예와 같이 제어될 수 있다. 즉, 재생될 데이타가 오디오 데이타인 경우, 기준 클록 신호(DECLK)의 주파수는 압축 해제 회로에서 전력 소비를 감소시키기 위해 감소된 값으로 설정되고, 기준 클록 신호(DACLK)의 주파수는 디지탈-아날로그 변환을 위해 정상 주파수로 설정된다. 반대로, 재생될 데이타가 비디오 데이타, 즉 ROM 데이타인 경우, 기준 클록 신호(DACLK)의 주파수는 디지탈-아날로그 변환기의 전력 소비를 저감시키기 위해 감소된 값으로 설정되고, 기준 클록 신호(DECLK)의 주파수는 압축 해제 회로를 구동시키기 위해 정상 주파수로 설정된다.
상기 압축 해제 회로를 포함하는 디스크 데이타 재생 장치로서는 디지탈 비디오 디스크(DVD) 플레이어가 제공될 수 있다.
상기 언급된 바와 같이, 본 발명의 일특징에 따르면, 버퍼 메모리(72)에 대한 판독 클록 신호는 버퍼 메모리내의 데이타량에 따라, 그리고 재생될 데이타의 속성 또는 타입에 따라 제어될 것이다. 따라서, 오버플로우 및 언더플로우가 발생하지 않고, 데이타 재생의 중단이 매우 짧게 되며, 디스크 모터가 요구된 속도에 도달하기 전에 재생 데이타가 이용될 수 있다.
본 발명의 다른 특징에 따르면, 재생될 데이타의 속성 또는 타입에 따라 디지탈-아날로그 변환기 또는 압축 해제 회로에 대한 기준 클록 신호의 주파수는 이들 회로의 전력 쇠가 저감될 수 있도록 감소된다.
이상 설명한 발명의 실시예는 본 발명의 이해를 돕기 위한 최상의 실시예이지만 그것에 대한 수정 및 변경이 이루어질 수 있음은 당업자에게는 자명한 것이다. 따라서, 본 발명은 상기 실시예뿐만 아니라 청구범위에 기재된 본 발명의 기술사상에 부합하는 다른 실시예도 본원 발명에 포함되는 것으로 간주되어야 한다.
청구범위의 각 구성요소에 삽입된 도면 참조 부호는 발명의 이해를 돕기 위한 것이지 발명을 도면에 도시된 실시예로 한정하기 위한 것은 아니다.

Claims (26)

  1. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치에 있어서, 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터(2)와, 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업(3)과, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로(71)와, 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 기준 클록 신호에 응답하여 버퍼 메모리로부터 판독된 제1타입 데이타의 복조 데이타를 변환하기 위한 디지탈-아날로그 변환기(9)를 구비하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 기준 클록 신호의 주파수를 상기 디지탈-아날로그 변환기의 전력 소비를 저감시키기 위해 상기 제1값보다 적은 제2값으로 설정하고, 제1값을 갖는 제1클록 신호와 제2값을 갖는 제2클록 신호를 수신하고, 상기 제1클록 신호와 제2클록 신호 중 하나를 데이타 타입 신호(SW)에 응답하여 기준 클록 신호로서 제공하는 선택기(80, 802)를 포함하는 것을 특징으로 하는 디스크 데이타 재생 장치.
  2. 제1항에 있어서, 상기 제1타입 데이타는 오디오 데이타이고, 상기 제2타입 데이타는 ROM 데이타인 것을 특징으로 하는 디스크 데이타 재생 장치.
  3. 제1항에 있어서, 재생될 디스크 데이타가 제2타입 데이타일 때, 상기 복조 데이타는 디지탈-아날로그 변환없이 출력되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  4. 제1항에 있어서, 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 추가로 포함하고, 상기 재생된 디스크 데이타가 제2타입 데이타일 때, 프레임 클록 신호에 응답하여 디지탈-아날로그 변환이 실행되도록 프레임 클록 신호가 기준 클록 신호로서 디지탈-아날로그 변환기에 공급되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  5. 제1항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  6. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, ㅏ디스크 모터에 의해 회전되는 디스크상에 기억되며, 광픽업에 의해 디스크로부터 판독되는 디스크 데이타를 재생하는데 사용하기 위한 신호 처리 회로에 있어서, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로(71)와, 디스크로부터 판독된 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 기준 클록 신호에 응답하여 버퍼 메모리로부터 판독된 제1타입 데이타의 복조 데이타를 변환하기 위한 디지탈-아날로그 변환기(9)를 구비하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 기준 클록 신호의 주파수를 상기 디지탈-아날로그 변환기의 전력 소비를 감소시키기 위해 상기 제1값보다 적은 제2값으로 설정하고, 제1값을 갖는 제1클록 신호와 제2값을 갖는 제2클록 신호를 수신하고, 상기 제1클록 신호와 제2클록 신호 중 하나를 데이타 타입 신호(SW)에 응답하여 기준 클록 신호로서 제공하는 선택기(80, 802)를 추가로 포함하는 것을 특징으로 하는 신호 처리 회로.
  7. 제6항에 있어서, 상기 제1타입 데이타는 오디오 데이타이고, 상기 제2타입 데이타는 ROM 데이타인 것을 특징으로 하는 신호 처리 회로.
  8. 제6항에 있어서, 재생될 디스크 데이타가 제2타입 데이타일 때, 상기 복조 데이타는 디지탈-아날로그 변환없이 출력되는 것을 특징으로 하는 신호 처리 회로.
  9. 제6항에 있어서, 상기 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 추가로 포함하고, 상기 재생될 디스크 데이타가 제2타입 데이타일 때, 프레임 클록 신호에 응답하여 디지탈-아날로그 변환이 실행되도록 프레임 클록 신호가 기준 클록 신호로서 디지탈-아날로그 변환기에 공급되는 것을 특징으로 하는 신호 처리 회로.
  10. 제6항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 신호 처리 회로.
  11. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치에 있어서, 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터(2)와, 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업(3)과, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조회로(71)와, 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 기준 클록 신호에 응답하여 상기 버퍼 메모리로부터 판독된 제1타입의 복조 데이타를 변환하기 위한 디지탈-아날로그 변환기(9)와, 상기 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 구비하며, 상기 프레임 클록 신호 발생 회로는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로(78)와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기(86)와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기(87)와, 상기 제1 및 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기(88)와, 주파수가 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 변화하는 제어된 클록 신호를 위상 제어 신호에 응답하여 발생하고 상기 제어된 클록 신호를 상기 제2분주기에 공급하는 전압 제어 발진기(82)와, 상기 일정 클록 신호 및 제어된 클록 신호를 수신하고, 상기 일정 클록 신호와 상기 제어된 클록 신호 중 하나를 선택하여 선택된 클록 신호를 출력하는 선택기(80)와, 프레임 클록 신호를 제공하기 위해 상기 선택된 클록 신호를 분주하는 제3분주기(81)를 포함하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 기준 클록 신호의 주파수를 제1값으로 설정하고 상기 선택기는 일정 클록 신호를 선택하며, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 기준 클록 신호의 주파수를 상기 디지탈-아날로그 변환기의 전력 소비를 감소시키기 위해 상기 제1값보다 낮은 제2값으로 설정하고 상기 선택기는 상기 제어된 클록 신호를 선택하는 것을 특징으로 하는 디스크 데이타 재생 장치.
  12. 제11항에 있어서, 제1값을 갖는 제1클록 신호 및 제2값을 갖는 제2클록 신호를 수신하고, 상기 제1 및 제2클록 신호 중 하나를 데이타 타입 신호(SW)에 응답하여 기준 클록 신호로서 제공하는 선택기(802)를 추가로 포함한 것을 특징으로 하는 디스크 데이타 재생 장치.
  13. 제11항에 있어서, 재생될 디스크 데이타가 제1타입 데이타일 때 일정 클록 신호가 기준 클록 신호로서 제공되고, 재생될 디스크 데이타가 제2타입 데이타일 때 프레임 클록 신호가 기준 클록 신호로서 제공되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  14. 제11항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  15. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, 디스크 모터에 의해 회전되는 디스크상에 기억되며, 광픽업에 의해 디스크로부터 판독되는 디스크 데이타를 재생하는데 사용하기 위한 신호처리 회로에 있어서, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조회로(71)와, 디스크로부터 판독된 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 기준 클록 신호에 응답하여 상기 버퍼 메모리로부터 판독된 제1타입의 복조 데이타를 변환하기 위한 디지탈-아날로그 변환기(9)와, 상기 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 구비하며, 상기 프레임 클록 신호 발생 회로는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로(78)와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기(86)와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기(87)와, 상기 제1 및 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기(88)와, 주파수가 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 변화하는 제어된 클록 신호를 위상 제어 신호에 응답하여 발생하고 상기 제어된 클록 신호를 상기 제2분주기에 공급하는 전압 제어 발진기(82)와, 상기 일정 클록 신호 및 제어된 클록 신호를 수신하고, 상기 일정 클록 신호와 상기 제어된 클록 신호 중 하나를 선택하며 선택된 클록 신호를 출력하는 선택기(80)와, 프레임 클록 신호를 제공하기 위해 상기 선택된 클록 신호를 분주하는 제3분주기(81)를 포함하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 기준 클록 신호의 주파수를 제1값으로 설정하고 상기 선택기는 일정 클록 신호를 선택하며, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 기준 클록 신호의 주파수를 상기 디지탈-아날로그 변환기의 전력 소비를 감소시키기 위해 상기 제1값보다 낮은 제2값으로 설정하고 상기 선택기는 상기 제어된 클록 신호를 선택하는 것을 특징으로 하는 신호 처리 회로.
  16. 제15항에 있어서, 제1값을 갖는 제1클록 신호 및 제2값을 갖는 제2클록 신호를 수신하고, 상기 제1 및 제2클록 신호 중 하나를 데이타 타입 신호(SW)에 응답하여 기준 클록 신호로서 제공하는 선택기(802)를 추가로 포함한 것을 특징으로 하는 신호 처리 회로.
  17. 제15항에 있어서, 재생될 디스크 데이타가 제1타입 데이타일 때 일정 클록 신호가 기준 클록 신호로서 제공되고, 재생될 디스크 데이타가 제2타입 데이타일 때 프레임 클록 신호가 기준 클록 신호로서 제공되는 것을 특징으로 하는 신호 처리 회로.
  18. 제15항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 신호 처리 회로.
  19. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있는 디스크 데이타를 재생하기 위한 장치에 있어서, 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터(2)와, 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업(3)과, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로(71)와, 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 상기 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 구비하며, 상기 프레임 클록 신호 발생 신호는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로(78)와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기(86)와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기(87)와, 상기 제1 및 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기(88)와, 주파수가 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 변화하는 제어된 클록 신호를 위상 제어 신호에 응답하여 발생하고 상기 제어된 클록 신호를 상기 제2분주기에 공급하는 전압 제어 발진기(82)와, 상기 일정 클록 신호 및 제어된 클록 신호를 수신하고, 상기 일정 클록 신호와 제어된 클록 신호 중 하나를 선택하여 선택된 클록 신호를 출력하는 선택기(80)와, 프레임 클록 신호를 제공하기 위해 상기 선택된 클록 신호를 분주하는 제3분주기(81)를 포함하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 선택기는 상기 일정 클록 신호를 선택하고, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 선택기는 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 프레임 클록 신호의 주파수를 제어하기 위해 상기 제어된 클록 신호를 선택하는 것을 특징으로 하는 디스크 데이타 재생 장치.
  20. 제19항에 있어서, 상기 복조 데이타의 양은 상기 버퍼 메모리에 대한 현재 기입 어드레스와 현재 판독 어드레스간의 차에 의해 결정되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  21. 제19항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 디스크 데이타 재생 장치.
  22. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, 디스크 모터에 의해 회전되는 디스크상에 기억되며, 광픽업에 의해 디스크로부터 판독되는 디스크 데이타를 재생하는데 사용하기 위한 신호 처리 회로에 있어서, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로(71)와, 디스크로부터 판독된 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 상기 버퍼 메모리를 액세스하는데 사용하는 프레임 클록 신호를 발생하기 위한 프레임 클록 신호 발생 회로(13)를 구비하며, 상기 프레임 클록 신호 발생 신호는, 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 분주 제어 신호를 발생하기 위한 분주 제어 회로(78)와, 상기 분주 제어 신호에 따라 일정 클록 신호를 분주하여 제1분주 클록 신호를 출력하기 위한 제1분주기(86)와, 분주 계수가 고정되고, 제2분주 클록 신호를 출력하기 위한 제2분주기(87)와, 상기 제1 및 제2분주 클록 신호간의 위상차를 나타내는 위상 제어 신호를 발생하기 위한 위상 비교기(88)와, 주파수가 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 변화하는 제어된 클록 신호를 위상 제어 신호에 응답하여 발생하고 상기 제어된 클록 신호를 상기 제2분주기에 공급하는 전압 제어 발진기(82)와, 상기 일정 클록 신호 및 제어된 클록 신호를 수신하고, 상기 일정 클록 신호와 제어된 클록 신호 중 하나를 선택하여 선택된 클록 신호를 출력하는 선택기(80)와, 프레임 클록 신호를 제공하기 위해 상기 선택된 클록 신호를 분주하는 제3분주기(81)를 포함하며, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 선택기는 상기 일정 클록 신호를 선택하고, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 선택기는 상기 버퍼 메모리에 기억된 복조 데이타의 양에 따라 프레임 클록 신호의 주파수를 제어하기 위해 상기 제어된 클록 신호를 선택하는 것을 특징으로 하는 신호 처리 회로.
  23. 제22항에 있어서, 상기 복조 데이타의 양은 상기 버퍼 메모리에 대한 현재 기입 어드레스와 현재 판독 어드레스간의 차에 의해 결정되는 것을 특징으로 하는 신호 처리 회로.
  24. 제22항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 신호 처리 회로.
  25. 적어도 제1타입 데이타와 제2타입 데이타로 분류될 수 있고, 제2타입 데이타가 압축 포토그래픽 데이타와 압축 비디오 데이타 중의 적어도 하나로 구성된 압축 이미지 데이타를 포함하는 디스크 데이타를 재생하기 위한 장치에 있어서, 디스크 데이타가 기억된 디스크를 회전시키기 위한 디스크 모터(2)와, 디스크로부터 재생될 디스크 데이타를 판독하기 위한 광픽업(3)과, 디스크로부터 판독된 디스크 데이타를 복조하기 위한 복조 회로(71)와, 복조 데이타를 기억하기 위한 버퍼 메모리(72)와, 압축 해제된 포토그래픽 데이타 및 압축 해제된 비디오 데이타 중 적어도 하나를 얻기 위하여 상기 버퍼 메모리로부터 판독된 상기 제2타입 데이타의 복조 데이타를 기준 클록 신호에 응답하여 압축 해제하기 위한 압축 해제 회로(14)를 구비하며, 재생될 디스크 데이타가 제2타입 데이타인 경우 상기 기준 클록 신호의 주파수를 제1값으로 설정하고, 재생될 디스크 데이타가 제1타입 데이타인 경우 상기 기준 클록 신호의 주파수를 상기 압축 해제 회로의 전력 소비를 감소시키기 위해 상기 제1값보다 낮은 제2값으로 설정하는 것을 특징으로 하는 디스크 데이타 재생 장치.
  26. 제25항에 있어서, 재생될 디스크 데이타에 대한 데이타 타입 지정이 디스크로부터 판독된 서브 코드 데이타에 따라 실행되는 것을 특징으로 하는 디스크 데이타 재생 장치.
KR1019950013409A 1994-05-26 1995-05-26 디스크 데이타 재생 장치 및 신호 처리 회로 KR100260794B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13645194 1994-05-26
JP94-136451 1994-05-26
JP94-177753 1994-07-07
JP17775394 1994-07-07

Publications (2)

Publication Number Publication Date
KR950034213A KR950034213A (ko) 1995-12-26
KR100260794B1 true KR100260794B1 (ko) 2000-07-01

Family

ID=26470021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013409A KR100260794B1 (ko) 1994-05-26 1995-05-26 디스크 데이타 재생 장치 및 신호 처리 회로

Country Status (4)

Country Link
US (3) US5729515A (ko)
EP (1) EP0684606A3 (ko)
KR (1) KR100260794B1 (ko)
TW (2) TW400517B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495552A (en) * 1992-04-20 1996-02-27 Mitsubishi Denki Kabushiki Kaisha Methods of efficiently recording an audio signal in semiconductor memory
SG42830A1 (en) * 1993-08-14 1997-10-17 Toshiba Kk Disc data reproducing apparatus and signal processing circuit
TW337054B (en) 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
JP3695819B2 (ja) 1996-01-16 2005-09-14 株式会社東芝 信号処理回路及びこれを用いた再生装置
JP4319259B2 (ja) 1996-07-02 2009-08-26 株式会社東芝 アクティブ・ワイドレンジｐｌｌ装置、位相ロックループ方法及びディスク再生装置
JP3751706B2 (ja) 1997-03-31 2006-03-01 クラリオン株式会社 ディスク再生装置
JP3631586B2 (ja) * 1997-04-05 2005-03-23 株式会社リコー ライトパルス幅補正回路、書き込み信号処理装置、及び光ディスクドライブ
JPH11176111A (ja) * 1997-12-15 1999-07-02 Matsushita Electric Ind Co Ltd 光ディスク装置
JP3966989B2 (ja) * 1998-04-20 2007-08-29 株式会社東芝 ディスク再生装置及びディスク再生方法
JPH11312143A (ja) 1998-04-28 1999-11-09 Clarion Co Ltd 情報処理装置及び方法、カーオーディオシステム及びその制御方法並びに情報処理用プログラムを記録した記録媒体
JP2000149436A (ja) * 1998-11-02 2000-05-30 Sony Corp ディジタル情報再生装置および再生方法
US6177892B1 (en) 1998-12-31 2001-01-23 Oak Technology, Inc. EFM/DVD demodulator
JP2001195825A (ja) * 1999-10-29 2001-07-19 Sony Corp 記録再生装置および方法
JP2002268692A (ja) * 2001-03-14 2002-09-20 Sanyo Electric Co Ltd データ再生装置
JP2005243143A (ja) * 2004-02-26 2005-09-08 Pioneer Electronic Corp 情報記録装置、情報再生装置、情報記録方法及び情報記録プログラム
JP2008042288A (ja) * 2006-08-02 2008-02-21 Fujitsu Ltd 信号処理装置及び信号処理方法
TWI447728B (zh) * 2011-03-03 2014-08-01 Mstar Semiconductor Inc 動態隨機存取記憶體之控制方法及控制器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58208971A (ja) * 1982-05-31 1983-12-05 Victor Co Of Japan Ltd デイジタル信号記録円盤の回転数制御方式
JPS59207413A (ja) * 1983-05-11 1984-11-24 Sony Corp 情報記録方法
NL8303061A (nl) * 1983-09-02 1985-04-01 Philips Nv Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager.
JPS62224124A (ja) * 1986-03-25 1987-10-02 Nec Corp Ｄａコンバ−タ
JPS62234478A (ja) * 1986-04-04 1987-10-14 Matsushita Electric Ind Co Ltd 映像信号の記録再生装置
US4885644A (en) * 1987-01-28 1989-12-05 Pioneer Electronic Corporation Spindle servo device for data recording disk reproducing apparatus
US5166804A (en) * 1987-07-04 1992-11-24 Canon Kabushiki Kaisha Reproduction apparatus designating audio and/or video signals to be reproduced
EP1102264B1 (en) * 1990-01-19 2003-04-09 Sony Corporation Data recording apparatus and data reproducing apparatus
JP2926900B2 (ja) * 1990-06-01 1999-07-28 ソニー株式会社 ディスク再生装置
CA2054880C (en) * 1990-11-09 1997-07-08 Shigemi Maeda Information recording and reproducing device
JPH04248162A (ja) * 1991-01-24 1992-09-03 Sony Corp ディスク再生装置
JP3230319B2 (ja) * 1992-07-09 2001-11-19 ソニー株式会社 音響再生装置
JP2920034B2 (ja) * 1992-12-28 1999-07-19 株式会社東芝 ディスク再生装置及び信号処理回路
JP3059860B2 (ja) * 1993-07-07 2000-07-04 三洋電機株式会社 ディスクプレーヤ
SG42830A1 (en) * 1993-08-14 1997-10-17 Toshiba Kk Disc data reproducing apparatus and signal processing circuit
JPH0778418A (ja) * 1993-09-10 1995-03-20 Matsushita Electric Ind Co Ltd 光ディスク及び光学的記録再生装置
US5583652A (en) * 1994-04-28 1996-12-10 International Business Machines Corporation Synchronized, variable-speed playback of digitally recorded audio and video

Also Published As

Publication number Publication date
KR950034213A (ko) 1995-12-26
TW584304U (en) 2004-04-11
US5815476A (en) 1998-09-29
TW400517B (en) 2000-08-01
EP0684606A2 (en) 1995-11-29
US5729515A (en) 1998-03-17
US5828638A (en) 1998-10-27
EP0684606A3 (en) 1996-12-27

Similar Documents

Publication Publication Date Title
KR100260794B1 (ko) 디스크 데이타 재생 장치 및 신호 처리 회로
US5831955A (en) Decoder/encoder capable of controlling data reading/writing operations to memory in response to first/second clocks, reproducing apparatus equipped with encoder/decoder, and recording apparatus equipped with encoder
US4603412A (en) Disc rotation servo control apparatus in a disc player
US5856963A (en) Disc data reproducing apparatus and signal processing circuit
KR100282182B1 (ko) 디스크데이타재생장치및신호처리회로
US6055216A (en) Optical disk player capable of playing back both CD-ROM and CD-DA
EP0649131A2 (en) Servo control system for disk player
US5596558A (en) Data reproducing apparatus with controlled comparator for reducing connection error of main data with corresponding error correction decoded data
US5671201A (en) Pulling-in circuit for PLL circuit, pulling-in method for PLL circuit, PLL circuit device and apparatus for reproducing optical disc
KR100358606B1 (ko) 디스크기록재생장치
US6246650B1 (en) Method and apparatus for high speed data reproduction
JPH0877691A (ja) ディスク再生装置及び信号処理回路
US5802026A (en) Disk player for constant angular velocity reproduction of a disk
KR100197785B1 (ko) 디스크재생장치
JP3302737B2 (ja) ディスク再生装置及びその信号処理回路
KR100427528B1 (ko) 디스크 재생 시스템
JP3689990B2 (ja) Ｐｌｌ回路
JPH07161043A (ja) 光ディスク装置
JPH06180845A (ja) データ再生装置
JPH11232798A (ja) 光ディスクの再生装置及び記録装置
JP2006190399A (ja) 光ディスク装置のダビングシステム、光ディスク装置のダビング方法、スピンドルモーター制御装置および出力レート制御装置
JPH11296994A (ja) 光ディスク再生装置
JP2001006297A (ja) 光ディスク再生装置
JPH05166306A (ja) デジタルオーディオ信号再生装置
JPH10144008A (ja) 光磁気ディスクドライブ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee