JPH11176111A

JPH11176111A - 光ディスク装置

Info

Publication number: JPH11176111A
Application number: JP9343496A
Authority: JP
Inventors: Yuji Kumon; 裕二久門; Mutsumi Iguchi; 睦井口; Yukihiro Yamazaki; 行洋山崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-12-15
Filing date: 1997-12-15
Publication date: 1999-07-02
Also published as: US6205095B1

Abstract

(57)【要約】【課題】光ディスク装置の再生信号処理回路におい
て、データを転送レートに依らず再生する場合、ＡＧ
Ｃ、波形等化回路、２値化回路などの設定値に対してデ
ータ周波数が変動するため、最適な再生条件が得られ
ず、ジッタマージンが低下する。【解決手段】信号処理回路において、周波数シンセサ
イザのＶＣＯ１００２の発振制御電流量を参照してＡＧ
Ｃ１０４、波形等化回路１０５、２値化回路１０６など
の各設定を制御する。データＰＬＬ１００１のＶＣＯと
周波数シンセサイザのＶＣＯ１００２の特性を等くし、
それぞれのＶＣＯの発振制御電流を参照して各設定を制
御する構成とし、データＰＬＬ１００１の同期状態に応
じて参照電流を切り替える。また、周波数シンセサイザ
が常に安定した発振をするループ特性となるように、Ｎ
分周器１１１の分周比に応じてチャージポンプ１１４の
ゲインを調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスク装置に
関するもので、特に転送レートが変化し得る再生信号処
理に関するものである。

【０００２】

【従来の技術】近年のＣＤ−ＲＯＭあるいはＤＶＤとい
った光ディスクメディアの高速再生に伴い、装置におい
ては、高速ＣＡＶ再生（モータ回転数一定）やＣＬＶ再
生（再生速度一定）におけるアクセス速度の向上のた
め、転送レートに依らず、データＰＬＬを同期させてデ
ータを再生するいわゆるジッタフリー再生が不可欠とな
っている。

【０００３】ジッタフリー再生においては、フィルタ
ー、イコライザの設定、ＡＧＣ回路の応答性、さらには
２値化回路の応答性などが、転送レートによって特性が
変化して、ジッタマージンが低下してしまうため、ある
程度、転送レートに応じて各設定や応答性を切り替える
ような操作が必要となる。

【０００４】このような問題に対して従来では、ＣＡＶ
再生においてはディスク全体をデータのアドレスによっ
て複数のゾーンに分割し、それぞれのゾーン毎に上記の
設定、応答性を切り替えるような構成としたり、ＣＬＶ
再生では、２値化データの特殊パターンの幅から転送レ
ートを算出し、その結果に応じて上記の設定、応答性を
切り替えるような構成にしていた。

【０００５】

【発明が解決しようとする課題】上記従来例のような構
成では、より最適な設定をするためにはより細かくゾー
ン分割をする必要があり、それにより処理、管理規模が
増大する。また、転送レートの検出回路などの回路規模
が増大する。さらには、例えばＤＶＤ−ＲＡＭのような
記録可能メディアの特に未記録領域に対して、処理が不
可能となる。

【０００６】

【課題を解決するための手段】本発明のディスク装置
は、ディスク上に記録された情報を抽出するための光学
的手段と、前記光学的手段により抽出された再生信号を
最適に２値信号に変換するための信号処理手段と、ある
固定クロックから前記再生信号の基本転送速度に極めて
近い基準クロックを生成する基準クロック生成手段とを
備え、前記基準クロック生成手段は、前記基準クロック
の生成のために内蔵する電圧または電流制御発振器の発
振周波数に応じて前記前記信号処理手段のフィルター、
イコライザの設定、ＡＧＣ回路の応答性、２値化回路の
応答性などの特性を最適に切り換えるように構成されて
いる。

【０００７】これにより、基準クロックの発振周波数に
応じた最適な信号処理特性で動作させることができ、ま
た可変データ転送レートであっても、その転送レートに
応じた最適な信号処理特性を実現し、より安定したデー
タ再生が可能となる。

【０００８】

【発明の実施の形態】本発明の請求項１に記載の発明
は、ディスク上に記録された情報を抽出するための光学
的手段と、前記光学的手段を制御する制御手段と、前記
光学的手段により抽出された再生号を最適に２値信号に
変換するための信号処理手段と、ある固定クロックから
前記再生信号の基本転送速度に極めて近い基準クロック
を生成する基準クロック生成手段とを備え、前記基準ク
ロック生成手段には、前記固定クロックを分周する第１
の分周器と、前記基準クロックを分周する第２の分周器
と、前記第１の分周器が出力する分周クロックと前記第
２の分周器が出力する分周クロックとの位相誤差を検出
する位相比較器と、前記位相比較器出力の位相誤差に応
じた周波数で発振する電圧または電流制御発振器と、前
記電圧または電流制御発振器の発振の中心周波数あるい
はゲインを設定する設定手段とを備え、前記電圧または
電流制御発振器の発振周波数に応じて前記前記信号処理
手段の特性を最適に切り換えることを特徴とするもので
ある。

【０００９】本発明の請求項２に記載の発明は、請求項
１において、前記信号処理手段には、前記再生信号の振
幅を一定に制御するＡＧＣ回路を備え、前記電圧または
電流制御発振器の発振周波数に応じて前記ＡＧＣ回路の
応答特性を制御することを特徴とするものである。

【００１０】本発明の請求項３に記載の発明は、請求項
１において、前記信号処理手段には、前記再生信号帯域
外成分を除去し波形等化を行う波形等化器を備え、前記
電圧または電流制御発振器の発振周波数に応じて前記波
形等化器の信号除去帯域ならびに波形等化特性を切り換
えることを特徴とするものである。

【００１１】本発明の請求項４に記載の発明は、請求項
１において、前記信号処理手段には、前記再生信号を２
値データに変換する２値化回路を備え、前記電圧または
電流制御発振器の発振周波数に応じて前記２値化回路の
データスライス応答性を切り換えることを特徴とするも
のである。

【００１２】本発明の請求項５に記載の発明は、請求項
１において、前記信号処理手段には、前記２値化回路が
出力する２値信号のエッジから所定幅のワンショットパ
ルスを生成するモノマルチバイブレータを備え、前記電
圧または電流制御発振器の発振周波数に応じて前記ワン
ショットパルスのパルス幅を制御することを特徴とする
ものである。

【００１３】本発明の請求項６に記載の発明は、ディス
ク上に記録された情報を抽出するための光学的手段と、
前記光学的手段を制御する制御手段と、前記光学的手段
により抽出された再生信号を最適に２値信号に変換する
ための信号処理手段と、ある固定クロックから前記再生
信号の基本転送速度に極めて近い基準クロックを生成す
る基準クロック生成手段と、前記再生信号の２値化デー
タからクロック成分を抽出するデータクロック抽出手段
とを備え、前記基準クロック生成手段には、前記固定ク
ロックを分周する第１の分周器と、前記基準クロックを
分周する第２の分周器と、前記第１の分周器が出力する
第１の分周クロックと第２の分周器が出力する第２の分
周クロックとの位相誤差を検出する第１の位相比較器
と、前記第１の位相比較器出力の位相誤差に応じた周波
数で発振する第１の電圧または電流制御発振器と、前記
電圧または電流制御発振器の発振の中心周波数を設定す
る中心周波数設定手段とを備え、前記データクロック抽
出手段には、前記再生２値データとデータクロックとの
位相誤差を検出する第２の位相比較器と、前記第２の位
相比較器出力の位相誤差に応じた周波数で発振する第２
の電圧または電流制御発振器とを備え、前記第１の電圧
または電流制御発振器と前記第２の電圧または電流制御
発振器との特性を等しく、もしくは相似にすること、さ
らに前記第１の電圧または電流制御発振器の発振周波数
を、前記第２の電圧制御発振器が参照することを特徴と
するものである。

【００１４】本発明の請求項７に記載の発明は、ディス
ク上に記録された情報を抽出するための光学的手段と、
前記光学的手段を制御する制御手段と、前記光学的手段
により抽出された再生信号を最適に２値信号に変換する
ための信号処理手段と、ある固定クロックから前記再生
信号の基本転送速度に極めて近い基準クロックを生成す
る基準クロック生成手段と、前記再生信号の２値化デー
タからクロック成分を抽出するデータクロック抽出手段
とを備え前記基準クロック生成手段には、前記固定クロ
ックを分周する第１の分周器と、前記基準クロックを分
周する第２の分周器と、前記第１の分周器が出力する分
周クロックと前記第２の分周器が出力する分周クロック
との位相誤差を検出する位相比較器と、前記位相比較器
出力の位相誤差に応じた周波数で発振する電圧または電
流制御発振器と、前記電圧または電流制御発振器の発振
の中心周波数あるいはゲインを設定する設定手段とを備
え、前記データクロック生成手段には、少なくとも前記
電圧または電流制御発振器と等しい特性を有する第２の
電圧または電流制御発振器を備え、さらに、前記データ
クロック抽出手段の同期状態を検出する同期検出手段を
備え、前記同期検出手段の検出状態に応じて前記前記信
号処理手段の特性を最適に切り換えることを特徴とする
ものである。

【００１５】本発明の請求項８に記載の発明は、請求項
７において、前記信号処理手段には、前記再生信号の振
幅を一定に制御するＡＧＣ回路を備え、前記電圧または
電流制御発振器の発振周波数に応じて前記ＡＧＣ回路の
応答特性を制御することを特徴とするものである。

【００１６】本発明の請求項９に記載の発明は、請求項
７において、前記信号処理手段には、前記再生信号帯域
外成分を除去し波形等化を行う波形等化器を備え、前記
基準クロック生成手段が有する電圧または電流制御発振
器の発振周波数、あるいは前記データクロック抽出手段
が有する電圧または電流制御発振器の発振周波数に応じ
て前記波形等化器の信号除去帯域ならびに波形等化特性
を切り換えることを特徴とするものである。

【００１７】本発明の請求項１０に記載の発明は、請求
項７において、前記信号処理手段には、前記再生信号を
２値データに変換する２値化回路を備え、前記基準クロ
ック生成手段が有する電圧または電流制御発振器の発振
周波数、あるいは前記データクロック抽出手段が有する
電圧または電流制御発振器の発振周波数に応じて前記２
値化回路のデータスライス応答性を切り換えることを特
徴とするものである。

【００１８】本発明の請求項１１に記載の発明は、請求
項７において、前記信号処理手段には、前記２値化回路
が出力する２値信号のエッジから所定幅のワンショット
パルスを生成するモノマルチバイブレータを備え、前記
基準クロック生成手段が有する電圧または電流制御発振
器の発振周波数、あるいは前記データクロック抽出手段
が有する電圧または電流制御発振器の発振周波数に応じ
て前記ワンショットパルスのパルス幅を制御することを
特徴とするものである。

【００１９】本発明の請求項１２に記載の発明は、所定
の固定クロックから前記再生信号の基本転送速度に極め
て近い基準クロックを生成する基準クロック生成手段を
備え、前記基準クロック生成手段には、前記固定クロッ
クを分周する第１の分周器と、前記基準クロックを分周
する第２の分周器と、前記第１の分周器が出力する第１
の分周クロックと前記第２の分周器が出力する第２の分
周クロックとの位相誤差を検出する位相比較器と、前記
位相比較器が検出する位相誤差を電圧または電流量に変
換するチャージポンプと、前記位相比較器出力の位相誤
差に応じた周波数で発振する電圧または電流制御発振器
とを備え、前記第１の分周器の分周量に応じて前記基準
クロック生成手段のゲインを切り換えることを特徴とす
るものである。

【００２０】本発明の請求項１３に記載の発明は、請求
項１２において、前記基準クロック生成手段のゲイン
を、前記チャージポンプの電圧量または電流量で切り換
えることを特徴とするものである。

【００２１】以下、本発明の実施の形態について、図１
〜図１２を用いて説明する。（実施の形態１）図１は、本発明の第１の実施の形態に
かかる光ディスク装置の信号処理に関する構成を示すブ
ロック図である。

【００２２】図１において、１０１は光ディスク、１０
２は光ディスク１０１からの戻り光を検出し、電気信号
に変換する光ヘッド、１０３は光ヘッド１０２の電気信
号を加算などにより再生信号を生成するプリアンプ、１
０４は再生信号の振幅変動を吸収し、振幅を一定に保つ
ＡＧＣ回路、１０５は信号帯域外成分と信号の符号干渉
を除去する波形等化回路、１０６は波形等化された再生
信号を２値のディジタル信号に変換する２値化回路、１
０７は２値化された再生信号からクロック成分を抽出
し、それらを同期化してリードデータおよびデータクロ
ックを生成するデータＰＬＬ回路、１０８はデータＰＬ
Ｌ回路１０７により同期化されたリードデータとデータ
クロックからデータを復調するデータ復調回路、１０９
は光ヘッド１０２およびモーター１１０を制御するサー
ボコントローラである。

【００２３】また、１１１は固定クロックを分周するＮ
分周器、１１３はＮ分周器１１１とＭ分周器１１２の位
相誤差を検出する位相比較器、１１４は位相比較器１１
３が検出した位相誤差に応じた電流を出力するチャージ
ポンプ、１１５はチャージポンプ１１４の出力電流を平
滑し、電圧に変換するローパスフィルター（ＬＰＦ）、
１１６はＬＰＦ１１１の出力電圧に応じた周波数で発振
する電圧制御発振回路（ＶＣＯ）、１１７はＮ設定値お
よびＭ設定値に応じた電流を設定する電流設定回路、１
１２はＶＣＯ１１６が出力する基準クロックを分周する
Ｍ分周器、さらに、１１８は装置全体を制御するシステ
ムコントローラである。

【００２４】ここで、Ｎ分周器１１１、位相比較器１１
３、チャージポンプ１１４、ＬＰＦ１１５、ＶＣＯ１１
６、Ｍ分周器１１２、電流設定回路１１７で周波数シン
セサイザを構成し、Ｎ分周器１１１およびＭ分周器１１
２の分周比を変えることでＶＣＯ１１６の発振周波数
（基準クロック）を決定する。

【００２５】この基準クロックは、通常、再生信号の転
送レートに極めて近い周波数で発振するように、Ｎ分周
器１１１およびＭ分周器１１２の分周比を決定するた
め、この発振周波数をＡＧＣ回路１０４、波形等化回路
１０５、２値化回路１０６、データＰＬＬ回路１０７に
参照させることにより、各回路を転送レートに近い最適
設定で動作させることが可能となる。

【００２６】図２は、周波数シンセサイザのＶＣＯ１１
６の回路構成例である。ＬＰＦ１１５の出力電圧が電圧
制御発振器１１６の制御電圧となる構成となる。以下
に、回路構成と動作を詳細に説明する。

【００２７】電流制御発振器２０５の発振周波数を決定
するのがＭ設定値およびＮ設定値である。これらは、例
えば７ビットのディジタル値によって制御され、発振周
波数ｆ0は、固定クロックの周波数をｆ1とすると、ｆ0 ＝（Ｍ／Ｎ）・ｆ1 の周波数でループがかかるよう動作する。

【００２８】即ち、Ｍ／Ｎの比で周波数が変化するた
め、Ｍ／Ｎ除算回路２０１にて得た演算結果をＤ／Ａコ
ンバータ２０２で電流に変換する。また、制御電圧はＶ
Ｉ変換回路２０３で電流値に変換される。これらのＭ／
Ｎに応じた電流と、制御電圧を変換した電流とを乗算／
加算回路２０４にて乗算および加算することにより、図
３に示すように、制御電圧に対する制御電流２０６ある
いは発振周波数の変換比と、発振周波数が常に制御電圧
の中心値、例えば１．８Ｖになるように制御する。図３
では、制御電圧対制御電流、および制御電圧対発振周波
数を表している。なお、一例として２０ＭＨｚ、４０Ｍ
Ｈｚで発振するよう設定した場合の特性を示している。

【００２９】制御電流２０６は電流ミラーされ、そのま
ま電流制御発振器２０５の制御電流となる。この電流制
御発振器２０５は、基本的にはマルチバイブレータであ
る。発振周波数は、コンデンサ２０７を通過する電流と
その容量値によって決定されるようになり、制御電流を
２０６をＩ、発振周波数をｆ0、コンデンサ２０７の容
量をＣ、トランジスタのベース−エミッタ電圧をＶBEと
すると、ｆ0 ＝Ｉ／（４・Ｃ・ＶBE ）で発振し、発振周波数ｆ0は制御電流と比例関係とな
る。

【００３０】即ち、制御電流２０６の電流値が発振周波
数に応じた電流であるため、この電流をさらにミラーし
て、ＡＧＣ回路１０４、波形等価回路１０５、２値化回
路１０６、データＰＬＬ回路１０７に伝送する（参照電
流Ａ、Ｂ、Ｃ、Ｄ）。これにより、各回路に発振周波数
の情報を参照させることが可能となる。

【００３１】また、Ｎの設定値を変えてＮ分周器１１１
の分周比を変えると、位相比較器１１３の比較回数が増
加してチャージポンプ１１４の出力ゲインが変化し、結
果としてループゲインが変化してしまう。そのため、Ｎ
分周器１１１の分周設定に比例して、チャージポンプ１
１４の電流値を変化させるようにすれば、設定値によら
ずループゲインが一定となり、常に安定したシンセサイ
ザのＰＬＬ制御が可能となる。

【００３２】図４は、ＡＧＣ回路１０４の回路構成例を
示す図である。図４において、４０１は制御電圧４１１
の値に応じてゲインが変化する可変ゲインアンプ、４０
２は可変ゲインアンプ４０１の出力信号を整流する全波
整流回路、４０３は整流された信号のエンベロープを検
出するエンベロープ検波回路、４０４はコンパレータ、
４０５はコンパレータ４０４のスライスレベルを設定す
るレベル設定回路、４０６はアナログスイッチ、４０
７、４０８は電流源、４０９は制御電圧４１１を生成す
るチャージコンデンサ、４１０は参照電流Ａの電流をミ
ラーするカレントミラー回路である。

【００３３】次に、図４のＡＧＣ回路の動作を説明す
る。可変ゲインアンプ４０１の出力を全波整流回路４０
２で整流、エンベロープ検波回路４０３で検波すること
により、再生信号の振幅を検出する。さらに、レベル設
定回路４０５で設定された振幅レベルとコンパレータ４
０４で比較することで、再生信号振幅の所定の振幅に対
する大小を判別する。再生信号振幅が大の場合コンパレ
ータ４０４の出力がＨレベルとなり、スイッチ４０６に
より電流源４０８が選択され、コンデンサ４０９から電
流を引き出して制御電圧４１１を下げ、可変ゲインアン
プ４０１のゲインを下げる方向に動作する。再生振幅が
小の場合は、その逆で、電流源４０７からコンデンサ４
０９に電流が供給され、制御電圧４１１を上げ、可変ゲ
インアンプ４０１のゲインを上げるよう動作する。

【００３４】ここで、参照電流Ａの電流量に応じて電流
源４０７および電流源４０８の電流量が変化する。参照
電流Ａは周波数シンセサイザのＶＣＯ１１６の発振周波
数と比例しているため、発振周波数が高い時は電流が増
加し、コンデンサ４０９のチャージ、ディスチャージ時
間が速くなり、ＡＧＣ回路の応答が速くなる。発振周波
数が低い場合は、その逆となり、即ち、発振周波数に応
じたＡＧＣの応答性制御が可能となる。

【００３５】図５は波形等化回路１０５の回路構成を示
す図である。回路は簡単のため、２次のローパスフィル
ターを示している。構成は、カットオフ周波数を変化で
きるようにトランスコンダクタンスアンプ（ｇｍアン
プ）５０１、５０２とコンデンサ５０３、５０４を用い
たＲＣフィルタと、出力バッファ５０５、参照電流Ｂを
ミラーするカレントミラー回路５０６である。ここで、
ｇｍアンプ５０１、５０２は電流値によってコンダクタ
ンスが変化するため、電流値が大になるとカットオフ周
波数が高くなる。従って、参照電流Ｂをミラーしてｇｍ
アンプ５０１、５０２の制御電流に用いることにより、
周波数シンセサイザのＶＣＯ１１６の発振周波数と比例
したカットオフ周波数を有する波形等化回路のフィルタ
ーとなる。

【００３６】なお、フィルターの次数を高くした場合に
も、同様にｇｍアンプとコンデンサにより構成したフィ
ルターをオペアンプを付加して従属接続することによ
り、同様の効果を得られる。

【００３７】図６は２値化回路１０６の回路構成の一例
を示す。図６に示すように、再生信号を２値化するコン
パレータ６０１と、コンパレータ６０１の出力結果に応
じてスライスレベルを制御するように、差動アンプ６０
２、積分器６０３、積分の時定数を決定するｇｍアンプ
６０４によって構成している。ｇｍアンプ６０４は電流
によってそのコンダクタンスが変化するため、その制御
電流はＶＣＯ１１６の参照電流Ｃをカレントミラー回路
６０６にてミラーして用いるようにする。それにより、
ＶＣＯ１１６の発振周波数が高いとき、即ち、再生信号
の転送レートが速い場合には、コンダクタンスが大とな
り、積分器６０３のコンデンサの流入電流が大となるた
め、系の応答が速くなるように動作する。転送レートが
遅い場合には、その逆の動作となり、即ち、転送レート
に応じた最適な２値化応答が実現できる。

【００３８】コンパレータ６０１によって得られたＰＷ
Ｍの２値化信号を転送レートに応じたパルス幅を持った
ワンショットパルスに変換するのが、ワンショットパル
ス生成回路６０５である。その構成例を図７に示す。

【００３９】図７において、７０１はコンパレータ出力
を遅延する遅延回路、７０２はＥＸ−ＮＯＲ回路、７０
３、７０４はＮＡＮＤ回路、７０５はコンデンサ、７０
６は参照電流Ｃの電流量に比例して電流値が変化する電
流源である。

【００４０】この回路は、コンパレータ６０１の出力
が、立ち上がりエッジおよび立ち下がりエッジ共に情報
を有するため、両エッジに対して一定幅のパルスを出力
するようなモノマルチバイブレータである。

【００４１】パルス幅は、コンデンサ７０５の容量値
と、電流源７０６の電流値で決定され、電流値が多いほ
ど、即ち周波数シンセサイザのＶＣＯ１１６の発振周波
数が高いほど短いパルス幅となる。これにより、転送レ
ートに応じたパルスが２値化データとしてデータＰＬＬ
回路１０７へ出力され、データＰＬＬ回路１０７の出力
であるリードデータを生成するために２値化データのデ
ータクロックでの打ち抜きミスを回避することができ
る。

【００４２】図８はデータＰＬＬ回路１０７の構成を示
す。図８において、８０１は２値化データとデータクロ
ックとの位相差を検出する位相比較器、８０２は位相比
較器８０１の出力結果に応じて電流の吐き出しおよび吸
い込みを行うチャージポンプ、８０３はチャージポンプ
の電流量に応じて電圧変換と平滑化の役割をするローパ
スフィルター、８０４はローパスフィルターに現れる電
圧に応じた発振周波数で発振するＶＣＯである。この図
８に示すデータＰＬＬ回路では、周波数シンセサイザの
ＶＣＯ１１６のからの参照電流Ｄによって、ＶＣＯ８０
４の発振中心周波数とゲインを変えるようにする。

【００４３】図９はデータＰＬＬ回路のＶＣＯ回路８０
４の構成を示す。９０１は周波数シンセサイザからの参
照電流Ｄをミラーするカレントミラー回路、９０２はＶ
ＣＯの制御電圧を電流に変換するＶＩ変換回路、９０３
は乗算／加算回路であり、シンセサイザの発振周波数に
応じた参照電流Ｄから、中心周波数および電流−発振周
波数の変換ゲインをシンセサイザのそれと同一になるよ
うに演算し、電流制御発振器９０５の制御電流（９０
４）として出力する。９０６はバッファ、９０７は２値
化データをデータクロックで同期化してリードデータを
生成するフリップフロップ、９０８は反転バッファであ
る。なお、電流制御発振器９０５の回路およびその特性
はシンセサイザのそれと同等である。

【００４４】このようにシンセサイザの特性と同一に
し、発振電流を参照することにより、データＰＬＬにお
いても発振中心周波数に対して２分の１〜２倍の周波数
までは発振可能となる。これは、例えば現行の光ディス
クメディアの一つであるＤＶＤ−ＲＯＭのＣＡＶ再生に
おいては、最内周と最外周とのレート差が約２．６倍で
あるが、このＣＡＶ再生の全範囲の発振も可能である。
さらに、２倍回転数でのＣＡＶ再生においても、シンセ
サイザの発振周波数を２倍にすることにより、同様に可
能となる。

【００４５】（実施の形態２）図１０は本発明の第２の
実施の形態の光ディスク装置を示す。図１０において、
１０１は光ディスク、１０２は光ディスク１０１からの
戻り光を検出し、電気信号に変換する光ヘッド、１０３
は光ヘッド１０２の電気信号を加算などにより再生信号
を生成するプリアンプ、１０４は再生信号の振幅変動を
吸収し、振幅を一定に保つＡＧＣ回路、１０５は信号帯
域外成分と信号の符号干渉を除去する波形等化回路、１
０６は波形等化された再生信号を２値のディジタル信号
に変換する２値化回路、１００１は２値化された再生信
号からクロック成分を抽出し、それらを同期化してリー
ドデータおよびデータクロックを生成するデータＰＬＬ
回路、１０８はデータＰＬＬ回路１００１により同期化
されたリードデータとデータクロックからデータを復調
するデータ復調回路、１０９は光ヘッド１０２およびモ
ーター１１０を制御するサーボコントローラである。

【００４６】また、１１１は固定クロックを分周するＮ
分周器、１１３はＮ分周器１１１とＭ分周器１１２の位
相誤差を検出する位相比較器、１１４は位相比較器１１
３が検出した位相誤差に応じた電流を出力するチャージ
ポンプ、１１５はチャージポンプ１１４の出力電流を平
滑し、電圧に変換するローパスフィルター（ＬＰＦ）、
１００２はＬＰＦ１１１の出力電圧に応じた周波数で発
振する電圧制御発振回路（ＶＣＯ）、１１７はＮ設定値
およびＭ設定値に応じた電流を設定する電流設定回路、
１１２はＶＣＯ１００２が出力する基準クロックを分周
するＭ分周器、さらに、１１８は装置全体を制御するシ
ステムコントローラである。

【００４７】ここで、Ｎ分周器１１１、位相比較器１１
３、チャージポンプ１１４、ＬＰＦ１１５、ＶＣＯ１０
０２、Ｍ分周器１１２、電流設定回路１１７で周波数シ
ンセサイザを構成し、Ｎ分周器１１１およびＭ分周器１
１２の分周比を変えることでＶＣＯ１００２の発振周波
数（基準クロック）を決定する。また、１００３はデー
タＰＬＬ回路１００１が出力するデータクロックとリー
ドデータとの同期状態を検出するデータ同期検出回路で
ある。

【００４８】データ同期検出回路１００３は、例えば、
リードデータ中に含まれるデータの復調同期をとるため
のＳＹＮＣマークの検出割合に応じてデータＰＬＬ回路
１００１が同期しているか否かを判断する。また、ＳＹ
ＮＣマークを連続して所定個数検出できれば同期してい
ると判断し、連続して所定個数検出できなければ同期し
ていないと判断するような構成にしてもよい。

【００４９】ここで、ＡＧＣ回路１０４、波形等化回路
１０５、２値化回路１０６は第１の実施の形態で示した
回路と同様であるので、説明を省略する。図１１は周波
数シンセサイザのＶＣＯ１００２の構成を示す構成ブロ
ック図である。Ｍ／Ｎ除算回路２０１、Ｄ／Ａコンバー
タ２０２、ＶＩ変換回路２０３、乗算／加算回路２０
４、電流制御発振器２０５は図２に示したものと同一で
ある。

【００５０】また、ＭＵＸ１、ＭＵＸ２、ＭＵＸ３はそ
れぞれ参照電流Ａ、参照電流Ｂ、参照電流Ｃの選択元を
切り換えるアナログマルチプレクサであり、参照電流
Ａ、参照電流Ｂ、参照電流Ｃはそれぞれ、ＡＧＣ回路１
０４、波形等化回路１０５、２値化回路１０６へ供給す
る。これらのＭＵＸ１、ＭＵＸ２、ＭＵＸ３の切り換え
はデータ同期検出回路１００３からの制御信号（電流切
換信号）で行い、データ同期検出回路１００３が同期状
態であると判断しているときには、参照電流Ａ１、参照
電流Ｂ１、参照電流Ｃ１が選択されるように動作する。
また、参照電流Ａ１、参照電流Ｂ１、参照電流Ｃ１は後
述するデータＰＬＬ回路１００１から供給される。

【００５１】データ同期検出回路１００３は、例えば、
リードデータ中に含まれるデータの復調同期をとるため
のＳＹＮＣマークの検出割合に応じてデータＰＬＬ回路
１００１が同期しているか否かを判断する。また、ＳＹ
ＮＣマークを連続して所定個数検出できれば同期してい
ると判断し、連続して所定個数検出できなければ同期し
ていないと判断するような構成にしてもよい。また、Ｒ
ＡＭメディアのように未記録領域が存在するディスクに
対しては、アドレスマークの検出によって同期状態を判
断するようにすればよい。

【００５２】図１２はデータＰＬＬ回路１００１のＶＣ
Ｏの構成を示す。基本的な構成は図９に示した構成と同
様であり、基本的な説明は省略する。このＶＣＯの発振
周波数は、制御電流１２０１の電流と、コンデンサ１２
０２の容量によって決定され、その制御電流１２０１を
ミラーすることによって、リードデータの周波数に応じ
た電流（参照電流Ａ１、Ｂ１、Ｃ１）を生成することが
でき、即ち、再生データの転送レートに合った参照電流
を作り出すことができる。

【００５３】ただし、データＰＬＬで生成する参照電流
Ａ１、Ｂ１、Ｃ１はデータＰＬＬが同期している場合に
しか参照できないため、前述のように同期状態に応じて
シンセサイザの参照電流と切り換えるようにする。これ
により、データ転送レートに応じた最適なゲインコント
ロール、波形等化、２値化が実現でき、安定したデータ
再生が可能となる。

【００５４】

【発明の効果】以上述べてきたように本発明の光ディス
ク装置によれば、基準クロックの発振周波数に応じた、
最適な信号処理特性、さらに、一定に安定したクロック
発振回路のループ特性を得ることが可能となる。

【００５５】また、可変データ転送レートであっても、
その時の転送レートに応じた最適な信号処理特性を実現
し、より安定したデータ再生が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に示す光ディスク装
置のブロック図

【図２】第１の実施の形態における周波数シンセサイザ
のＶＣＯの構成を示す回路ブロック図

【図３】第１の実施の形態における周波数シンセサイザ
のＶＣＯの電流対周波数特性図

【図４】第１の実施の形態におけるＡＧＣ回路のブロッ
ク図

【図５】第１の実施の形態における波形等化回路のブロ
ック図

【図６】第１の実施の形態における２値化回路のブロッ
ク図

【図７】第１の実施の形態におけるワンショットパルス
生成回路のブロック図

【図８】第１の実施の形態におけるデータＰＬＬの回路
構成図

【図９】第１の実施の形態におけるデータＰＬＬのＶＣ
Ｏの回路ブロック図

【図１０】本発明の第２の実施の形態に示す光ディスク
装置のブロック図

【図１１】第２の実施の形態における周波数シンセサイ
ザのＶＣＯの構成を示す回路ブロック図

【図１２】第２の実施の形態におけるデータＰＬＬのＶ
ＣＯの回路ブロック図

【符号の説明】

１０１光ディスク１０４ＡＧＣ回路１０５波形等化回路１０６２値化回路１０７，１００１データＰＬＬ回路１０８データ復調回路１１１Ｎ分周回路１１２Ｍ分周回路１１３位相比較器１１４周波数シンセサイザのチャージポンプ１１６，１００２周波数シンセサイザのＶＣＯ１００３同期検出回路

Claims

【特許請求の範囲】

【請求項１】ディスク上に記録された情報を抽出するた
めの光学的手段と、前記光学的手段を制御する制御手段と、前記光学的手段により抽出された再生号を最適に２値信
号に変換するための信号処理手段と、ある固定クロックから前記再生信号の基本転送速度に極
めて近い基準クロックを生成する基準クロック生成手段
とを備え、前記基準クロック生成手段には、前記固定クロックを分周する第１の分周器と、前記基準クロックを分周する第２の分周器と、前記第１の分周器が出力する分周クロックと前記第２の
分周器が出力する分周クロックとの位相誤差を検出する
位相比較器と、前記位相比較器出力の位相誤差に応じた周波数で発振す
る電圧または電流制御発振器と、前記電圧または電流制御発振器の発振の中心周波数ある
いはゲインを設定する設定手段とを備え、前記電圧また
は電流制御発振器の発振周波数に応じて前記前記信号処
理手段の特性を最適に切り換える光ディスク装置。
【請求項２】信号処理手段には、再生信号の振幅を一定
に制御するＡＧＣ回路を備え、電圧または電流制御発振
器の発振周波数に応じてＡＧＣ回路の応答特性を制御す
る請求項１に記載の光ディスク装置。
【請求項３】信号処理手段には、再生信号帯域外成分を
除去し波形等化を行う波形等化器を備え、電圧または電
流制御発振器の発振周波数に応じて前記波形等化器の信
号除去帯域ならびに波形等化特性を切り換える請求項１
に記載の光ディスク装置。
【請求項４】信号処理手段には、再生信号を２値データ
に変換する２値化回路を備え、電圧または電流制御発振
器の発振周波数に応じて前記２値化回路のデータスライ
ス応答性を切り換える請求項１に記載の光ディスク装
置。
【請求項５】信号処理手段には、２値化回路が出力する
２値信号のエッジから所定幅のワンショットパルスを生
成するモノマルチバイブレータを備え、前記電圧または
電流制御発振器の発振周波数に応じて前記ワンショット
パルスのパルス幅を制御する請求項１記載の光ディスク
装置。
【請求項６】ディスク上に記録された情報を抽出するた
めの光学的手段と、光学的手段を制御する制御手段と、前記光学的手段により抽出された再生信号を最適に２値
信号に変換する信号処理手段と、ある固定クロックから前記再生信号の基本転送速度に極
めて近い基準クロックを生成する基準クロック生成手段
と、前記再生信号の２値化データからクロック成分を抽出す
るデータクロック抽出手段とを備え、前記基準クロック生成手段には、前記固定クロックを分周する第１の分周器と、前記基準クロックを分周する第２の分周器と、前記第１の分周器が出力する第１の分周クロックと第２
の分周器が出力する第２の分周クロックとの位相誤差を
検出する第１の位相比較器と、前記第１の位相比較器出力の位相誤差に応じた周波数で
発振する第１の電圧または電流制御発振器と、電圧または電流制御発振器の発振の中心周波数を設定す
る中心周波数設定手段とを備え、前記データクロック抽出手段には、前記再生２値データ
とデータクロックとの位相誤差を検出する第２の位相比
較器と、前記第２の位相比較器出力の位相誤差に応じた周波数で
発振する第２の電圧または電流制御発振器とを備え、第１の電圧または電流制御発振器と第２の電圧または電
流制御発振器との特性を等しく、もしくは相似にするこ
と、さらに第１の電圧または電流制御発振器の発振周波
数を、前記第２の電圧制御発振器が参照することを特徴
とする光ディスク装置。
【請求項７】ディスク上に記録された情報を抽出するた
めの光学的手段と、前記光学的手段を制御する制御手段と、前記光学的手段により抽出された再生信号を最適に２値
信号に変換する信号処理手段と、ある固定クロックから前記再生信号の基本転送速度に極
めて近い基準クロックを生成する基準クロック生成手段
と、前記再生信号の２値化データからクロック成分を抽出す
るデータクロック抽出手段とを備え前記基準クロック生
成手段には、前記固定クロックを分周する第１の分周器と、前記基準クロックを分周する第２の分周器と、前記第１の分周器が出力する分周クロックと前記第２の
分周器が出力する分周クロックとの位相誤差を検出する
位相比較器と、前記位相比較器出力の位相誤差に応じた周波数で発振す
る電圧または電流制御発振器と、前記電圧または電流制御発振器の発振の中心周波数ある
いはゲインを設定する設定手段とを備え、前記データクロック生成手段には、少なくとも前記電圧または電流制御発振器と等しい特性
を有する第２の電圧または電流制御発振器を備え、さらに、前記データクロック抽出手段の同期状態を検出
する同期検出手段を備え、前記同期検出手段の検出状態
に応じて前記前記信号処理手段の特性を最適に切り換え
る光ディスク装置。
【請求項８】前記信号処理手段には、前記再生信号の
振幅を一定に制御するＡＧＣ回路を備え、前記電圧また
は電流制御発振器の発振周波数に応じて前記ＡＧＣ回路
の応答特性を制御することを特徴とする請求項７に記載
の光ディスク装置。
【請求項９】前記信号処理手段には、前記再生信号帯
域外成分を除去し波形等化を行う波形等化器を備え、前
記基準クロック生成手段が有する電圧または電流制御発
振器の発振周波数、あるいは前記データクロック抽出手
段が有する電圧または電流制御発振器の発振周波数に応
じて前記波形等化器の信号除去帯域ならびに波形等化特
性を切り換えることを特徴とする請求項７に記載の光デ
ィスク装置。
【請求項１０】前記信号処理手段には、前記再生信号
を２値データに変換する２値化回路を備え、前記基準ク
ロック生成手段が有する電圧または電流制御発振器の発
振周波数、あるいは前記データクロック抽出手段が有す
る電圧または電流制御発振器の発振周波数に応じて前記
２値化回路のデータスライス応答性を切り換えることを
特徴とする請求項７に記載の光ディスク装置。
【請求項１１】前記信号処理手段には、前記２値化回
路が出力する２値信号のエッジから所定幅のワンショッ
トパルスを生成するモノマルチバイブレータを備え、前
記基準クロック生成手段が有する電圧または電流制御発
振器の発振周波数、あるいは前記データクロック抽出手
段が有する電圧または電流制御発振器の発振周波数に応
じて前記ワンショットパルスのパルス幅を制御すること
を特徴とする請求項７に記載の光ディスク装置。
【請求項１２】所定の固定クロックから前記再生信号
の基本転送速度に極めて近い基準クロックを生成する基
準クロック生成手段を備え、前記基準クロック生成手段
には、前記固定クロックを分周する第１の分周器と、前
記基準クロックを分周する第２の分周器と、前記第１の
分周器が出力する第１の分周クロックと前記第２の分周
器が出力する第２の分周クロックとの位相誤差を検出す
る位相比較器と、前記位相比較器が検出する位相誤差を
電圧または電流量に変換するチャージポンプと、前記位
相比較器出力の位相誤差に応じた周波数で発振する電圧
または電流制御発振器とを備え、前記第１の分周器の分
周量に応じて前記基準クロック生成手段のゲインを切り
換えることを特徴とする光ディスク装置。
【請求項１３】前記基準クロック生成手段のゲイン
を、前記チャージポンプの電圧量または電流量で切り換
えることを特徴とする請求項１２に記載の光ディスク装
置。