JP2597976B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2597976B2 JP2597976B2 JP60062306A JP6230685A JP2597976B2 JP 2597976 B2 JP2597976 B2 JP 2597976B2 JP 60062306 A JP60062306 A JP 60062306A JP 6230685 A JP6230685 A JP 6230685A JP 2597976 B2 JP2597976 B2 JP 2597976B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ion implantation
- semiconductor device
- ion
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 52
- 239000013078 crystal Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 description 34
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 230000005465 channeling Effects 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/083—Ion implantation, general
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、イオン注入工程を含む半導体装置の製造方
法に関する。
法に関する。
半導体装置を製造するに当り、基板に不純物をイオン
注入することにより所定の導電型層を形成する技術はよ
く知られている。半導体装置の高速化，高集積化に伴っ
てイオン注入工程の制御性に対する要求も高いものとな
っている。例えばGaAs集積回路では、一般に半絶縁性基
板を用いてイオン注入により活性層を形成し、またイオ
ン注入によりソース，ドレインの高濃度層を形成するこ
とが行われる。
注入することにより所定の導電型層を形成する技術はよ
く知られている。半導体装置の高速化，高集積化に伴っ
てイオン注入工程の制御性に対する要求も高いものとな
っている。例えばGaAs集積回路では、一般に半絶縁性基
板を用いてイオン注入により活性層を形成し、またイオ
ン注入によりソース，ドレインの高濃度層を形成するこ
とが行われる。
イオン注入工程により所定の導電型層を形成する場
合、基板単結晶の結晶構造と注入不純物の原子半径との
関係で不純物原子が特定の注入方向で深く注入されるチ
ャネリング現象がある。通常の｛100｝面を主面として
用いる半導体単結晶基板では基板主面に対して垂直にイ
オン注入すると、結晶格子の隙間が多いため軸チャネリ
ングを起こす。またチャネリングは基板や注入イオンの
原子番号が大きい程、またイオンの加速電圧が低い程大
きいので、高集積化に伴い活性層が薄く形成されるに従
って起き易くなる。このため従来は、イオン注入するに
当たって、基板主面をイオン注入方向に対して数度傾け
て軸チャネリングを避け、更に基板面内で数度ないし数
十度の回転角を与えて面チャネリングを避けることが行
われている。
合、基板単結晶の結晶構造と注入不純物の原子半径との
関係で不純物原子が特定の注入方向で深く注入されるチ
ャネリング現象がある。通常の｛100｝面を主面として
用いる半導体単結晶基板では基板主面に対して垂直にイ
オン注入すると、結晶格子の隙間が多いため軸チャネリ
ングを起こす。またチャネリングは基板や注入イオンの
原子番号が大きい程、またイオンの加速電圧が低い程大
きいので、高集積化に伴い活性層が薄く形成されるに従
って起き易くなる。このため従来は、イオン注入するに
当たって、基板主面をイオン注入方向に対して数度傾け
て軸チャネリングを避け、更に基板面内で数度ないし数
十度の回転角を与えて面チャネリングを避けることが行
われている。
しかしながらこの様な従来の方法では、次のような問
題がある。基板主面に対してイオンビームが斜め方向か
ら入射するため、マスク材料による影の部分が非対称と
なり、形成される素子の特性に非対称性が生じる等の悪
影響がある。更にイオン注入面積をマスクで正確に見積
もることが困難である。また、基板ウェーハの各位置で
イオンビームを見込む角度が異なるため、イオンビーム
加速電界による基板面内の帯電に非対称性を生じ、イオ
ン注入密度にも非対称性を生じ、基板ウェーハ内での素
子特性のばらつきの原因となる。イオン注入装置の中に
は基板回転角を任意に設定することができないものもあ
るため、このような装置を用いた場合には信頼性の優れ
た半導体装置を得ることができない。また基板面内の回
転角の設定を基板ごとに行うため、非常な労力を要す
る。
題がある。基板主面に対してイオンビームが斜め方向か
ら入射するため、マスク材料による影の部分が非対称と
なり、形成される素子の特性に非対称性が生じる等の悪
影響がある。更にイオン注入面積をマスクで正確に見積
もることが困難である。また、基板ウェーハの各位置で
イオンビームを見込む角度が異なるため、イオンビーム
加速電界による基板面内の帯電に非対称性を生じ、イオ
ン注入密度にも非対称性を生じ、基板ウェーハ内での素
子特性のばらつきの原因となる。イオン注入装置の中に
は基板回転角を任意に設定することができないものもあ
るため、このような装置を用いた場合には信頼性の優れ
た半導体装置を得ることができない。また基板面内の回
転角の設定を基板ごとに行うため、非常な労力を要す
る。
以上のような問題は微細な回路構造をもつ半導体装
置、特にGaAs単結晶基板を用いた高集積半導体装置に顕
著に見られる。
置、特にGaAs単結晶基板を用いた高集積半導体装置に顕
著に見られる。
本発明は上記事情を考慮してなされたものであり、そ
の目的とするところは、制御性の良いイオン注入を行な
い得るようにし、且つ機械的強度に優れた半導体装置及
び製造方法を提供することを目的とする。
の目的とするところは、制御性の良いイオン注入を行な
い得るようにし、且つ機械的強度に優れた半導体装置及
び製造方法を提供することを目的とする。
本発明は、半導体単結晶基板に不純物をイオン注入す
る工程を有する半導体装置の製造方法において、前記半
導体単結晶の表面に垂直に不純物のイオン注入を行った
時のイオン注入方向と前記半導体単結晶の主方位軸との
なす角をオイラ角表示（λ，μ，θ）で表わして、11＜
λ＜33、７＜μ＜24、θ≒０を満たすように設定されて
いることを特徴とする。
る工程を有する半導体装置の製造方法において、前記半
導体単結晶の表面に垂直に不純物のイオン注入を行った
時のイオン注入方向と前記半導体単結晶の主方位軸との
なす角をオイラ角表示（λ，μ，θ）で表わして、11＜
λ＜33、７＜μ＜24、θ≒０を満たすように設定されて
いることを特徴とする。
本発明では、前記半導体単結晶の表面に垂直に不純物
のイオン注入を行った時のイオン注入方向と前記半導体
単結晶の主方位軸とのなす角をオイラ角表示（λ，μ，
θ）で表わして、11＜λ＜33、７＜μ＜24、θ≒０を満
たす条件でイオン注入を行なっている。すなわち、本願
発明は、チャネルリングが生じず、且つ機械的強度に優
れた面に垂直にイオン注入を行なうようにしている。し
たがって、本発明によれば、半導体単結晶基板に垂直に
イオン注入を行ってもチャネリングを生じないから、基
板ウェーハの回転角の設定等の労力がなくなり、回転角
の設定を行う機構を持たないイオン注入装置を用いた場
合にも制御性のよいイオン注入を行うことができる。ま
た基板表面に対して垂直にイオン注入を行うことで、注
入不純物の非対称性や密度の面内分布のばらつき等がな
くなり、また加速電界に対して基板面内は等電位に保た
れるため、制御性の優れたイオン注入が可能になる。こ
の結果、基板面内でのばらつきの少ないすぐれた素子特
性の半導体装置を得ることができる。このため高集積化
半導体装置を容易に実現することができ更に、本発明の
場合、上述したように、結晶方位を、前記表面に垂直に
不純物のイオン注入を行った時のイオン注入方向と単結
晶の主方位軸とのなす角をオイラ角表示（λ，μ，θ）
で表わして、11＜λ＜33、７＜μ＜24、θ≒０を満たす
ように設定しているので、つまり、イオン注入を行う表
面が機械的に最も弱い主劈開面と異なるように設定して
いるので、対衝撃強度等の機械的強度に優れているとい
う効果も得られる。
のイオン注入を行った時のイオン注入方向と前記半導体
単結晶の主方位軸とのなす角をオイラ角表示（λ，μ，
θ）で表わして、11＜λ＜33、７＜μ＜24、θ≒０を満
たす条件でイオン注入を行なっている。すなわち、本願
発明は、チャネルリングが生じず、且つ機械的強度に優
れた面に垂直にイオン注入を行なうようにしている。し
たがって、本発明によれば、半導体単結晶基板に垂直に
イオン注入を行ってもチャネリングを生じないから、基
板ウェーハの回転角の設定等の労力がなくなり、回転角
の設定を行う機構を持たないイオン注入装置を用いた場
合にも制御性のよいイオン注入を行うことができる。ま
た基板表面に対して垂直にイオン注入を行うことで、注
入不純物の非対称性や密度の面内分布のばらつき等がな
くなり、また加速電界に対して基板面内は等電位に保た
れるため、制御性の優れたイオン注入が可能になる。こ
の結果、基板面内でのばらつきの少ないすぐれた素子特
性の半導体装置を得ることができる。このため高集積化
半導体装置を容易に実現することができ更に、本発明の
場合、上述したように、結晶方位を、前記表面に垂直に
不純物のイオン注入を行った時のイオン注入方向と単結
晶の主方位軸とのなす角をオイラ角表示（λ，μ，θ）
で表わして、11＜λ＜33、７＜μ＜24、θ≒０を満たす
ように設定しているので、つまり、イオン注入を行う表
面が機械的に最も弱い主劈開面と異なるように設定して
いるので、対衝撃強度等の機械的強度に優れているとい
う効果も得られる。
以下本発明の実施例を説明する。
第１図は一実施例におけるGaAs基板の切出し方位とイ
オン注入方向の関係を説明するための図である。図にお
いて、11はGaAs単結晶インゴットであり、12は（011）
に設定されたオリエンテーション・フラットを示してい
る。このようなインゴット11から従来法により切り出さ
れるGaAs基板13は図に示すように（100）面を持つ。こ
のようなGaAs基板13に対してイオン注入方向14は、軸チ
ャネリングを避けるために＜100＞に対して傾き角β
（≒７゜）を与え、かつ面チャネリングを避けるために
面内回転角α（≒20゜）を与えることは前述の通りであ
る。
オン注入方向の関係を説明するための図である。図にお
いて、11はGaAs単結晶インゴットであり、12は（011）
に設定されたオリエンテーション・フラットを示してい
る。このようなインゴット11から従来法により切り出さ
れるGaAs基板13は図に示すように（100）面を持つ。こ
のようなGaAs基板13に対してイオン注入方向14は、軸チ
ャネリングを避けるために＜100＞に対して傾き角β
（≒７゜）を与え、かつ面チャネリングを避けるために
面内回転角α（≒20゜）を与えることは前述の通りであ
る。
この様な従来法に対して本実施例においては、このGa
Asインゴット11から切出す基板15自体を、図示のように
傾ける。即ちこのGaAs基板15は、イオン注入方向14に対
して軸チャネリング及び面チャネリングが生じないよう
にその主面が設定される。
Asインゴット11から切出す基板15自体を、図示のように
傾ける。即ちこのGaAs基板15は、イオン注入方向14に対
して軸チャネリング及び面チャネリングが生じないよう
にその主面が設定される。
本実施例によるGaAs基板面の好ましい設定範囲を、オ
イラ角表示を用いてより具体的に説明する。オイラ角表
示（λ，μ，θ）は一般に第２図のように示される。即
ちλ＝μ＝θ＝０゜の（０゜,0゜,0゜）を基本軸X,Y,Z
にとり、まずＺ軸を中心に反時計回りにλだけ回転す
る。このときＸはX1に、ＹはY1になる。次にX1を中心に
反時計回りにμだけ回転すると、Y1はY2に、ＺはZ2にな
る。つぎにZ2を中心にθだけ反時計回りに回転すると、
X1はX3に、Y2はY3になる。このような関係でイオン注入
方向をＺ軸とし、結晶主軸とのなす角を（λ，μ，θ）
で表示すると、本実施例での好ましい範囲は、結晶格子
点の原子の大きさを格子定数の1/10として結晶格子がど
のように見えるかを計算し、格子点が立体的に重ならな
いような角度を調べた結果として、 11゜＜λ＜33゜ ７゜＜μ＜24゜ θ≒０゜ となる。更に実際に上記方位を有する基板を作成し、Si
を150KeV、３×1012/cm2の条件でイオン注入し、多数の
ダイオードアレイを形成してピークキャリア濃度の分散
を調べたところ、３％以内であった。またλが21゜から
26゜、μ10゜から11゜の範囲では、１％以内となった。
これはイオン注入による欠陥発生が最小の方向であるこ
とが電子線解析により明らかになった。
イラ角表示を用いてより具体的に説明する。オイラ角表
示（λ，μ，θ）は一般に第２図のように示される。即
ちλ＝μ＝θ＝０゜の（０゜,0゜,0゜）を基本軸X,Y,Z
にとり、まずＺ軸を中心に反時計回りにλだけ回転す
る。このときＸはX1に、ＹはY1になる。次にX1を中心に
反時計回りにμだけ回転すると、Y1はY2に、ＺはZ2にな
る。つぎにZ2を中心にθだけ反時計回りに回転すると、
X1はX3に、Y2はY3になる。このような関係でイオン注入
方向をＺ軸とし、結晶主軸とのなす角を（λ，μ，θ）
で表示すると、本実施例での好ましい範囲は、結晶格子
点の原子の大きさを格子定数の1/10として結晶格子がど
のように見えるかを計算し、格子点が立体的に重ならな
いような角度を調べた結果として、 11゜＜λ＜33゜ ７゜＜μ＜24゜ θ≒０゜ となる。更に実際に上記方位を有する基板を作成し、Si
を150KeV、３×1012/cm2の条件でイオン注入し、多数の
ダイオードアレイを形成してピークキャリア濃度の分散
を調べたところ、３％以内であった。またλが21゜から
26゜、μ10゜から11゜の範囲では、１％以内となった。
これはイオン注入による欠陥発生が最小の方向であるこ
とが電子線解析により明らかになった。
このような角度に設定したGaAs基板を切出すことによ
り、これに垂直にイオン注入を行った時に軸チャネリン
グ及び面チャネリングがいずれも効果的に防止される。
そしてイオン注入方向を基板主面に垂直にすることがで
きることから、前述のようにイオン注入工程が簡単にな
り、その制御性も優れたものになり、また得られる素子
の特性も優れたものとなる。また次のような付加的効果
も得られる。即ち、GaAs単結晶は（110）面がへき開面
であり、この面は衝撃に弱い。チャネリングを避けるた
めに主面を（100）からずらす本実施例のGaAs基板は、
へき開面が基板主面に垂直でなくなるため、対衝撃強度
が増す。
り、これに垂直にイオン注入を行った時に軸チャネリン
グ及び面チャネリングがいずれも効果的に防止される。
そしてイオン注入方向を基板主面に垂直にすることがで
きることから、前述のようにイオン注入工程が簡単にな
り、その制御性も優れたものになり、また得られる素子
の特性も優れたものとなる。また次のような付加的効果
も得られる。即ち、GaAs単結晶は（110）面がへき開面
であり、この面は衝撃に弱い。チャネリングを避けるた
めに主面を（100）からずらす本実施例のGaAs基板は、
へき開面が基板主面に垂直でなくなるため、対衝撃強度
が増す。
次に本発明をGaAs−MESFETの製造に適用した実施例を
第３図により説明する。第３図において半絶縁性GaAs基
板31は、オイラ角表示でλ＝21゜、μ＝11゜、θ＝０゜
の方位に切断されて研磨されたものである。この様なGa
As基板31に第１のフォトレジスト321によりイオン注入
マスクを形成し、Si+を50KeV,3×1012/cm2の条件で基板
面に垂直にイオン注入し、第１のフォトレジスト321を
除去して、850℃,15分の熱処理を行って活性層33を形成
する（ａ）。次に基板全面に窒化タングステン（WN）膜
34をスパッタ法により約1000Å形成する（ｂ）。そして
第２のフォトレジスト322によりゲート電極部分にマス
クを形成して、RIE法によりWN膜34をエッチング加工し
てゲート電極を形成する（ｃ）。この後第２のフォトレ
ジスト322を除去し、第３のフォトレジスト323によりME
SFET形成領域に開口を持つマスクを形成し、Si+を180Ke
V,2×1013/cm2の条件で基板面に垂直にイオン注入し
て、ソース，ドレイン領域の高不純物濃度層35,36を形
成する（ｄ）。高不純物濃度層35,36は、第３のフォト
レジスト323を除去し、全面にCVDにより5000Å程度のSi
O2膜37を堆積して、800℃,15分の熱処理を行って不純物
の活性化をする（ｅ）。この後SiO2膜37を除去し、第４
のフォトレジスト324によりソース，ドレインの電極取
出し領域に窓を持つマスクを形成して、AuGe（５％）膜
を1500Å、続いてAu膜を1000Å蒸着してAuGe/Au膜38を
形成する（ｆ）。そして第４のフォトレジスト324を除
去することにより不要なAuGe/Au膜38を除去するリフト
オフ加工を行ない、400℃,2分間の熱処理をしてソー
ス，ドレインのオーミック電極を形成する（ｇ）。
第３図により説明する。第３図において半絶縁性GaAs基
板31は、オイラ角表示でλ＝21゜、μ＝11゜、θ＝０゜
の方位に切断されて研磨されたものである。この様なGa
As基板31に第１のフォトレジスト321によりイオン注入
マスクを形成し、Si+を50KeV,3×1012/cm2の条件で基板
面に垂直にイオン注入し、第１のフォトレジスト321を
除去して、850℃,15分の熱処理を行って活性層33を形成
する（ａ）。次に基板全面に窒化タングステン（WN）膜
34をスパッタ法により約1000Å形成する（ｂ）。そして
第２のフォトレジスト322によりゲート電極部分にマス
クを形成して、RIE法によりWN膜34をエッチング加工し
てゲート電極を形成する（ｃ）。この後第２のフォトレ
ジスト322を除去し、第３のフォトレジスト323によりME
SFET形成領域に開口を持つマスクを形成し、Si+を180Ke
V,2×1013/cm2の条件で基板面に垂直にイオン注入し
て、ソース，ドレイン領域の高不純物濃度層35,36を形
成する（ｄ）。高不純物濃度層35,36は、第３のフォト
レジスト323を除去し、全面にCVDにより5000Å程度のSi
O2膜37を堆積して、800℃,15分の熱処理を行って不純物
の活性化をする（ｅ）。この後SiO2膜37を除去し、第４
のフォトレジスト324によりソース，ドレインの電極取
出し領域に窓を持つマスクを形成して、AuGe（５％）膜
を1500Å、続いてAu膜を1000Å蒸着してAuGe/Au膜38を
形成する（ｆ）。そして第４のフォトレジスト324を除
去することにより不要なAuGe/Au膜38を除去するリフト
オフ加工を行ない、400℃,2分間の熱処理をしてソー
ス，ドレインのオーミック電極を形成する（ｇ）。
このようにして一つの基板上に多数のMESFETを作り、
しきい値Vthを測定した結果、基板内の均一性を示すVth
の分散は10mVであった。ちなみに従来法により、（10
0）面GaAs基板を用いてイオン注入方向を傾けて同様のM
ESFETを作った場合の分散は50mVであり、本実施例によ
り特性の均一性が大幅に向上していることが明らかであ
る。これは本実施例の場合、イオン注入方向が基板面に
垂直であるため、第1,第３のフォトレジストをマスクと
するイオン注入に影の影響が出ないこと、及びイオンビ
ームの基板面位置による立体角分布の均一性が良好であ
ることの結果である。
しきい値Vthを測定した結果、基板内の均一性を示すVth
の分散は10mVであった。ちなみに従来法により、（10
0）面GaAs基板を用いてイオン注入方向を傾けて同様のM
ESFETを作った場合の分散は50mVであり、本実施例によ
り特性の均一性が大幅に向上していることが明らかであ
る。これは本実施例の場合、イオン注入方向が基板面に
垂直であるため、第1,第３のフォトレジストをマスクと
するイオン注入に影の影響が出ないこと、及びイオンビ
ームの基板面位置による立体角分布の均一性が良好であ
ることの結果である。
なお以上では、GaAs単結晶基板を用いた場合を説明し
たが、本発明はSi,Ge,InPなど他の半導体単結晶基板を
用いた場合にも同様に適用することが可能である。
たが、本発明はSi,Ge,InPなど他の半導体単結晶基板を
用いた場合にも同様に適用することが可能である。
第１図は本発明の実施例における基板切出し方位とイオ
ン注入方向の関係を説明するための図、第２図はオイラ
角表示を説明するための図、第３図（ａ）〜（ｇ）は本
発明をGaAs−MESFETの製造に適用した実施例の製造工程
を示す図である。 11……GaAsインゴット、12……オリエンテーション・フ
ラット、13……従来のGaAs基板、14……イオン注入方
向、15……本実施例のGaAs基板、31……半絶縁性GaAs基
板、321……第１のフォトレジスト、33……活性層、34
……WN膜（ゲート電極）、322……第２のフォトレジス
ト、323……第３のフォトレジスト、35,36……高濃度
層、37……SiO2膜、344……第４のフォトレジスト、38
……AuGe/Au膜（オーミック電極）。
ン注入方向の関係を説明するための図、第２図はオイラ
角表示を説明するための図、第３図（ａ）〜（ｇ）は本
発明をGaAs−MESFETの製造に適用した実施例の製造工程
を示す図である。 11……GaAsインゴット、12……オリエンテーション・フ
ラット、13……従来のGaAs基板、14……イオン注入方
向、15……本実施例のGaAs基板、31……半絶縁性GaAs基
板、321……第１のフォトレジスト、33……活性層、34
……WN膜（ゲート電極）、322……第２のフォトレジス
ト、323……第３のフォトレジスト、35,36……高濃度
層、37……SiO2膜、344……第４のフォトレジスト、38
……AuGe/Au膜（オーミック電極）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安部弥 繁 川崎市幸区小向東芝町１番地 株式会社 東芝総合研究所内 (56)参考文献 特開 昭52−53658（ＪＰ，Ａ) 特開 昭54−49063（ＪＰ，Ａ) 特開 昭54−118167（ＪＰ，Ａ)
Claims (2)
- 【請求項１】表面に対して垂直な軸と、主方位軸とのな
す角がオイラ角表示（λ，μ、θ）で表して、 11＜λ＜33 ７＜μ＜24 θ≒０ を満たす半導体基板と、 この半導体基板上にほぼ垂直にイオン注入されたイオン
注入層とを具備することを特徴とする半導体装置。 - 【請求項２】半導体単結晶基板に不純物をイオン注入す
る工程を有する半導体装置の製造方法において、前記半
導体単結晶の表面に垂直に不純物のイオン注入を行った
時のイオン注入方向と前記半導体単結晶の主方位軸との
なす角をオイラ角表示（λ，μ、θ）で表して、 11＜λ＜33 ７＜μ＜24 θ≒０ を満たすように設定されていることを特徴とする半導体
装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062306A JP2597976B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置及びその製造方法 |
| US06/799,109 US4670968A (en) | 1985-03-27 | 1985-11-18 | Method of implanting uniform concentrations in solids having predetermined angular relationship with the ion-beam |
| EP85308503A EP0195867B1 (en) | 1985-03-27 | 1985-11-22 | Method of manufacturing a semiconductor device including an implantation step |
| DE8585308503T DE3585685D1 (de) | 1985-03-27 | 1985-11-22 | Verfahren zur herstellung einer halbleiteranordnung unter verwendung eines implantationsschritts. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60062306A JP2597976B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61220424A JPS61220424A (ja) | 1986-09-30 |
| JP2597976B2 true JP2597976B2 (ja) | 1997-04-09 |
Family
ID=13196318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60062306A Expired - Lifetime JP2597976B2 (ja) | 1985-03-27 | 1985-03-27 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4670968A (ja) |
| EP (1) | EP0195867B1 (ja) |
| JP (1) | JP2597976B2 (ja) |
| DE (1) | DE3585685D1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2174108B (en) * | 1985-04-04 | 1989-07-19 | Sharp Kk | Method for forming a polycrystalline silicon thin film |
| JPS6433924A (en) * | 1987-07-29 | 1989-02-03 | Sony Corp | Semiconductor wafer |
| JPH04343479A (ja) * | 1991-05-21 | 1992-11-30 | Nec Yamagata Ltd | 可変容量ダイオード |
| JPH0794303A (ja) * | 1993-05-04 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜サーミスタ |
| JPH0794805A (ja) * | 1993-05-14 | 1995-04-07 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜磁気検出素子及び磁気検出装置 |
| US5442199A (en) * | 1993-05-14 | 1995-08-15 | Kobe Steel Usa, Inc. | Diamond hetero-junction rectifying element |
| JP3755904B2 (ja) * | 1993-05-14 | 2006-03-15 | 株式会社神戸製鋼所 | ダイヤモンド整流素子 |
| JPH0786311A (ja) * | 1993-05-14 | 1995-03-31 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜電界効果トランジスタ |
| JP3549227B2 (ja) * | 1993-05-14 | 2004-08-04 | 株式会社神戸製鋼所 | 高配向性ダイヤモンド薄膜 |
| JPH06326548A (ja) * | 1993-05-14 | 1994-11-25 | Kobe Steel Ltd | 高配向性ダイヤモンド薄膜を使用した表面弾性波素子 |
| US5371383A (en) * | 1993-05-14 | 1994-12-06 | Kobe Steel Usa Inc. | Highly oriented diamond film field-effect transistor |
| JP3145851B2 (ja) * | 1993-12-20 | 2001-03-12 | 日本電気株式会社 | 半導体基板及び半導体装置 |
| US5998294A (en) * | 1998-04-29 | 1999-12-07 | The United States Of America As Represented By The Secretary Of The Navy | Method for forming improved electrical contacts on non-planar structures |
| WO2001052675A2 (en) * | 2000-01-18 | 2001-07-26 | Stryker Instruments | Air filtration system including a helmet assembly |
| JP4789463B2 (ja) * | 2004-12-28 | 2011-10-12 | キヤノン株式会社 | 光電変換装置とその製造方法，及び撮像システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171309C (nl) * | 1970-03-02 | 1983-03-01 | Hitachi Ltd | Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium. |
| JPS5834931B2 (ja) * | 1975-10-28 | 1983-07-29 | ソニー株式会社 | ハンドウタイヘノフジユンブツドウニユウホウ |
| JPS5449063A (en) * | 1977-09-27 | 1979-04-18 | Nec Corp | Semiconductor device and its manufacture |
| JPS5694732A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Semiconductor substrate |
| JPS5911988B2 (ja) * | 1980-01-23 | 1984-03-19 | 株式会社日立製作所 | イオン打込み方法 |
| JPS58106823A (ja) * | 1981-12-18 | 1983-06-25 | Toshiba Corp | イオン注入方法 |
| JPS60733A (ja) * | 1983-06-17 | 1985-01-05 | Nec Corp | 半導体装置とその製造方法 |
| US4558509A (en) * | 1984-06-29 | 1985-12-17 | International Business Machines Corporation | Method for fabricating a gallium arsenide semiconductor device |
| US4575922A (en) * | 1984-11-05 | 1986-03-18 | Burroughs Corporation | Method of fabricating integrated circuits incorporating steps to detect presence of gettering sites |
-
1985
- 1985-03-27 JP JP60062306A patent/JP2597976B2/ja not_active Expired - Lifetime
- 1985-11-18 US US06/799,109 patent/US4670968A/en not_active Expired - Lifetime
- 1985-11-22 EP EP85308503A patent/EP0195867B1/en not_active Expired - Lifetime
- 1985-11-22 DE DE8585308503T patent/DE3585685D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0195867A3 (en) | 1988-06-08 |
| JPS61220424A (ja) | 1986-09-30 |
| EP0195867B1 (en) | 1992-03-18 |
| US4670968A (en) | 1987-06-09 |
| EP0195867A2 (en) | 1986-10-01 |
| DE3585685D1 (de) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2597976B2 (ja) | 半導体装置及びその製造方法 | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4144101A (en) | Process for providing self-aligned doping regions by ion-implantation and lift-off | |
| US4505023A (en) | Method of making a planar INP insulated gate field transistor by a virtual self-aligned process | |
| JPH02257618A (ja) | 半導体装置及びその製造方法 | |
| USRE32613E (en) | Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device | |
| JPS58197825A (ja) | 半導体保護層形成方法 | |
| JPS60733A (ja) | 半導体装置とその製造方法 | |
| JPS58145168A (ja) | 半導体装置 | |
| US5728611A (en) | Method of fabricating semiconductor device | |
| JPS62122170A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JP2709086B2 (ja) | 半導体装置の電極形成方法 | |
| JPS6364891B2 (ja) | ||
| JP3104265B2 (ja) | イオン注入方法 | |
| JPS6037172A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01251668A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62187195A (ja) | 半導体単結晶の製造方法 | |
| JP2867557B2 (ja) | 半導体装置及びその製造方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPH0770543B2 (ja) | トランジスタの製造方法 | |
| JPH0478034B2 (ja) | ||
| JPH02250334A (ja) | 半導体装置及びその製造方法 | |
| JPH05182977A (ja) | 半導体装置の製造方法 | |
| JPS5811511B2 (ja) | イオンエツチング方法 | |
| JPH01204476A (ja) | 半導体装置及びその製造方法 |