JP2587706Y2 - Ｃｐｕ制御回路及びこれを用いた熱線式検知器 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は、CPU制御回路およびこれを用いた熱線式検
知器に関する。

［従来の技術］ 近時、CPUを用いて信号処理を行って必要な制御を行
なう電子機器が広く使用されるようになって来た。

このような機器に使用されるCPUは、電源投入時ある
いは電源電圧の低下時には、CPUによるプログラム駆動
を禁止しておき、電源電圧が安定した時点で、CPUをリ
セットさせ、プログラムを始動させる構成を採るのが通
例である。

第６図は、このようなCPUのリセットを行なう回路例
を示している。

図において、Ｔは交流電圧を降圧するトランス、BDは
降圧された交流電圧を全波整流するブリッジダイオー
ド、C100はブリッジダイオードBDで整流された脈流を平
滑するコンデンサであり、ブリッジダイオードBDとコン
デンサC100で整流／平滑回路103を構成している。

また、102は整流／平滑回路104の直流電圧を定電圧V1
に安定化する定電圧回路、101はリセット用IC、100は必
要な信号処理を行なう、リセット端子RSTを有したCPUで
あり、CPU100は定電圧回路102から電源V1の供給を受け
る構成とされている。

ここで、リセット用IC101は、基準電圧V0を有してお
り、定電圧回路の出力電圧V1が基準電圧V0を越えたとき
にはCPU100のリセット端子RSTに「Ｈ」レベルの信号電
圧を送ってプログラムをスタートさせ、出力電圧V1がV0
よりも低下したときにはリセット端子RSTへ「Ｌ」レベ
ルの信号電圧を送って、プログラムを停止する。

ところが、基準電圧V0を境として定電圧回路の出力電
圧V1が変動すると、第７図（ａ），（ｂ）に示すよう
に、CPU100のリセット端子RSTに送られる信号電圧
「Ｈ」レベルと「Ｌ」レベルの間を繰返して変動するこ
とになり、CPU100は繰返してリセットされる不安定な状
態となる。

そこで、この不都合を避けるために、リセット用IC10
1は、通常２つの基準電圧VH,VLを有しており、定電圧回
路の出力電圧V1が上昇する場合には、基準電圧VHを越え
たときにCPU100のリセット端子RSTに「Ｈ」レベルの信
号電圧を入力させてプログラムをスタートさせ、出力電
圧V1が基準電圧VLよりも低下したときにはリセット端子
RSTに「Ｌ」レベルの信号電圧を入力させて、プログラ
ムを停止させるいわゆるヒステリシスを持たせた特性に
しており、これによって出力電圧V1の電圧レベルが基準
電圧VLとVHの間で変動しても、リセット端子RSTに加え
られる信号電圧を変化させないようにして、安定度を高
めている（第７図（ｃ）参照）。

しかしながら、上記のようなヒステリシス特性を有し
たリセット用IC101は一般に高価であるため、安価にヒ
ステリシス特性を有したCPU制御回路の開発が待たれて
いる。

［考案が解決しようとする課題］ 本考案は上記事情に鑑みてなされたもので、CPUに供
給される定電圧回路の電圧レベルが基準電圧よりも低下
したときには、CPUリセット回路によってCPUに起動停止
信号を出力して信号処理を停止させ、電圧レベルが基準
電圧を越えたときにはCPUに起動信号を出力して信号処
理を開始させるときに、ダミー負荷のオン、オフ制御を
同時に行なうこといよって、ヒステリシス特性を得て、
電源電圧の変動に対しても安定して動作の出来るCPU制
御回路を提供することを目的としている。

また、別の目的では、このようなCPU制御回路を組み
込んだ信頼性の高い熱線式検知器を提供することを目的
としている。

［課題を解決するための手段］ 上記目的を達成するために提案される請求項１に記載
の本考案は、電源電源の変動に対してCPUの動作を安定
化させるCPU制御回路であって、直流電源を入力抵抗を
通じて入力し定電圧化して、ダミー負荷に電源を供給す
る定電圧回路と、この定電圧回路を駆動電源とし、上記
定電圧回路の出力電圧を、所定の基準電圧と比較して、
その出力電圧が基準電圧より低下したときは、上記CPU
のリセット制御端子に起動停止信号を出力する一方、そ
の出力電圧が基準電圧を越えたときには、上記CPUのリ
セット制御端子に起動信号を出力するCPUリセット回路
と、リセット制御端子と、制御端子とを備え、上記定電
圧回路から電源を受けて作動し、上記リセット制御端子
が上記CPUリセット回路から起動停止信号を受けたとき
には、プログラムを停止して所定の信号処理を停止する
と同時に、上記制御端子より負荷駆動信号を出力させる
一方、上記リセット制御端子が上記CPUリセット回路か
ら起動信号を受けたときには、、プログラムを最初から
立ち上げて、所定の信号処理を開始すると同時に、上記
制御端子から出力されている負荷駆動信号を停止させる
CPUとを備えた構成となっている。

また、請求項２に記載の本考案は、電源電圧の変動に
対してCPUの動作を安定化させるCPU制御回路であって、
直流電源を入力抵抗を通じて入力し、ダミー負荷に定電
圧化された電源電圧を供給する第１の定電圧回路と、こ
の第１の定電圧回路の出力電圧を更に低い電圧に安定化
させた電源電圧を供給する第２の定電圧回路と、上記第
１、第２の定電圧回路の出力電圧の各々を、第１、第２
の基準電圧に対応させて比較し、第１、第２の定電圧回
路の出力電圧の少なくともいずれかが、それぞれに対応
した第１、第２の基準電圧よりも低下したときには、上
記CPUのリセット制御端子に起動停止信号を出力する一
方、第１、第２の定電圧回路の出力電圧の双方が、それ
ぞれに対応した第１、第２の基準電圧を越えたときに
は、上記CPUのリセット制御端子に起動信号を出力するC
PUリセット回路と、リセット制御端子と、制御端子とを
備え、上記第２の定電圧回路から電源供給を受けて作動
し、上記CPUリセット回路からリセット制御端子に起動
停止信号を受けたときには、プログラムを停止し、所定
の信号所定を停止すると同時に、上記制御端子より負荷
駆動信号を出力させる一方、上記CPUリセット回路から
リセット制御端子に起動信号を受けたときには、プログ
ラムを最初から起動させて、所定の信号処理を行うとと
同時に、上記制御端子より出力されている負荷駆動信号
を停止させるCPUとを備えたことを特徴としている。

更に、請求項３に記載の本考案は、請求項１におい
て、特に定電圧回路の構成を異ならせたもので、定電圧
回路は交流電源を降圧トランスを通じて低下させ、整流
した直流電圧を定電圧化し、負荷に電源を供給するよう
になっており、請求項４に記載の本考案では、第１の定
電圧回路は、交流電源を降圧トランスを通じて低下さ
せ、整流した直流電圧を定電圧化して、負荷に電源を供
給する構成にしている。

請求項５に記載の本考案は、上記請求項１〜４に記載
されたCPU制御回路に、人体より放射される熱線を検知
する焦電素子を有した検知回路を組み込んで構成された
熱線検知器を提案している。

［作用］ 請求項1,3に記載の本考案では、定電圧回路の出力電
圧がCPUリセット回路の基準電圧を越えると、CPUリセッ
ト回路は起動信号を出力する。

すると、CPUは、そのリセット制御端子より起動信号
を受けるので、プログラムをスタートさせて通常の信号
処理が行うが、このとき同時に、制御端子から出力され
ている負荷駆動信号を停止するので、定電圧回路からダ
ミー負荷に供給されていた電流は遮断される。

そのため、定電圧回路を通じて直流電源あるいは交流
電源からダミー負荷へ流れ込んでいた電流が流れなくな
るので、この駆動電流によって生じていた入力抵抗や降
圧トランスの２次巻線のインピーダンスによる電圧降下
もなくなる。

したがって、起動信号を出力したCPUリセット回路
は、起動信号を出力した時点における電圧レベルより
も、一層低いレベルまで直流電源、交流電源の電圧が低
下しない限り、起動停止信号を出力することはなくなる
ので、CPUによる信号処理は、電源電圧が多少低下に対
しても安定して行なわれることになる（ヒステリシス効
果）。

一方、以上のようにして起動されたCPUがプログラム
を実行し、通常の信号処理を行っている期間内に、瞬時
停電などによって定電圧回路の出力電圧が基準電圧より
も低下すると、CPUリセット回路は起動停止信号を出力
する。

すると、CPUは、そのリセット制御端子より起動停止
信号を受けるので、プログラムを停止し、信号処理を停
止するが、このとき同時に、制御端子から負荷駆動信号
を出力するので、ダミー負荷には定電圧回路を通じて直
流電源、交流電源から電流が流れ込むため、入力抵抗、
降圧トランスによる電圧降下を増大させる。

その結果、CPUリセット回路は、起動停止信号を出力
した時点における電圧レベルよりも、一層高いレベルま
で直流電源、交流電源の電圧が上昇しない限り、起動信
号を出力することはなく、CPUは安定した動作が確保さ
れる（ヒステリシス効果）。

請求項2,4に記載の本考案では、第１及び第２の定電
圧回路の出力電圧が安定している通常時は、第１及び第
２の定電圧回路の出力電圧が各々、CPUリセット回路の
第１及び第２の基準電圧を越えているので、CPUは第
１、第２の定電圧回路の出力電圧が、それぞれの第１、
第２の基準電圧を同時に越えたときに、起動信号を入力
し、リセット動作を行なった後、プログラムをスタート
させて必要な信号処理を行なう。

ところが、瞬時停電などによって、第１、第２の定電
圧回路の出力電圧のいずれかが、第１、第２の基準電圧
よりも低下すると、CPUリセット回路は起動停止信号を
出力するので、CPUは実行中のプログラムを停止し、信
号処理を禁止するが、このとき同時にCPUの内部回路に
よってCPUに接続された負荷を駆動させるので、入力抵
抗、降圧トランスを通じて負荷には電流が流れ込み、そ
のため入力抵抗、降圧トランスによる電圧降下が増加す
る。

その結果、CPUが起動停止信号を受けた時点における
電圧レベルよりもより一層高いレベルまで直流、交流電
源の電圧が上昇しない限り、CPUはプログラムを再スタ
ートさせることがなく、またCPUが起動信号を受けた時
点における電圧レベルよりもより一層低いレベルまで直
流、交流電源の電圧が低下しない限り、CPUはプログラ
ムを停止させることがないので、電源電圧の変動に対し
て安定した動作が確保される（ヒステリシス効果）。

請求項５に記載の本考案の熱線検知器では、上記した
請求項１〜２に記載されたCPU制御回路の基本動作によ
り、電源電圧が変動した場合にも、CPUは安定した動作
をなす。

［実施例］ 以下に、図面を参照して本考案の実施例を説明する。

第１図は、本考案の概略構成図である。

図において、１はリセット制御端子RSTと、制御端子O
UTを有するCPU、２はCPUリセット回路、３は定電圧回
路、４は入力抵抗などの電圧降下素子、６はトランジス
タQ3及び負荷Ｌで構成される負荷制御回路である。

CPUリセット回路２は、基準電圧を有し、この基準電
圧と定電圧回路３の出力電圧のレベルを判別しており、
定電圧回路３の出力電圧が基準電圧を越えるまでは、CP
U1のリセット制御端子RSTへの信号出力を停止し（すな
わち、起動停止信号を出力している）、定電圧回路３の
出力電圧が基準電圧を越えると、CPU1のリセット制御端
子RSTへ信号出力を許容する（すなわち、起動信号を出
力する）。

そして、CPU1のリセット制御端子RSTに起動信号が入
力されると、CPU1はリセットを行なった後にプログラム
に従って信号処理を行ない、このとき負荷制御回路６の
駆動を停止するが、CPU1のリセット制御端子RSTに起動
信号が入力されないときは、CPU1は信号処理を停止する
と同時に、CPUの内部回路によって負荷制御回路６を駆
動することによって定電圧回路３からダミー負荷Ｌに電
流を通じる。

そのため、電源電圧の変動によって、定電圧回路３の
出力が基準電圧を低下すると、CPU1には起動停止信号が
送られ、プログラムを停止するが、このとき制御端子OU
Tから負荷駆動信号が出力されるので、ダミー負荷Ｌに
は電流が供給される。その結果、入力抵抗４の電圧降下
が増加して定電圧回路３の入力電圧も低下する。したが
って、このような条件下にある場合に、CPUリセット回
路２が再度、起動信号を出力するためには、直流電源
は、起動停止信号を受けたときの電圧レベルよりも一層
高い電圧レベルまで持ち上げる必要があり、いわゆるヒ
ステリシス特性を呈することになる。

一方、電源電圧の変動によって、定電圧回路３の出力
が基準電圧を越えると、CPU1には起動信号が送られ、プ
ログラムをスタートさせるが、このとき制御端子OUTか
ら出力されていた負荷駆動信号が停止するので、ダミー
負荷Ｌに流れていた電流は遮断される。

その結果、定電流回路３の入力電圧も上昇する。した
がって、このような条件にある場合に、CPUリセット回
路２が再度、起動停止信号を出力するためには、直流電
源は、起動信号を受けたときの電圧レベルよりも一層低
い電圧レベルに低下させなければならず、いわゆるヒス
テリシス特性を呈することになる。

第２図は、交流電源を降圧トランスで低下させ、更に
直流変換して定電圧回路に入力する場合の実施例を示し
ている。

図において、１はリセット制御端子RST、制御端子OUT
を有するCPU、２はCPUリセット回路、３は定電圧回路、
41はダイオードブリッジBDと平滑コンデンサC2とで構成
された整流／平滑回路、５は降圧トランス、６はトラン
ジスタQ3及び負荷Ｌで構成される負荷制御回路である。

この図示例では、CPUリセット回路２は、トランジス
タQ2、抵抗Ｒおよび基準電圧V2を発生するツエナーダイ
オードZD2を図示のごとく接続して構成されており、ト
ランジスタQ2をオン、オフさせたときに抵抗Ｒに生じる
電圧レベルの変化によって起動信号「Ｈ」、起動停止信
号「Ｌ」を出力している。

この回路の基本動作を説明すると、トランス５の一次
側に交流電圧が加えられると、トランス５で降圧された
交流電圧は整流／平滑回路41で直流電圧に変換され、そ
の直流電圧が十分に立ち上がった時点で定電圧回路３は
一定の安定化した電圧Ｖを、CPU1、負荷制御回路６及び
CPUリセット回路２に駆動電源として供給する。

しかしながら、電源の投入時においては、定電圧回路
３の出力電圧は瞬時に基準電圧V2を越えないので、この
基準電圧を越えるまでの期間は（実際には、（基準電圧
V2）＋（トランジスタQ2のエミッタ・ベース間電圧）で
あるが、基準電圧V2がエミッタ・ベース間電圧よりも充
分大きいので省略している）、ツエナーダイオードZD2
は非導電となるため抵抗Ｒには電流は流れず、したがっ
てプログラム停止信号を出力することになり、CPU1のリ
セット制御端子RSTは「Ｌ」レベルを保持する。

その後、定電圧回路３の出力電圧が基準電圧V2を越え
ると、その時点でCPUリセット回路２のトランジスタQ2
がオンして、CPUリセット回路２はリセット信号を出力
するので、CPU1のリセット端子RSTは「Ｈ」レベルとな
る。その結果、CPU1はリセット動作を行なった後に、プ
ログラムをスタートさせ、必要な信号処理がなされる。

ところが、このようにしてCPU1が信号処理を行ってい
る途中で、瞬時停電などによって交流電圧が低下し、定
電圧回路３の出力電圧が基準電圧V2よりも低下すると、
その時点でCPUリセット回路２のツエナーダイオードZD
は非導通となり、CPUのリセット制御端子RSTを「Ｌ」レ
ベルに反転させる。

すると、CPU1はプログラムを停止し、信号処理を停止
するが、このときCPU1は同時に、内部回路によって制御
端子OUTより負荷駆動信号を出力して負荷駆動回路６を
駆動する。

そのため、定電圧回路３からダミー負荷Ｌには電流が
供給され、トランス５の二次側の巻線抵抗による電圧降
下が更に増大して、定電圧回路３の出力電圧も更に低下
する。

従って、この状態からCPU1を再び起動しようとする
と、CPU1が信号処理を停止したときのトランス５の一次
側の交流電圧値よりも高い電圧レベルまで交流電圧を上
昇させなければならない。

つまり、CPU1の信号処理動作が行なわれていないとき
には、CPU1の内部回路によって負荷制御回路６を強制的
にオンさせてトランス５の２次側の出力電流を増加させ
て電圧降下を増大させ、これによって、定電圧回路３の
出力電圧が再び基準電圧V2を越えるときのトランス一次
側の交流電圧レベルを引き上げ、逆にCPU1が信号処理動
作を行なっているときには、負荷制御回路６をオフにし
てトランス５の二次側の電流を減少させることによって
トランスの５の一次側の電圧が、CPU1が信号処理を開始
する場合よりも低い電圧になるまでCPU1の信号処理の停
止が行なわれないようにして、いわゆるヒステリシス作
用を得ている。

第３図は第１、第２の定燃焼回路を用いた実施例の構
成を示した回路図である。図において、１はリセット制
御端子RST、制御端子OUTを有するCPU、2'はトランジス
タQ1,Q2、抵抗Ｒ、基準電圧V1を発生するツエナーダイ
オードZD1および基準電圧V2を発生するツエナーダイオ
ードZD2で構成されるリセット回路、４はブリッジダイ
オードBDとコンデンサＣで構成される整流／平滑回路、
５は交流電圧を降圧するトランス、６はトランジスタQ3
及び制御負荷Ｌで構成される負荷制御回路、81は定電圧
V1を出力する第１の定電圧回路、82は第１の定電圧回路
の電圧供給を受けて定電圧V2を出力する第２の定電圧回
路である。

この回路では、トランス５の一次側に交流電圧が加え
られると、降圧されて整流／平滑回路41で直流に変換さ
れて第１の定電圧回路81に加えられ、一定電圧V1に安定
化されて負荷制御回路６及びCPUリセット回路２に供給
されるとともに、第２の定電圧回路82にも供給されて定
電圧V2となってCPU1及びCPUリセット回路2'に供給され
る。一方CPUリセット回路2'は、第１の定電圧回路81及
び第２の定電圧回路82の出力電圧が各々基準電圧V1及び
V2を越えるまでは（実際には、（基準電圧V1）＋（トラ
ンジスタQ1のベース・エミッタ間電圧）及び（基準電圧
V2）＋（トランジスタQ2のエミッタ・ベース間電圧）＋
（トランジスタQ1の飽和電圧）であるが、基準電圧V1が
トランジスタQ1のエミッタ・ベース間電圧よりも充分大
きく且つ基準電圧V2が（トランジスタQ2のエミッタ・ベ
ース間電圧）＋（トランジスタQ1の飽和電圧）よりも充
分大きいので省略している）、CPU1のリセット端子RST
への信号電圧の出力を停止しているので、CPU1は負荷制
御回路を駆動している。そして、第１及び第２の定電圧
回路81,82の出力電圧が各々基準電圧V1,V2を越えると、
CPUリセット回路2'のトランジスタQ1,Q2がオンして、CP
U1のリセット端子に「Ｈ」レベルの信号電圧が出力さ
れ、CPU1はリセットを行なった後にプログラムに従って
信号処理を行なって負荷制御回路６を制御する。このCP
U1が信号処理中に、交流電圧の低下によって第１の定電
圧回路81の出力電圧が基準電圧V1よりも低下すると、CP
Uリセット回路２からCPU1のリセット端子RSTへの信号電
圧の出力が停止するので、CPU1は信号処理を停止すると
同時に、内部回路によって負荷制御回路６を駆動する。
これによって、第１の定電圧回路81から負荷に供給され
る電流は増加するので、トランス５の二次側の巻線抵抗
による電圧降下が増大して、第１の定電圧回路81の出力
電圧が更に低下する。従って、CPU1が信号処理を停止し
たときのトランス５の一次側の交流電圧値よりも高い電
圧値まで上昇しなければ、再びCPU1の信号処理を開始す
ることができない。つまり、CPU1の信号処理動作が行な
われていないときには、CPU1の内部回路によって負荷制
御回路６を強制的にオンさせて、ダミー負荷Ｌに第１の
定電圧回路81から電流を通じて、トランス５の２次側の
出力電流を増加させて電圧降下を増大させることによっ
て、第１の定電圧回路81の出力電圧が第１の基準電圧V1
となるときのトランス５の一次側の交流電圧レベルを引
き上げ、逆にCPU1が信号処理動作を行なっているときに
は、ダミー負荷Ｌへの電流を遮断して、トランス５の二
次側の電流を減少させて、トランス５のの一次側が、CP
U1が信号処理を開始する場合よりも低い電圧になるまで
CPU1の信号処理の停止が行なわれないことになる。つま
り、請求項１に記載された本考案と同様なヒステリシス
作用を呈することになる。

次に、請求項３に記載された本考案の熱線式検知器Ａ
の実施例を説明する。

第４図は、請求項１に記載された本考案のCPU制御回
路を組み込んだ熱線式検知器Ａの構成を示したブロック
図であり、人体より放射される熱線を検知する焦電素子
を有した検知回路９は、定電圧回路７より電源が供給さ
れており、検知信号はCPU1に入力されている。

第５図は、請求項２に記載された本考案のCPU制御回
路を組み込んだ熱線式検知器Ａの構成を示したブロック
図であり、人体より放射される熱線を検知する焦電素子
を有した検知回路９は、第１の定電圧回路81より電源が
供給されており、検知信号はCPU1に入力されている。

他の構成については同一であるため、その説明を省略
する。

［考案の効果］ 請求項１〜４に記載の本考案によれば、交流電圧が上
昇する場合と下降する場合に於けるCPUの信号処理の動
作の開始及び停止するレベルを、ヒステリスを持たせて
異ならせることが可能となり、CPUの動作を安定にしたC
PUリセット回路を提供することが可能となる。

また、請求項５に記載の本考案では、上記CPUリセッ
ト回路を使用することにより、信頼性の向上した熱線式
検知器を提供できる。

【図面の簡単な説明】

第１図は請求項１に記載の本考案の概略構成図、第２図
はその詳細な回路図、第３図は請求項２に記載の本考案
の詳細な回路図、第４図及び第５図は請求項３に記載の
本考案の実施例を示すブロック図、第６図は従来の構成
を示すブロック図、第７図はその動作を示す波形図であ
る。 ［符号の説明］ １……CPU 2,2'……CPUリセット回路 ３……定電圧回路 ４……整流／平滑回路 ５……トランス ６……負荷制御回路 81……第１の定電圧回路 82……第２の定電圧回路 ９……検知回路 RST……リセット制御端子 OUT……制御端子 V1……第１の基準電圧 V2……第２の基準電圧

───────────────────────────────────────────────────── フロントページの続き (72)考案者 森本 亮 大阪府門真市大字門真1048番地 松下電 工株式会社内 (72)考案者 筒井 譲二 大阪府門真市大字門真1048番地 松下電 工株式会社内 (56)参考文献 特開 昭55−162127（ＪＰ，Ａ) 実開 昭58−158765（ＪＰ，Ｕ)

Claims (5)

(57)【実用新案登録請求の範囲】
1. 【請求項１】電源電圧の変動に対してCPUの動作を安定
   化させるCPU制御回路であって、 直流電源を入力抵抗を通じて入力し定電圧化して、負荷
   に電源を供給する定電圧回路と、 上記定電圧回路を駆動電源とし、制御端子からの負荷駆
   動信号によって駆動されるダミー負荷と、 上記定電圧回路を駆動電源とし、上記定電圧回路の出力
   電圧を、所定の基準電圧と比較して、その出力電圧が基
   準電圧より低下したときには、上記CPUのリセット制御
   端子に起動停止信号を出力する一方、その出力電圧が基
   準電圧を越えたときには、上記CPUのリセット制御端子
   に起動信号を出力するCPUリセット回路と、 リセット制御端子と、制御端子とを備え、上記定電圧回
   路から電源を受けて作動し、上記リセット制御端子が上
   記CPUリセット回路から起動停止信号を受けたときに
   は、プログラムを停止して所定の信号処理を停止すると
   同時に、上記制御端子より負荷駆動信号を出力させる一
   方、上記リセット制御端子が上記CPUリセット回路から
   起動信号を受けたときには、、プログラムを最初から立
   ち上げて、所定の信号処理を開始すると同時に、上記制
   御端子から出力されている負荷駆動信号を停止させるCP
   Uとを備えたことを特徴とするCPU制御回路。
2. 【請求項２】電源電圧の変動に対してCPUの動作を安定
   化させるCPU制御回路であって、 直流電源を入力抵抗を通じて入力し、ダミー負荷に定電
   圧化された電源電圧を供給する第１の定電圧回路と、 この第１の定電圧回路の出力電圧を更に低い電圧に安定
   化させた電源電圧を供給する第２の定電圧回路と、 上記第１、第２の定電圧回路の出力電圧の各々を、第
   １、第２の基準電圧に対応させて比較し、第１、第２の
   定電圧回路の出力電圧の少なくともいずれかが、それぞ
   れに対応した第１、第２の基準電圧よりも低下したとき
   には、上記CPUのリセット制御端子に起動停止信号を出
   力する一方、第１、第２の定電圧回路の出力電圧の双方
   が、それぞれに対応した第１、第２の基準電圧を越えた
   ときには、上記CPUのリセット制御端子に起動信号を出
   力するCPUリセット回路と、 リセット制御端子と、制御端子とを備え、上記第２の定
   電圧回路から電源供給を受けて作動し、上記CPUリセッ
   ト回路からリセット制御端子に起動停止信号を受けたと
   きには、プログラムを停止し、所定の信号処理を停止す
   ると同時に、上記制御端子より負荷駆動信号を出力させ
   る一方、上記CPUリセット回路からリセット制御端子に
   起動信号を受けたときには、プログラムを最初から起動
   させて、所定の信号処理を行うとと同時に、上記制御端
   子より出力されている負荷駆動信号を停止させるCPUと
   を備えたことを特徴とするCPU制御回路。
3. 【請求項３】請求項１において、 上記定電圧回路は、交流電源を降圧トランスによって降
   圧させ、更に整流、平滑した後、直流変換された入力を
   受ける構成としているCPU制御回路。
4. 【請求項４】請求項２において 上記第１の定電圧回路は、交流電源を降圧トランスによ
   って降圧させ、更に整流、平滑した後、直流変換された
   入力を受ける構成としているCPU制御回路。
5. 【請求項５】請求項１〜４のいずれかに記載のCPU制御
   回路に、人体より放射される熱線を検知する焦電素子を
   有した検知回路を更に備えてなり、上記CPUは上記検知
   回路からの検知信号を入力して、人体検知に必要な信号
   処理を行う構成とされた熱線式検知器。