JPH054014Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は過電圧保護機能を有する定電圧電源回
路に関する。

〔考案の技術的背景とその問題点〕

従来、空気調和機等の電子制御回路の電源に用
いられる定電圧電源回路を第５図、、第６図を参
照して説明する。

電源トランス１の１次側１ａは正特性サーミス
タ２を直列に介して電源プラグ３に接続され、２
次側１ｂはダイオードブリツジから成る整流回路
４に接続されている。そしてこの整流回路４で整
流後の直流出力には平滑コンデンサ５を並列に介
して２つの定電圧回路１０，１１が接続されてい
るこの定電圧回路１０，１１はともにツエナー・
ダイオード７、トランジスタ６、抵抗８からなる
直列安定化回路であり、それぞれV₁，V₂の定電
圧を出力するように構成されている。

以上のような定電圧電源回路においては、過負
荷、２次側短絡、過電圧印加等の事故、誤使用の
場合、正特性サーミスタ２を流れる電流の異常増
加に応じて正特性サーミスタ２が発熱し、それ自
体の抵抗値を上昇させて自動的に電源トランス１
の入力電圧を低下させ、電源トランス１等を保護
していた。

しかしながらこのような定電圧電源回路では、
誤まつて過電圧を印加した場合（第６図に実線で
示す。）、例えば100V用定電圧電源回路を200Vコ
ンセントに接続した場合には、電源投入から正特
性サーミスタの動作により電源トランスの入力電
圧を低下させるまでに第６図のToprで示すよう
に10〜20秒の時間がかかつていた。このため、こ
のToprの10〜20秒間は定電圧電源回路が動作し
てしまい、この定電圧電源回路の出力を制御回路
の電源とした場合、被制御対象に直接過電圧が印
加され構成部品が耐圧不足で破壊されるという問
題があつた。また、正特性サーミスタが動作する
までは異常な使用状態が判明しないという欠点も
あつた。

〔考案の目的〕

本考案は、誤まつて過電圧が印加された場合、
定電圧回路の出力を低下させ、他の機器を保護す
る定電圧電源回路を提供することを目的とする。

〔考案の概要〕

本考案は、電源に接続されるトランスと、この
トランスに接続される整流回路と、整流後の電圧
を平滑する平滑コンデンサと、コンデンサに並列
接続された抵抗とツエナーダイオードとの直列回
路からなる第１の電圧発生回路と、前記コンデン
サに並列接続された抵抗と前記第１の電圧発生回
路のツエナーダイオードよりもツエナー電圧の高
いツエナーダイオードの直列回路からなる第２の
電圧発生回路と、この第１、第２の電圧発生回路
の出力電圧の差に応じて出力が変化する演算回路
と、この演算回路の出力に応じて定電圧回路の出
力を低下または停止させる保護回路を備えた定電
圧電源回路である。

〔考案の実施例〕

本考案の一実施例である定電圧電源回路を第１
図、乃至第４図を参照して説明する。電源トラン
ス１の１次側１ａは正特性サーミスタ２を直列に
介して電源プラグ３に接続され、２次側１ｂはダ
イオードブリツジから成る整流回路４に接続され
ている。この整流回路４の整流後の直流出力は平
滑コンデンサ５で平滑され２つの定電圧回路１
０，１１に供給されている。定電圧回路１０，１
１はともにツエナー・ダイオード７、トランジス
タ６抵抗８からなる直列安定化回路である。

そして、これらの定電圧回路１０，１１と並列
に抵抗３０とツエナダイオード２１の直列接続か
らなる第１の電圧発生回路４０と、抵抗３１とツ
エナダイオード２２の直列接続からなる第２の電
圧発生回路４１が接続されている。この第１、第
２の電圧発生回路４０，４１の出力は所定ヒステ
リシス幅を持つたコンパレータ２３からなる演算
回路４２に入力される。

ここで第１、第２の電圧発生回路４０，４１と
演算回路４２の動作を第２図、第３図に従つて説
明する。第１の電圧発生回路４０の出力電圧を
Vz−、第２の電圧発生回路４１の出力電圧をVz
＋で示すと、定格入力電圧Vaを印加した場合、
Vz−とVz＋の差はΔVoでありわずかな差となつ
ている。そして定格入力より大きい電圧を印加す
るにつれてVz−とVz＋の差は大きくなり、倍電
圧2Va印加の場合、差電圧はΔV′oになる。これ
はVz−を出力するツエナダイオード２１がほぼ
定格入力で飽和するためで、すなわち第１の電圧
発生回路４０のツエナダイオード２１よりも第２
の電圧発生回路４１のツエナダイオード２２の飽
和電圧を高く取つているためである。

また、演算回路４２のコンパレータ２３は入力
電圧の差がΔVoでは「Ｌ」を出力し、ΔV′oでは
「Ｈ」を出力し、この間にVhyで示す幅のヒステ
リシスを有するように構成されている。

そして演算回路４２、すなわちコンパレータ２
３の出力は保護回路４３に入力されている。保護
回路４３は抵抗２５とスイツチングトランジスタ
２６から構成されており、演算回路４２の出力は
抵抗２５を介してスイツチングトランジスタ２６
のベースに入力されており、このスイツチングト
ランジスタ２６は、PNP形でコレクタが定電圧
回路１１を構成するトランジスタ６のベースとツ
エナダイオード７の接続点に接続され、エミツタ
が整流回路出力の低電位側に接続されている。

以下、本実施例の動作を説明する。まず、定格
入力の場合、整流後の直流電圧が第１、第２の電
圧発生回路４０，４１に供給され、その出力電圧
Vz−，Vz＋が演算回路４２に入力され、演算回
路４２はVz−，Vz＋の差ΔVoから「Ｌ」を出力
する。この「Ｌ」出力は保護回路４３のトランジ
スタ２６をOFFし、定電圧回路１１は所定の定
電圧を発生する。

なお、コンパレータ２３がヒステリシス特性を
有しているのは、定格電圧入力時の正常な状態で
のわずかな電圧変動による誤動作を防ぐためであ
る。

次に、倍電圧が印加された場合、第１、第２の
電圧発生回路４０，４１の出力電圧差がΔV′oと
なり、演算回路４２は「Ｈ」を出力する。この
「Ｈ」出力は保護回路４３のスイツチングトラン
ジスタ２６をONし、ツエナダイオード７の両端
を短絡するため、定電圧回路１１は定電圧発生を
停止し、出力を行なわなくなる。

この結果、第４図に示すように、定電圧電源回
路５０が定電圧発生を停止するため、この定電圧
電源回路５０を電源とする制御回路５１が動作せ
ず、被制御装置５２に直接過電圧を印加すること
が防止できる。

また本実施例では２つの定電圧回路のうち一方
は正特性サーミスタが動作する10〜20秒間は定電
圧を出力するため、この間に、動作する定電圧回
路を利用して異電圧表示を行なわせることも可能
である。そして本実施例では正特性サーミスタの
動作は従来同様に行なわれるため、電源トランジ
スタの１次巻線の焼損が防止できる等の効果が得
られる。

なお、本実施例では２つの定電圧回路の一方の
みの出力を停止させるように構成したが、両方を
同時に停止させることも可能である。また第１、
第２の電圧発生回路の出力電圧を調節することに
より倍電圧以下の過電圧印加を保護することも可
能である。

〔考案の効果〕

本考案によれば、定格電圧以上の電圧が印加さ
れた場合、即座に定電圧回路の出力電圧を低下、
または停止させることができるため、この定電圧
電源回路を制御用電源に使用している他の機器に
過電圧を印加することが防止でき、他の機器の損
傷を防止することができる。

【図面の簡単な説明】

第１図は本考案の一実施例に係る定電圧電源回
路の回路図、第２図は同回路の第１、第２の電圧
発生回路の発生電圧を縦軸、電源電圧を横軸とし
て第１、第２の電圧発生回路の発生電圧Vz−，
Vz＋の変化を示すグラフ、第３図は同回路の演
算回路の出力電圧を縦軸、入力電圧を横軸として
演算回路の出力電圧変化を示すグラフ、第４図は
同回路を使用した装置の一例を示す構成ブロツク
図、第５図は従来の定電圧電源回路の回路図、第
６図は同回路の電源トランスの入力電圧変化を示
すグラフである。 １……電源トランス、２……正特性サーミス
タ、３……電源プラグ、４……整流回路、１０，
１１……定電圧回路、４０……第１の電圧発生回
路、４１……第２の電圧発生回路、４２……演算
回路、４３……保護回路、５０……定電圧電源回
路、５１……制御回路、５２……被制御装置。

Claims (1)

【実用新案登録請求の範囲】
1. １次巻線と２次巻線を有し、前記１次巻線が交
   流電源に接続されるトランスと、このトランスの
   ２次巻線に接続された整流回路と、この整流回路
   の出力端子に並列接続された平滑コンデンサと、
   このコンデンサにより平滑された直流電圧を所定
   の電圧に変換する定電圧回路と、前記コンデンサ
   に並列接続された抵抗とツエナーダイオードとの
   直列回路からなる第１の電圧発生回路と、前記コ
   ンデンサに並列接続された抵抗と前記第１の電圧
   発生回路のツエナーダイオードよりもツエナー電
   圧の高いツエナーダイオードの直列回路からなる
   第２の電圧発生回路と、前記第１、第２の電圧発
   生回路の出力電圧の差に応じて出力が変化する演
   算回路と、この演算回路の出力に応じて前記定電
   圧回路の出力を停止または低下させる保護回路を
   備えたことを特徴とする定電圧電源回路。