JPS5843433Y2

JPS5843433Y2 - 安定化電源装置

Info

Publication number: JPS5843433Y2
Application number: JP14020878U
Authority: JP
Inventors: 弘三平山
Original assignee: ティーディーケイ株式会社
Priority date: 1978-10-14
Filing date: 1978-10-14
Publication date: 1983-10-01
Also published as: JPS5556486U

Description

【考案の詳細な説明】本考案は安定化電源装置に係り、とくにパルス幅制御ト
ランスを用いた安定化電源装置に関する。

現在市販されているパルス幅制御方式の安定化電源装置
は、トランジスタ、サイリスタ等のスイッチング素子の
導通時間を制御することによって出力電圧を安定化して
いる。

この場合、負荷側に短絡事故が生じると、前記スイッチ
ング素子に過大電流が流れて破損するから、負荷に直列
に短絡検出用抵抗器を挿入し、その短絡検出用抵抗器両
端の電圧を利用して短絡事故を検出し、前記スイッチン
グ素子を保護するようにしている。

ところで、前記短絡検出用抵抗器を負荷の接地側に挿入
したときには、負荷の片側を直接接地できない不都合が
あり、また短絡検出用抵抗器を負荷の高圧側に挿入した
ときは高電圧の場合に危険であり、また短絡検出回路が
接地レベルから浮くことになり構成が複雑化する。

さらに、負荷に大電流を供給する場合には、短絡検出用
抵抗器の抵抗値の設定が困難となり、その消費電力が非
常に大きくなってしまう欠点がある。

本考案は、上記の点に鑑み、トランス自体でパルス幅制
御を実行可能なパルス幅制御トランスを用いて、負荷を
接続する出力回路に抵抗器等を挿入することなく短絡事
故に対する保護動作を実行可能な安定化電源装置を提供
しようとするものである○ 以下、本考案に係る安定化電源装置の実施例を図面に従
って説明する。

第１図は本考案の第１実施例であって直流安定化電源装
置を示す。

この図において、パルス幅制御トランス１０１次巻線Ｎ
１には、スイッチングトランジスタ等のスイッチング素
子を有していて前記１次巻線Ｎ□に矩形波電圧を加える
コンバータ２が接続される。

また２次巻線Ｎ２はセンタタップを有しており、この２
次巻線Ｎ２に整流用ダイオードＤ１、Ｄ２、リアク
トルＬ及びコンデンサＣ工から成る両波整流回路３が接
続され、この両波整流回路３の出力直流電圧Ｖ。

ｕｔが負荷４に供給される。

前記パルス幅制御トランス１には、補助電源巻線Ｎ３及
び制御巻線Ｎ４．Ｎ５が設けられており、その補助電源
巻線Ｎ３の交流出力を整流用ダイオードＤ３、コンデン
サＣ２で整流した動作用電圧ｖｃが制御回路５に加えら
れる。

前記制御巻線Ｎ４ｔＮ５及び短絡検出用抵抗器Ｒ１は
直列に接続され、これらに制御回路５より制御電流Ｉｃ
が供給される。

パルス幅制御トランス１は、本考案者の提案によるもの
であって、その構造の１例を第２図に示す○この図にお
いて、パルス幅制御）ランス１の磁心１０は、主磁路を
或す磁心１０Ａと、バス磁路を戊す磁心１０Ｂの組合せ
から戒り、磁心１０ＡはＵＩ型磁心で、磁心１０ＢはＥ
Ｉ型磁心で夫々構成される。

そして、１次巻線Ｎ□は磁心１０Ａの一方の脚と磁心１
０Ｂの中脚とに共通に巻回され、２次巻線Ｎ２は磁心１
０Ａの他方の脚に巻回される。

また補助電源巻線Ｎ３は、１次巻線Ｎ□と同じ脚に巻回
される。

一方、制御巻線Ｎ４。Ｎ５は夫々磁心１０Ｂの側脚に
巻回され、１次巻線Ｎ１に入力電圧を印加したとき、各
制御巻線Ｎ４．Ｎ５に夫々誘起される電圧が打消し合う
ように直列接続される。

上記の如きパルス幅制御トランス１は、制御巻線Ｎ４．
Ｎ５に流す制御電流Ｉｃを変えることによりバス磁路を
或す磁心１０Ｂの磁化状態を変化させることができ、ひ
いては２次巻線Ｎ２に現れる電圧のパルス幅を制御可能
な特性を有している。

制御回路５は、第３図の如く、前記補助電源巻線Ｎ３の
交流出力を整流して得た動作用電圧■。

の供給を受けて制御巻線Ｎ４、Ｎ５及び短絡検出用抵
抗器Ｒ０の直列回路に制御電流Ｉ。

を流すトランジスタＱ□と、このトランジスタＱ□のベ
ース回路に設けられるトランジスタＱ２、Ｑ３とを有
している。

前記直流出力電圧■。ｕｔは、抵抗器Ｒ２、可変抵抗器
ＶＲ及び抵抗器Ｒ３の直列回路に加えられるとともに、
抵抗器Ｒ４を介してトランジスタＱ１のベース、トラン
ジスタＱ２．Ｑ３のコレクタに印加される。

トランジスタＱ２のベースは、直流出力電圧■。

ｕｔを検出するためのツェナーダイオードＺＤを介して
可変抵抗器ＶＲに接続される。

この可変抵抗器ＶＲは、直流出力電圧■。

ｕｔの設定基準値を調節するためのものである。

前記トランジスタＱ３のベース、エミッタ間には前記短
絡検出用抵抗器Ｒ１の両端の電圧が加えられる。

ここで、短絡検出用抵抗器Ｒ０は、通常の最大負荷に対
応した制御電流Ｉｃの範囲内ではトランジスタＱ３を作
動させたち・ような値に設定される。

以上の第１実施例の構成において、負荷４側に異常がな
い場合、直流出力電圧■。

ｕｔが設定基準値となるように制御されている。

この状態では、制御回路５のツェナーダイオードＺＤは
ブレークオーバーしていてトランジスタＱ２が導通状態
となっている。

今、直流出力電圧■。ｕｔが設定基準値よりも太き（な
ると、トランジスタＱ２のベース電流が増え、トランジ
スタＱ□のペース電流が減少して制御電流Ｉｃが少くな
る。

従って、バス磁路を成す磁心１０Ｂの磁化の度合が低く
なり、２次巻線Ｎ２に誘起される電圧のパルス幅が減じ
る。

これにより、直流出力電圧■。ｕｔは減少する方向に制
御を受ける。

逆に、直流出力電圧■。

ｕｔが設定値よりも小さくなると、トランジスタＱ２の
ペース電流が減じ、この結果、トランジスタＱ□のペー
ス電流が増加して制御電流Ｉｃが大きくなる。

従って、２次巻線Ｎ２の電圧のパルス幅が増加し、これ
により直流出力電圧■。

ｕｔは増加する方向に制御を受ける。そのようにして、
通常の場合の直流出力電圧■ｏｕｔの安定化制御が実行
されるが、負荷４側に短絡事故が生じると、直流出力電
圧■。

ｕｔが著しく低下する。

このため、トランジスタＱ２は遮断状態となり、トラン
ジスタＱ１を通じて過大な制御電流Ｉｃが流れる。

この結果、短絡検出用抵抗器Ｒ□両端の電圧がトランジ
スタＱ３を導通させるのに充分な電圧となり、トランジ
スタＱ３が導通する。

この結果、トランジスタＱ１は遮断状態に変わり、制御
電流Ｉｃも遮断される。

そのため、バス磁路を或す磁心１０Ｂが殆んど磁化され
ていない状態となり、パルス幅制御トランス１０１次側
より２次側への電力伝送は殆んど行われなくなる。

この結果、負荷側回路に抵抗素子等を挿入することなく
、短絡事故を検出してコンバータ２のスイッチング素子
を破損から保護できる。

なお、制御回路５の抵抗器Ｒ４は、トランジスタＱ１の
コレクタ、ベース間に接続するようにしてもよい。

第４図は本考案の第２実施例であって交流安定化電源装
置を示す。

この図において、ランプ、ヒーター等の直接交流で駆動
可能な負荷４Ａがパルス幅制御トランス１の２次巻線Ｎ
２に直接接続される。

また、制御回路５Ａは交流出力電圧Ｖ。ｕｔな検出して
制御巻線Ｎ４．Ｎ５及び短絡検出用抵抗器Ｒ１の直列回
路に供給する制御電流Ｉｃを制御するようになっている
。

その他の構成は第１図の場合と同様である。

前記制御回路５Ａは、交流出力電圧Ｖ。

ｕｔを整流するためのブリッジ整流器２０を有しており
、このブリッジ整流器２０の整流出力は抵抗器Ｒ２、可
変抵抗器ＶＲ，抵抗器Ｒ３の直列回路に印加される。

その直列回路にはコンデンサＣ３、Ｃ４の直列回路が並
列接続され、それらのコンデンサＣ３ｓＣ４の接続点は
可変抵抗器ＶＲの可変端子に接続されかつツェナーダイ
オードＺＤを介してトランジスタＱ２に接続される０こ
の結果、ツェナーダイオードＺＤには交流出力電圧ｖ′
ｏｕｔの実効値に比例した直流電圧が印加されることに
なる。

その他の構成は第３図の場合と実質的に同じである。

なお、抵抗器Ｒ４はトランジスタＱ１のコレクタ、ベー
ス間に挿入してもよい。

上記第２実施例によれば、所望の交流出力電圧Ｖ、；ｕ
ｊに応じて制御回路５Ａ内の各素子及び制御電流Ｉｃ等
を適当に設定することにより、通常の負荷状態において
交流出力電圧■Ｑｕｔの実効値の安定化制御が可能であ
る。

また、負荷４Ａ側に短絡事故が生じた場合には、前述の
第１実施例と同様の動作により制御電流Ｉｃを零にする
ことができる。

この結果、コンバータ２のスイッチング素子の保護が可
能である。

なお、制御回路及びコンバータ回路の構成は適宜変更可
能である。

叙上のように、本考案によれば、パルス幅制御トランス
を用いて、負荷を接続する出力回路に抵抗器等を挿入す
ることなく短絡事故に対する保護動作を実行可能な安定
化電源装置を得る。

【図面の簡単な説明】

第１図は本考案に係る安定化電源装置の第１実施例を示
す回路図、第２図は実施例にて用いるパルス幅制御トラ
ンスの構造の１例を示す分解斜視図、第３図は制御回路
の回路図、第４図は第２実施例を示す回路図、第５図は
制御回路の回路図である。１・・・・・・パルス幅制御）ランス、２・・・・・・
コンバータ、３・・・・・・両波整流回路、４，４Ａ・
・・・・・負荷、５．５Ａ・・・・・・制御回路、１０
・・・・・・磁心、２０・・・・・・ブリッジ整流器、
Ｃ□乃至Ｃ４・・・・・・コンデンサ、Ｄ工乃至Ｄ３・
・・・・・ダイオード、Ｎ工・・・・・・１次巻線、Ｎ
２・・・・・・２次巻線、Ｎ３・・・・・・補助電源巻
線、Ｎ４ｔＮ５・・・・・・制御巻線、Ｒ１乃至Ｒ４・
・・・・・抵抗器、ＶＲ・・・・・・可変抵抗器、Ｑ□
乃至Ｑ３・・・・・・トランジスタ、ＺＤ・・・・・・
ツェナーダイオード。

Claims

【実用新案登録請求の範囲】

１次巻線、２次巻線及び制御巻線を有し、その制御巻線
に制御電流を流すことにより２次巻線の出力電圧のパル
ス幅を制御可能なパルス幅制御トランスと、このパルス
幅制御トランスの１次巻線に出力を供給する変換器と、
前記制御巻線に対して直列に挿入される抵抗素子と、前
記２次巻線側の出力電圧の変動を検出して前記制御巻線
に制御電流を供給するとともに前記抵抗素子両端の電圧
を検出して該抵抗素子両端の電圧が一定値以上となった
とき前記制御電流を遮断乃至低減する制御回路とを備え
たことを特徴とする安定化電源装置。