JP2587465B2 - パルスエンコーダ異常検出装置 - Google Patents
パルスエンコーダ異常検出装置Info
- Publication number
- JP2587465B2 JP2587465B2 JP63190663A JP19066388A JP2587465B2 JP 2587465 B2 JP2587465 B2 JP 2587465B2 JP 63190663 A JP63190663 A JP 63190663A JP 19066388 A JP19066388 A JP 19066388A JP 2587465 B2 JP2587465 B2 JP 2587465B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- output
- input
- circuit
- photocoupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は，回転体の回転位置を検出するためのパルス
エンコーダに係り，特に，回転体のサーボ制御に好適な
ロータリーエンコーダの異常検出装置に関する。
エンコーダに係り，特に，回転体のサーボ制御に好適な
ロータリーエンコーダの異常検出装置に関する。
各種のサーボ制御装置やブラシレスモータなどで，回
転体の回転位置を検出する必要がある場合には，従来か
ら，パルス（インクリメンタル）エンコーダが広く使用
されている。
転体の回転位置を検出する必要がある場合には，従来か
ら，パルス（インクリメンタル）エンコーダが広く使用
されている。
ところで，このようなロータリーエンコーダを用いて
制御を行う場合，その機能を常時監視し，異常発生に備
えなければならない。
制御を行う場合，その機能を常時監視し，異常発生に備
えなければならない。
そこで，従来は，例えば，実開昭62−44262号公報に
開示されているように，パルスエンコーダから出力され
る基準パルスと反転パルスとの排他的論理和を演算し，
その結果によりエンコーダの異常を検出していた。
開示されているように，パルスエンコーダから出力され
る基準パルスと反転パルスとの排他的論理和を演算し，
その結果によりエンコーダの異常を検出していた。
第４図は，この従来例を示したもので，図において,1
〜６はフオトカプラ,11〜13は排他的論理和回路,21は論
理和回路である． フオトカプラ１〜６は外部からのノイズを遮断するた
めに設けてあり，図示していないパルスエンコーダか
ら，それぞれU,V,Wの３相のパルス信号EU,▲▼,EV,
▲▼,EW,▲▼が入力されるようになっており、
これにより、例えば入力V1、V2を、出力V3、V4として取
り出す働きをする。
〜６はフオトカプラ,11〜13は排他的論理和回路,21は論
理和回路である． フオトカプラ１〜６は外部からのノイズを遮断するた
めに設けてあり，図示していないパルスエンコーダか
ら，それぞれU,V,Wの３相のパルス信号EU,▲▼,EV,
▲▼,EW,▲▼が入力されるようになっており、
これにより、例えば入力V1、V2を、出力V3、V4として取
り出す働きをする。
なお、ここで、パルス信号EUがＵ相の基準パルス信号
で、パルス信号▲▼がＵ相の反転パルス信号であ
り、以下、同様に、EVはＶ相の基準パルス信号、▲
▼はＶ相の反転パルス信号、EWはＷ相の基準パルス信
号、そして▲▼はＷ相の反転パルス信号である。
で、パルス信号▲▼がＵ相の反転パルス信号であ
り、以下、同様に、EVはＶ相の基準パルス信号、▲
▼はＶ相の反転パルス信号、EWはＷ相の基準パルス信
号、そして▲▼はＷ相の反転パルス信号である。
排他的論理和回路11〜13は，フオトカプラ１〜６の相
の出力をそれぞれ入力とし，例えばフオトカプラ1,2の
出力V3,V4を入力とし，それらの排他的論理和を演算す
る働きをする． 次に，この従来例の動作について，第５図のタイムチ
ヤートにより説明する． 正常な動作時，エンコーダからの信号EU,▲▼
は，時刻t1,t2において，電圧V1,V2のように変化したと
すれば，その結果，出力V3,V4が図示のように変化す
る．そして，このときには，論理和回路21の出力V6はＬ
レベルのままに保たれる． しかして，いま，時刻t3でフオトカプラ1,2を含む回
路に断線が発生したとすれば，ここで，電圧V3,V4は両
方共Ｌレベルになり，この結果，排他的論理和回路11の
出力電圧V5と，論理和回路21の出力電圧V6はＨレベルに
変化し，異常を検出することができることになる． 〔発明が解決しようとする課題〕 上記従来技術では，エンコーダの異常を，その基準パ
ルスと反転パルスの排他的論理和が肯定を示しているこ
とを条件としているため，とにかく，これらのパルスが
相互に反転して現われている限りは正常と判定してしま
うことになり，この結果，ロータリエンコーダに起こり
得る，全ての異常に対して配慮がされておらず，例え
ば，エンコーダ内部での誤配線や，パルス信号の取り出
しリード部での断線事故などにより，上記の正常とすべ
き信号条件が満足されてしまった場合には，異常と検出
できないという問題があった．例えば，第４図の従来例
において，誤配線などの，何らかの原因により，いま，
パルス信号EUと▲▼とが第５図の時刻t2のようにな
ったとしても，異常は検出されず，また，この状態が，
固定したとしても，やはり異常とは検出されない． また、上記従来技術では、フオトカプラが、各相の基
準パルス信号と反転パルス信号のそれぞれに必要であ
り、このため、回路構成が複雑でコストアップになって
いた。
の出力をそれぞれ入力とし，例えばフオトカプラ1,2の
出力V3,V4を入力とし，それらの排他的論理和を演算す
る働きをする． 次に，この従来例の動作について，第５図のタイムチ
ヤートにより説明する． 正常な動作時，エンコーダからの信号EU,▲▼
は，時刻t1,t2において，電圧V1,V2のように変化したと
すれば，その結果，出力V3,V4が図示のように変化す
る．そして，このときには，論理和回路21の出力V6はＬ
レベルのままに保たれる． しかして，いま，時刻t3でフオトカプラ1,2を含む回
路に断線が発生したとすれば，ここで，電圧V3,V4は両
方共Ｌレベルになり，この結果，排他的論理和回路11の
出力電圧V5と，論理和回路21の出力電圧V6はＨレベルに
変化し，異常を検出することができることになる． 〔発明が解決しようとする課題〕 上記従来技術では，エンコーダの異常を，その基準パ
ルスと反転パルスの排他的論理和が肯定を示しているこ
とを条件としているため，とにかく，これらのパルスが
相互に反転して現われている限りは正常と判定してしま
うことになり，この結果，ロータリエンコーダに起こり
得る，全ての異常に対して配慮がされておらず，例え
ば，エンコーダ内部での誤配線や，パルス信号の取り出
しリード部での断線事故などにより，上記の正常とすべ
き信号条件が満足されてしまった場合には，異常と検出
できないという問題があった．例えば，第４図の従来例
において，誤配線などの，何らかの原因により，いま，
パルス信号EUと▲▼とが第５図の時刻t2のようにな
ったとしても，異常は検出されず，また，この状態が，
固定したとしても，やはり異常とは検出されない． また、上記従来技術では、フオトカプラが、各相の基
準パルス信号と反転パルス信号のそれぞれに必要であ
り、このため、回路構成が複雑でコストアップになって
いた。
本発明の目的は、エンコード信号出力を３相の基準パ
ルス信号と反転パルス信号として出力するロータリーパ
ルスエンコーダにおいて、異常態様の全てに対して確実
に検出機能を与えることができるパルスエンコーダ異常
検出装置をローコストで提供することにある。
ルス信号と反転パルス信号として出力するロータリーパ
ルスエンコーダにおいて、異常態様の全てに対して確実
に検出機能を与えることができるパルスエンコーダ異常
検出装置をローコストで提供することにある。
上記目的は、回転位置の変化を、基準パルス信号と反
転パルス信号の対パルス信号からなるＵ相とＶ相、それ
にＷ相の３相パルス信号により検出する方式のパルスエ
ンコーダにおいて、Ｕ相の基準パルス信号に出力線と反
転パルス信号の出力線の間に入力側が接続された第１の
フオトカプラと、Ｖ相の基準パルス信号の出力線と反転
パルス信号の出力線の間に入力側が接続された第２のフ
オトカプラと、Ｗ相の基準パルス信号の出力線と反転パ
ルス信号の出力線の間に入力側が接続された第３のフオ
トカプラと、第１のフオトカプラの出力と、第２のフオ
トカプラの出力と、第３のフオトカプラの出力とを入力
とする３入力論理積回路と、第１のフオトカプラの出力
と、第２のフオトカプラの出力と、第３のフオトカプラ
の出力とを入力とする３否定入力論理積回路と、３入力
論理積回路の出力と、３否定入力論理積回路とを入力と
する２入力論理和回路とを設け、２入力論理和回路の出
力が論理１になったことにより、パルスエンコーダの異
常を検出するようにして達成される。
転パルス信号の対パルス信号からなるＵ相とＶ相、それ
にＷ相の３相パルス信号により検出する方式のパルスエ
ンコーダにおいて、Ｕ相の基準パルス信号に出力線と反
転パルス信号の出力線の間に入力側が接続された第１の
フオトカプラと、Ｖ相の基準パルス信号の出力線と反転
パルス信号の出力線の間に入力側が接続された第２のフ
オトカプラと、Ｗ相の基準パルス信号の出力線と反転パ
ルス信号の出力線の間に入力側が接続された第３のフオ
トカプラと、第１のフオトカプラの出力と、第２のフオ
トカプラの出力と、第３のフオトカプラの出力とを入力
とする３入力論理積回路と、第１のフオトカプラの出力
と、第２のフオトカプラの出力と、第３のフオトカプラ
の出力とを入力とする３否定入力論理積回路と、３入力
論理積回路の出力と、３否定入力論理積回路とを入力と
する２入力論理和回路とを設け、２入力論理和回路の出
力が論理１になったことにより、パルスエンコーダの異
常を検出するようにして達成される。
基準パルス信号と反転パルス信号の対パルス信号から
なるＵ相とＶ相、それにＷ相の３相パルス信号を出力す
るパルスエンコーダでは、それからのパルス信号は、そ
れが正常である限り、３相同時には肯定、又は否定には
ならないから、これらのパルスの論理積、及び否定入力
論理積の双方の演算結果により異常を判定するようにし
てやれば、あますことなく異常を検出することができ
る。
なるＵ相とＶ相、それにＷ相の３相パルス信号を出力す
るパルスエンコーダでは、それからのパルス信号は、そ
れが正常である限り、３相同時には肯定、又は否定には
ならないから、これらのパルスの論理積、及び否定入力
論理積の双方の演算結果により異常を判定するようにし
てやれば、あますことなく異常を検出することができ
る。
そして、このとき、本発明によれば、フオトカプラの
個数が３個で済むので、コストダウンを得ることができ
る。
個数が３個で済むので、コストダウンを得ることができ
る。
以下，本発明によるパルスエンコーダ異常検出装置に
ついて，図示の実施例により詳細に説明する． 第１図は本発明の一実施例で，この図において,1〜３
はフオトカプラ,41は３入力論理積回路,42は３否定入力
論理積回路,51は論理和回路である． フオトカプラ１〜３は、その入力側が、それぞれ３相
の各相毎に、Ｕ相の基準パルス信号EUと反転パルス信号
▲▼の間、Ｖ相の基準パルス信号EVと反転パルス信
号▲▼の間、それにＷ相の基準パルス信号EWと反転
パルス信号▲▼の間に接続されている。
ついて，図示の実施例により詳細に説明する． 第１図は本発明の一実施例で，この図において,1〜３
はフオトカプラ,41は３入力論理積回路,42は３否定入力
論理積回路,51は論理和回路である． フオトカプラ１〜３は、その入力側が、それぞれ３相
の各相毎に、Ｕ相の基準パルス信号EUと反転パルス信号
▲▼の間、Ｖ相の基準パルス信号EVと反転パルス信
号▲▼の間、それにＷ相の基準パルス信号EWと反転
パルス信号▲▼の間に接続されている。
なお、これらのフオトカプラ１〜３は、ノイズを遮断
するために設けてあることは、既に説明した通りであ
る。
するために設けてあることは、既に説明した通りであ
る。
論理積回路41はそれぞれのフオトカプラ１〜３の全て
の出力電圧V11,V12,V13の論理積を取って，出力電圧V14
を発生させる働きをする． 否定入力論理積回路42は同じく否定入力論理積を取っ
て，出力電圧V15を発生させる働きをする． 論理和回路51は，論理積回路41と否定論理積回路42の
一方でもＨレベルを出力したときには，やはりＨレベル
になる出力電圧V16を発生させる働きをする． 従って，この第１図の実施例による真理値表は第２図
のようになる． 次に，この実施例の動作を第３図のタイムチャートに
より説明する． いま，時刻t5ないしt7未満の期間で，正常時にあると
すると，パルス信号EU〜EWによるフオトカプラ１〜３の
出力電圧V11V12,V13は，エンコーダの回転に伴って，第
３図に示すように,3相の電圧として，規則正しく現れ
る． 従って，このときには，論理和回路51の出力電圧V16
はＬレベルに保たれ，異常は検出されない．そして，こ
のときには，エンコーダが停止していても，同じ動作と
なり，誤動作することなく，異常は発生していないこと
を，この電圧V16がＬレベルにあることにより，正確に
表わす． 次に，時刻t7に至り，ここで，パルス信号EUまたはEU
が，断線故障などにより,Lレベルに固定されてしまった
とする． そうすると，第２図の真理値表から明らかなように，
出力電圧V16は，ここで，それまでのＬレベルからＨレ
ベルに変化し，異常を検出する． さらに，この状態で，ロターリエンコーダが回転して
いたとしても，同図の時刻t8でしめるように，やはり電
圧V16はＨレベルになり，異常を検出することができ
る． また，この実施例では，エンコーダ配線時での誤配線
などの事故により，パルス信号EUと▲▼とが逆にな
っていたとすると，このときには，出力電圧V11の位相
が180度ずれた形になり，第３図の電圧V11で示すように
なる．しかして，この結果，同図の時刻t7,t8で示すよ
うな状態になり，やはり異常を検出することができる． 従って，この実施例によれば，ロータリエンコーダに
現れる，どのような態様の異常に対しても有効に対応で
き，常に確実に異常を検出することもできる． なお，この実施例では,2相のパルス信号の経路に誤配
線が存在していても，全く同様に異常を検出することが
できる． また，この実施例によれば，第１図から明らかなよう
に，フオトカプラの使用数が従来例に比して半分で済
み，この結果，回路構成が簡略化され，充分なローコス
ト化を得ることができる． 〔発明の効果〕 本発明によれば，パルスエンコーダに発生することが
考えられる，どのような態様の誤動作に対しても，常に
有効に機能し，確実に異常を検出することができ，高い
信頼性を有するパルスエンコーダ異常検出装置をローコ
ストで容易に提供することができる。
の出力電圧V11,V12,V13の論理積を取って，出力電圧V14
を発生させる働きをする． 否定入力論理積回路42は同じく否定入力論理積を取っ
て，出力電圧V15を発生させる働きをする． 論理和回路51は，論理積回路41と否定論理積回路42の
一方でもＨレベルを出力したときには，やはりＨレベル
になる出力電圧V16を発生させる働きをする． 従って，この第１図の実施例による真理値表は第２図
のようになる． 次に，この実施例の動作を第３図のタイムチャートに
より説明する． いま，時刻t5ないしt7未満の期間で，正常時にあると
すると，パルス信号EU〜EWによるフオトカプラ１〜３の
出力電圧V11V12,V13は，エンコーダの回転に伴って，第
３図に示すように,3相の電圧として，規則正しく現れ
る． 従って，このときには，論理和回路51の出力電圧V16
はＬレベルに保たれ，異常は検出されない．そして，こ
のときには，エンコーダが停止していても，同じ動作と
なり，誤動作することなく，異常は発生していないこと
を，この電圧V16がＬレベルにあることにより，正確に
表わす． 次に，時刻t7に至り，ここで，パルス信号EUまたはEU
が，断線故障などにより,Lレベルに固定されてしまった
とする． そうすると，第２図の真理値表から明らかなように，
出力電圧V16は，ここで，それまでのＬレベルからＨレ
ベルに変化し，異常を検出する． さらに，この状態で，ロターリエンコーダが回転して
いたとしても，同図の時刻t8でしめるように，やはり電
圧V16はＨレベルになり，異常を検出することができ
る． また，この実施例では，エンコーダ配線時での誤配線
などの事故により，パルス信号EUと▲▼とが逆にな
っていたとすると，このときには，出力電圧V11の位相
が180度ずれた形になり，第３図の電圧V11で示すように
なる．しかして，この結果，同図の時刻t7,t8で示すよ
うな状態になり，やはり異常を検出することができる． 従って，この実施例によれば，ロータリエンコーダに
現れる，どのような態様の異常に対しても有効に対応で
き，常に確実に異常を検出することもできる． なお，この実施例では,2相のパルス信号の経路に誤配
線が存在していても，全く同様に異常を検出することが
できる． また，この実施例によれば，第１図から明らかなよう
に，フオトカプラの使用数が従来例に比して半分で済
み，この結果，回路構成が簡略化され，充分なローコス
ト化を得ることができる． 〔発明の効果〕 本発明によれば，パルスエンコーダに発生することが
考えられる，どのような態様の誤動作に対しても，常に
有効に機能し，確実に異常を検出することができ，高い
信頼性を有するパルスエンコーダ異常検出装置をローコ
ストで容易に提供することができる。
そして、本発明には、フオトカプラの個数が３個で済
むので、コストの削減を容易に得ることができる。
むので、コストの削減を容易に得ることができる。
第１図は本発明によるパルスエンコーダ異常検出装置の
一実施例を示す回路図，第２図は動作説明用の真理値
図，第３図は動作説明用のタイムチヤート，第４図は従
来例を示す回路図，第５図はその動作説明用のタイムチ
ヤートである． １〜３……フオトカプラ,41……３入力論理積回路,42…
…３否定入力論理積回路,51……論理和回路．
一実施例を示す回路図，第２図は動作説明用の真理値
図，第３図は動作説明用のタイムチヤート，第４図は従
来例を示す回路図，第５図はその動作説明用のタイムチ
ヤートである． １〜３……フオトカプラ,41……３入力論理積回路,42…
…３否定入力論理積回路,51……論理和回路．
───────────────────────────────────────────────────── フロントページの続き (72)発明者 羽根井 博幸 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所習志野工場内 (72)発明者 清川 正悟 千葉県習志野市東習志野７丁目１番１号 株式会社日立製作所習志野工場内 (56)参考文献 特開 昭63−284415（ＪＰ，Ａ) 特開 平１−223311（ＪＰ，Ａ)
Claims (1)
- 【請求項１】回転位置の変化を、基準パルス信号と反転
パルス信号の対パルス信号からなるＵ相とＶ相、それに
Ｗ相の３相パルス信号により検出する方式のパルスエン
コーダにおいて、 上記Ｕ相の基準パルス信号の出力線と反転パルス信号の
出力線の間に入力側が接続された第１のフオトカプラ
と、 上記Ｖ相の基準パルス信号の出力線と反転パルス信号の
出力線の間に入力側が接続された第２のフオトカプラ
と、 上記Ｗ相の基準パルス信号の出力線と反転パルス信号の
出力線の間に入力側が接続された第３のフオトカプラ
と、 上記第１のフオトカプラの出力と、上記第２のフオトカ
プラの出力と、上記第３のフオトカプラの出力とを入力
とする３入力論理積回路と、 上記第１のフオトカプラの出力と、上記第２のフオトカ
プラの出力と、上記第３のフオトカプラの出力とを入力
とする３否定入力論理積回路と、 上記３入力論理積回路の出力と、上記３否定入力論理積
回路の出力とを入力とする２入力論理和回路とを設け、 上記２入力論理和回路の出力が論理１になったことによ
り、上記パルスエンコーダの異常を検出するように構成
したことを特徴とするパルスエンコーダ異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190663A JP2587465B2 (ja) | 1988-08-01 | 1988-08-01 | パルスエンコーダ異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63190663A JP2587465B2 (ja) | 1988-08-01 | 1988-08-01 | パルスエンコーダ異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240510A JPH0240510A (ja) | 1990-02-09 |
| JP2587465B2 true JP2587465B2 (ja) | 1997-03-05 |
Family
ID=16261832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63190663A Expired - Lifetime JP2587465B2 (ja) | 1988-08-01 | 1988-08-01 | パルスエンコーダ異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587465B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006051590A1 (ja) * | 2004-11-11 | 2008-05-29 | 株式会社日立製作所 | 回転検出装置 |
| JP4910853B2 (ja) * | 2007-04-16 | 2012-04-04 | 富士電機株式会社 | エンコーダ断線検出装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284415A (ja) * | 1987-05-18 | 1988-11-21 | Toshiba Corp | エンコ−ダの異常検出回路 |
| JPH01223311A (ja) * | 1988-03-02 | 1989-09-06 | Toyota Motor Corp | パルスエンコーダ |
-
1988
- 1988-08-01 JP JP63190663A patent/JP2587465B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0240510A (ja) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580239B1 (en) | Protecting device of electromobile | |
| JP5310107B2 (ja) | 異常監視装置 | |
| JP2587465B2 (ja) | パルスエンコーダ異常検出装置 | |
| US20040140785A1 (en) | Systems and methods for passivation of servo motors | |
| JPH09280891A (ja) | ロータリーエンコーダ | |
| JPH0425716A (ja) | エンコーダ異常検出装置 | |
| JPS59174763A (ja) | 回転体の回転速度，位置検出装置 | |
| JPH11160101A (ja) | 回転センサ及びそれを用いた永久磁石型同期機の制御装置及び回転センサの故障判定方法 | |
| CN217504816U (zh) | 一种两组霍尔传感器容错控制装置 | |
| JP3883054B2 (ja) | コンバータ装置 | |
| JPH04287A (ja) | ロータリエンコーダの異常検出装置 | |
| JPH0789399B2 (ja) | エンコーダ伝送路異常検出回路 | |
| JPH03235685A (ja) | ロータリエンコーダの異常検出方法及びその装置 | |
| JP3772662B2 (ja) | エンコーダ異常検出装置 | |
| JP4631427B2 (ja) | 回転速度検出器の故障検出装置 | |
| JPH03139185A (ja) | 回転検出器の異常検出装置 | |
| JPS6181188A (ja) | 交流サ−ボ装置 | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JPS61207967A (ja) | 電動機の速度制御装置 | |
| JPS63215969A (ja) | 速度検出装置 | |
| JPH0635130Y2 (ja) | パルスエンコーダの異常検出回路 | |
| JP2514009B2 (ja) | Ａｃサ−ボモ−タ用監視装置 | |
| JPH05180665A (ja) | 回転検出方式 | |
| JPS6362008A (ja) | 制御システム | |
| JPH07111357B2 (ja) | エンコーダの異常検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |