JPH04287A - ロータリエンコーダの異常検出装置 - Google Patents
ロータリエンコーダの異常検出装置Info
- Publication number
- JPH04287A JPH04287A JP2096212A JP9621290A JPH04287A JP H04287 A JPH04287 A JP H04287A JP 2096212 A JP2096212 A JP 2096212A JP 9621290 A JP9621290 A JP 9621290A JP H04287 A JPH04287 A JP H04287A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase pulse
- pulse signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 66
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 101150103383 phiA gene Proteins 0.000 abstract 2
- 238000003708 edge detection Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、制御用ＡＣサーボモータ及びブラシレスサ
ーボモータ等に備えられたロータリエンコーダの出力信
号の異常を正確且つ直ちに検出することの可能なロータ
リエンコーダの異常検出装置に関する。
ーボモータ等に備えられたロータリエンコーダの出力信
号の異常を正確且つ直ちに検出することの可能なロータ
リエンコーダの異常検出装置に関する。
一般に、制御用ＡＣサーボモータやブラシレスサーボモ
ータ等のサーボモータにおいては、該サーボモータに備
えられたロータリエンコーダの出力信号の異常を検出し
、その検出出力をモータ駆動制御回路にフィードバック
することにより、サーボモータの暴走の阻止が計られて
いる。
ータ等のサーボモータにおいては、該サーボモータに備
えられたロータリエンコーダの出力信号の異常を検出し
、その検出出力をモータ駆動制御回路にフィードバック
することにより、サーボモータの暴走の阻止が計られて
いる。
かかるロータリエンコーダの出力信号の異常検出方式に
は種々のものが提案されているが、ロータリエンコーダ
から出力されるモータの回転数に比例する互いに位相が
９０°異なる２相体号Ａ、 Ｂの、差動信号に因らな
い伝送方式における異常検出方法としては、例えば特開
昭６０−１５４ Ｌ １０号には、２相体号Ａ、 Ｂの
各信号の立ち上がりエツジによりワンショットパルスを
発生させ、その論理積をとり異常検出を行うものが提案
されており、第４図に示すような回路構成になっている
。
は種々のものが提案されているが、ロータリエンコーダ
から出力されるモータの回転数に比例する互いに位相が
９０°異なる２相体号Ａ、 Ｂの、差動信号に因らな
い伝送方式における異常検出方法としては、例えば特開
昭６０−１５４ Ｌ １０号には、２相体号Ａ、 Ｂの
各信号の立ち上がりエツジによりワンショットパルスを
発生させ、その論理積をとり異常検出を行うものが提案
されており、第４図に示すような回路構成になっている
。
すなわち第４図に示すように、モータ１０１に接続され
たロータリエンコーダ１０２からＡ相及びＢ相の２相パ
ルスａ、ｂを出力させ、それぞれワンショットパルス発
生器１０３．１０４に入力する。そして該ワンショット
パルス発生器１０３．１０４の各出力信号ｃ、ｄは論理
積回路１０５に入力させ、該論理積回路１０５の論理積
出力ｅを出力回路１０６を介してチエツク信号ｆとして
出力させるように構成されている。
たロータリエンコーダ１０２からＡ相及びＢ相の２相パ
ルスａ、ｂを出力させ、それぞれワンショットパルス発
生器１０３．１０４に入力する。そして該ワンショット
パルス発生器１０３．１０４の各出力信号ｃ、ｄは論理
積回路１０５に入力させ、該論理積回路１０５の論理積
出力ｅを出力回路１０６を介してチエツク信号ｆとして
出力させるように構成されている。
次にこのように構成された異常検出方式の動作を、第５
図に示した各信号のタイミングチャートを参照しながら
説明する。ロータリエンコーダ１０２の出力信号である
Ａ相及びＢ相パルスａ、ｂは、第５図に示すように互い
に９０°位相差をもった信号であり、その立ち上がりエ
ツジによってトリガされ、ワンショットパルス発生器１
０３．１０４により、ｃ、ｄに示すような信号を発生す
る０通常エンコーダ１０２が正常に動作しており断線等
による信号の途絶がなければ、論理積回路１０５の論理
積出力ｅは常にＨレベルとなる。
図に示した各信号のタイミングチャートを参照しながら
説明する。ロータリエンコーダ１０２の出力信号である
Ａ相及びＢ相パルスａ、ｂは、第５図に示すように互い
に９０°位相差をもった信号であり、その立ち上がりエ
ツジによってトリガされ、ワンショットパルス発生器１
０３．１０４により、ｃ、ｄに示すような信号を発生す
る０通常エンコーダ１０２が正常に動作しており断線等
による信号の途絶がなければ、論理積回路１０５の論理
積出力ｅは常にＨレベルとなる。
もし各相パルスａ、ｂに異常が発生すると、出力信号ｃ
、ｄはトリガ後所定時間でＬレベルとなるために（第５
図の図示例では出力信号ｄ）、論理積出力ｅもＬレベル
となる。したがってエンコーダ１０２の分解能と制御可
能な最低回転速度から、ワンショットパルス発生器から
出力されるワンショットパルスの幅を設定することによ
り、この論理積回路の出力のチエツク信号ｆより、エン
コーダの故障や信号線の断線等を検出することができる
。
、ｄはトリガ後所定時間でＬレベルとなるために（第５
図の図示例では出力信号ｄ）、論理積出力ｅもＬレベル
となる。したがってエンコーダ１０２の分解能と制御可
能な最低回転速度から、ワンショットパルス発生器から
出力されるワンショットパルスの幅を設定することによ
り、この論理積回路の出力のチエツク信号ｆより、エン
コーダの故障や信号線の断線等を検出することができる
。
ところで、上記従来提案されたロータリエンコーダの異
常検出方式においては、エンコーダの分解能及び制御可
能な最低回転速度の設定により、エンコーダより出力さ
れるＡ相及びＢ相パルス信号の周期が変化してしまうた
め、これらのパルス信号の立ち上がりエツジをトリガと
してワンショットパルス発生器で生成するワンショット
パルスの幅を、前記２相パルス信号の周期に対応する値
に設定しなければならず、各種エンコーダ分解能及び最
低回転速度に対応しなければならないシステムにおいて
は、前述の問題点を解決するために、周期をプログラマ
ブルに設定可能なワンショットパルス発生器等の手段を
必要とするという欠点があった。
常検出方式においては、エンコーダの分解能及び制御可
能な最低回転速度の設定により、エンコーダより出力さ
れるＡ相及びＢ相パルス信号の周期が変化してしまうた
め、これらのパルス信号の立ち上がりエツジをトリガと
してワンショットパルス発生器で生成するワンショット
パルスの幅を、前記２相パルス信号の周期に対応する値
に設定しなければならず、各種エンコーダ分解能及び最
低回転速度に対応しなければならないシステムにおいて
は、前述の問題点を解決するために、周期をプログラマ
ブルに設定可能なワンショットパルス発生器等の手段を
必要とするという欠点があった。
また、この問題点とは別に、従来のロータリエンコーダ
の異常検出方式においては、モータが停止している状態
及びその起動時において、Ａ相及びＢ相パルス信号の立
ち上がりエツジを検出することができないために、ワン
ショットパルスを生成できず、したがってエンコーダ異
常検出信号を出力してしまうことを避ける手段を必要と
する欠点がある。
の異常検出方式においては、モータが停止している状態
及びその起動時において、Ａ相及びＢ相パルス信号の立
ち上がりエツジを検出することができないために、ワン
ショットパルスを生成できず、したがってエンコーダ異
常検出信号を出力してしまうことを避ける手段を必要と
する欠点がある。
本発明は、従来のロータリエンコーダの異常検出方式に
おける上記問題点を解消するためになされたもので、エ
ンコーダの分解能及びモータの回転速度に因らず、確実
に且つ直ちにエンコーダの異常検出ができ、更にモータ
の停止時及び起動時における誤検出を防止できるように
したサーボモータにおけるロータリエンコーダの異常検
出装置を提供することを目的とする。
おける上記問題点を解消するためになされたもので、エ
ンコーダの分解能及びモータの回転速度に因らず、確実
に且つ直ちにエンコーダの異常検出ができ、更にモータ
の停止時及び起動時における誤検出を防止できるように
したサーボモータにおけるロータリエンコーダの異常検
出装置を提供することを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、ＡＣサーボモータやブラシレス
サーボモータ等のサーボモータに備えられたロータリエ
ンコーダから出力されるモータの回転数に比例する２相
パルス信号の伝送時の異常検出を、ロータの回転位置を
示す３相パルス信号の各エツジ間における前記２相パル
ス信号のエツジの有無を検出・記憶する手段によって行
うロータリエンコーダの異常検出装置において、前記検
出・記憶手段のセット及びリセット信号の両方を、前記
３相パルス信号の各エツジの内の任意の１つより生成す
るように構成するものである。
決するため、本発明は、ＡＣサーボモータやブラシレス
サーボモータ等のサーボモータに備えられたロータリエ
ンコーダから出力されるモータの回転数に比例する２相
パルス信号の伝送時の異常検出を、ロータの回転位置を
示す３相パルス信号の各エツジ間における前記２相パル
ス信号のエツジの有無を検出・記憶する手段によって行
うロータリエンコーダの異常検出装置において、前記検
出・記憶手段のセット及びリセット信号の両方を、前記
３相パルス信号の各エツジの内の任意の１つより生成す
るように構成するものである。
このような構成のロータリエンコーダの異常検出装置に
おいては、３相パルス信号発生手段から発生する３相パ
ルスの各信号エツジ間において、エツジ検出・記憶手段
によって２相パルス信号のエツジの有無が検出される。
おいては、３相パルス信号発生手段から発生する３相パ
ルスの各信号エツジ間において、エツジ検出・記憶手段
によって２相パルス信号のエツジの有無が検出される。
ロータリエンコーダに故障がなく２相パルスの伝送に異
常がなければ、３相パルスの各信号エツジ間に２相パル
ス信号のエツジが検出され、また２相パルス信号に異常
があるときには、２相パルス信号のエツジの検出が行わ
れない、したがってエツジ検出・記憶手段による２相パ
ルス信号のエツジ検出の有無により、２相パルス信号の
異常を検出することが可能となり、これによりロータリ
エンコーダの分解能及びモータの回転速度に因らず異常
状態を検出することができる。またエツジ検出・記憶手
段のセット及びリセット信号を３相パルス信号の同一の
各エツジより生成することにより、ロータリエンコーダ
の異常を直ちに検出することが可能となる。更にまたモ
ータの停止時には３相パルスはその発生を停止しており
、モータの起動に対応して２相パルス信号のエツジの有
無を検出・記憶する手段のセット及びリセット信号が発
生するため、モータの停止時及び起動時における誤検出
を有効に防止することができる。
常がなければ、３相パルスの各信号エツジ間に２相パル
ス信号のエツジが検出され、また２相パルス信号に異常
があるときには、２相パルス信号のエツジの検出が行わ
れない、したがってエツジ検出・記憶手段による２相パ
ルス信号のエツジ検出の有無により、２相パルス信号の
異常を検出することが可能となり、これによりロータリ
エンコーダの分解能及びモータの回転速度に因らず異常
状態を検出することができる。またエツジ検出・記憶手
段のセット及びリセット信号を３相パルス信号の同一の
各エツジより生成することにより、ロータリエンコーダ
の異常を直ちに検出することが可能となる。更にまたモ
ータの停止時には３相パルスはその発生を停止しており
、モータの起動に対応して２相パルス信号のエツジの有
無を検出・記憶する手段のセット及びリセット信号が発
生するため、モータの停止時及び起動時における誤検出
を有効に防止することができる。
本発明は、先に述べたように、ロータリエンコーダより
出力されるモータの回転数に比例する２相パルス信号Ａ
、Ｂの異常を検出するために、ロータの回転位置を示す
３相パルス信号Ｕ、 Ｖ、 Ｗを利用するものであるが
、前記２相パルス信号Ａ。
出力されるモータの回転数に比例する２相パルス信号Ａ
、Ｂの異常を検出するために、ロータの回転位置を示す
３相パルス信号Ｕ、 Ｖ、 Ｗを利用するものであるが
、前記２相パルス信号Ａ。
Ｂ及び３相パルス信号Ｕ、 Ｖ、 Ｗの関係を示す第１
図を参照しながら、まず本発明の原理について説明する
。
図を参照しながら、まず本発明の原理について説明する
。
前記３相パルス信号Ｕ、Ｖ、Ｗは、機械角３６０゜（１
回転）が２周期に対応する信号で、互いに位相差が機械
角で６０″ある信号である。また２相パルス信号Ａ、Ｂ
は、互いに位相差が電気角で９０°あり、前記３相パル
ス信号Ｕ、 Ｖ、 Ｗとは非同期の信号で、その周期は
エンコーダの分解能ｎ（１回転あたりのパルス数）によ
り定まっている。なお第１図において、ＳＴＯ，Ｓｒ２
．Ｓｒ１は、それぞれ３相パルス信号Ｕ、Ｖ、Ｗの立ち
上がりエツジを示し、Ｓｒ３．Ｓｒ５．ＳＴＩは、それ
ぞれ３相パルス信号Ｕ、 Ｖ、 Ｗの立ち下がりエツジ
を示している。
回転）が２周期に対応する信号で、互いに位相差が機械
角で６０″ある信号である。また２相パルス信号Ａ、Ｂ
は、互いに位相差が電気角で９０°あり、前記３相パル
ス信号Ｕ、 Ｖ、 Ｗとは非同期の信号で、その周期は
エンコーダの分解能ｎ（１回転あたりのパルス数）によ
り定まっている。なお第１図において、ＳＴＯ，Ｓｒ２
．Ｓｒ１は、それぞれ３相パルス信号Ｕ、Ｖ、Ｗの立ち
上がりエツジを示し、Ｓｒ３．Ｓｒ５．ＳＴＩは、それ
ぞれ３相パルス信号Ｕ、 Ｖ、 Ｗの立ち下がりエツジ
を示している。
まずモータ回転動作時におけるロータリエンコーダの異
常検出について説明する。もしエンコーダに故障がな（
，２相パルス信号Ａ、 Ｂ及び３相パルス信号Ｕ、Ｖ、
Ｗの伝送に異常がなければ、３相パルス信号Ｕ、Ｖ、Ｗ
の各エツジ間においては、必ず前記２相パルス信号Ａ、
Ｂのエツジが検出可能である。これに対し２相パルス信
号Ａ、 Ｂに異常がある場合には、各エツジが検出不可
能になり、このエツジの有無を検出・記憶する手段を備
えることにより、Ａ相及びＢ相パルス信号の異常を検出
することが可能となる。
常検出について説明する。もしエンコーダに故障がな（
，２相パルス信号Ａ、 Ｂ及び３相パルス信号Ｕ、Ｖ、
Ｗの伝送に異常がなければ、３相パルス信号Ｕ、Ｖ、Ｗ
の各エツジ間においては、必ず前記２相パルス信号Ａ、
Ｂのエツジが検出可能である。これに対し２相パルス信
号Ａ、 Ｂに異常がある場合には、各エツジが検出不可
能になり、このエツジの有無を検出・記憶する手段を備
えることにより、Ａ相及びＢ相パルス信号の異常を検出
することが可能となる。
次に具体的な実施例について説明する。第２図は、本発
明に係るロータリエンコーダの異常検出装置の実施例を
示す回路構成図である。この実施例は、Ａ相及びＢ相の
２相パルス信号の異常検出をそれぞれ別々に行ったのち
に、論理和をとって出力するようにしたものである。
明に係るロータリエンコーダの異常検出装置の実施例を
示す回路構成図である。この実施例は、Ａ相及びＢ相の
２相パルス信号の異常検出をそれぞれ別々に行ったのち
に、論理和をとって出力するようにしたものである。
第２図において、１はＤ−ＦＦ回路からなるエツジ検出
記憶回路で、そのクロック端子にはＡ相パルス信号φＡ
が入力され、Ｑ出力は出力記憶回路２のＤ端子に入力さ
れるようになっている。そして前記エツジ検出記憶回路
１及び出力記憶回路２とでＡ相パルス信号φＡの異常検
出回路３を構成している。同様にＢ相パルス信号φＢの
異常検出回路４も、Ｄ−ＦＦ回路からなるエツジ検出記
憶回路１とＤ−ＦＦ回路からなる出力記憶回路２とで構
成されている。そしてＡ相パルス信号φＡの異常検出回
路３及びＢ相パルス信号φＢの異常検出回路４の各出力
記憶回路２の各Ｑ出力は、ＯＲ回路５を介してＤ−ＦＦ
回路からなる検出記憶回路６のクロック端子に入力され
、そのＱ出力端子よりロータリエンコーダの異常検出信
号ＥＮＣＥＲＲが出力されるようになっている。
記憶回路で、そのクロック端子にはＡ相パルス信号φＡ
が入力され、Ｑ出力は出力記憶回路２のＤ端子に入力さ
れるようになっている。そして前記エツジ検出記憶回路
１及び出力記憶回路２とでＡ相パルス信号φＡの異常検
出回路３を構成している。同様にＢ相パルス信号φＢの
異常検出回路４も、Ｄ−ＦＦ回路からなるエツジ検出記
憶回路１とＤ−ＦＦ回路からなる出力記憶回路２とで構
成されている。そしてＡ相パルス信号φＡの異常検出回
路３及びＢ相パルス信号φＢの異常検出回路４の各出力
記憶回路２の各Ｑ出力は、ＯＲ回路５を介してＤ−ＦＦ
回路からなる検出記憶回路６のクロック端子に入力され
、そのＱ出力端子よりロータリエンコーダの異常検出信
号ＥＮＣＥＲＲが出力されるようになっている。
なおＡ相及びＢ相パルス信号φＡ、φＢの異常検出回路
３，４を構成しているエツジ検出記憶回路ｌのセット端
子否、出力記憶回路２のリセット端子Ｒ及び検出記憶回
路６のリセット端子Ｒには、それぞれリセット信号ＲＥ
ＳＥＴが入力され、エツジ検出記憶回路ｌのリセット端
子Ｒ及び出力記憶回路２のクロック端子には、後述のＵ
、Ｖ、Ｗの３相パルス信号φＵ、φ■、φＷのエツジに
基づいて形成される微分出力がそれぞれ入力されるよう
になっている。
３，４を構成しているエツジ検出記憶回路ｌのセット端
子否、出力記憶回路２のリセット端子Ｒ及び検出記憶回
路６のリセット端子Ｒには、それぞれリセット信号ＲＥ
ＳＥＴが入力され、エツジ検出記憶回路ｌのリセット端
子Ｒ及び出力記憶回路２のクロック端子には、後述のＵ
、Ｖ、Ｗの３相パルス信号φＵ、φ■、φＷのエツジに
基づいて形成される微分出力がそれぞれ入力されるよう
になっている。
７．８．９は、それぞれ縦続接続された第１〜第３Ｄ−
ＦＦ回路で、第１Ｄ−ＦＦ回路７のＤ端子にはＵ相パル
ス信号φＵが入力され、第１Ｄ−ＦＦ回路７のＱ出力端
子及び第２Ｄ−ＦＦ回路８のＱ出力端子は第１ＮＡＮＤ
回路１０の入力端に接続され、第２ Ｄ−Ｆ Ｆ回路８
のＱ出力端子及び第３Ｄ−ＦＦ回路９の百出力端子は第
２ＮＡＮＤ回路１１の入力端に接続されている。そして
第１〜第３Ｄ−ＦＦ回路７，８．９の各クロック端子に
は、それぞれシステムクロックＣＬＫが入力されていて
、これらの第１〜第３Ｄ−ＦＦ回路７，８．９及び第１
及び第２ＮＡＮＤ回路１０．１１とでＵ相微分回路１２
を構成している。
ＦＦ回路で、第１Ｄ−ＦＦ回路７のＤ端子にはＵ相パル
ス信号φＵが入力され、第１Ｄ−ＦＦ回路７のＱ出力端
子及び第２Ｄ−ＦＦ回路８のＱ出力端子は第１ＮＡＮＤ
回路１０の入力端に接続され、第２ Ｄ−Ｆ Ｆ回路８
のＱ出力端子及び第３Ｄ−ＦＦ回路９の百出力端子は第
２ＮＡＮＤ回路１１の入力端に接続されている。そして
第１〜第３Ｄ−ＦＦ回路７，８．９の各クロック端子に
は、それぞれシステムクロックＣＬＫが入力されていて
、これらの第１〜第３Ｄ−ＦＦ回路７，８．９及び第１
及び第２ＮＡＮＤ回路１０．１１とでＵ相微分回路１２
を構成している。
Ｖ相微分回路１３及びＷ相微分回路１４も、前記Ｕ相微
分回路１２と同様に構成され、各微分回路１３１４の第
１Ｄ−ＦＦ回路７のＤ端子には、それぞれＶ相パルス信
号φ■、Ｗ相パルス信号φＷが入力されている。そして
各相微分回路１２．１３．１４の各第２ＮＡＮＤ回路１
１の各出力はＡＮＤ回路１５に入力され、その出力が前
記Ａ相及びＢ相パルス信号φＡ、φＢの異常検出回路３
．４を構成する各エツジ検出記憶回路１のリセット端子
Ｒに入力され、一方各相微分回路１２．１３．１４の各
第１ＮＡＮＤ回路１０の各出力は第３ＮＡＮＤ回路１６
に入力され、その出力が前記Ａ相及びＢ相パルス信号φ
Ａ、φＢの異常検出回路３．４を構成する各出力記憶回
路２のクロック端子に入力されるように構成されている
。
分回路１２と同様に構成され、各微分回路１３１４の第
１Ｄ−ＦＦ回路７のＤ端子には、それぞれＶ相パルス信
号φ■、Ｗ相パルス信号φＷが入力されている。そして
各相微分回路１２．１３．１４の各第２ＮＡＮＤ回路１
１の各出力はＡＮＤ回路１５に入力され、その出力が前
記Ａ相及びＢ相パルス信号φＡ、φＢの異常検出回路３
．４を構成する各エツジ検出記憶回路１のリセット端子
Ｒに入力され、一方各相微分回路１２．１３．１４の各
第１ＮＡＮＤ回路１０の各出力は第３ＮＡＮＤ回路１６
に入力され、その出力が前記Ａ相及びＢ相パルス信号φ
Ａ、φＢの異常検出回路３．４を構成する各出力記憶回
路２のクロック端子に入力されるように構成されている
。
次にこのように構成されたロータリエンコーダの異常検
出装置の動作を、第３図に示したタイミングチャートを
参照しながら説明する。第３図のタイミングチャートは
、２相パルス信号φＡ、φＢの中、Ａ相パルス信号φＡ
に異常が発生し、３相パルス信号φＵ、φ■、φＷの中
、Ｕ相パルス信号φＵの立ち上がりエツジが最初に検出
された場合を示している。
出装置の動作を、第３図に示したタイミングチャートを
参照しながら説明する。第３図のタイミングチャートは
、２相パルス信号φＡ、φＢの中、Ａ相パルス信号φＡ
に異常が発生し、３相パルス信号φＵ、φ■、φＷの中
、Ｕ相パルス信号φＵの立ち上がりエツジが最初に検出
された場合を示している。
まずリセット信号ＲＥＳＥＴの解除後モータが回転を開
始すると、ロータリエンコーダから前記第１図に示した
ような対応関係で２相パルス信号φＡ、φＢ及び３相パ
ルス信号φＵ、φ■、φＷが出力される。Ａ相パルス信
号φＡが正常に異常検出回路３のエツジ検出記憶回路ｌ
に入力されれば、該エツジ検出記憶回路１はセットされ
、その百出力はＬレベルとなる。次にＵ相微分回路１２
においてＵ相パルス信号φＵの立ち上がりエツジが検出
されると、その第１及び第２８ＡＮＤ回路１０゜１１の
出力側には、第３図のタイミングチャートにおいて、［
相］−ｏｕｔ、■−ｏｕｔで示すパルスが生成される。
始すると、ロータリエンコーダから前記第１図に示した
ような対応関係で２相パルス信号φＡ、φＢ及び３相パ
ルス信号φＵ、φ■、φＷが出力される。Ａ相パルス信
号φＡが正常に異常検出回路３のエツジ検出記憶回路ｌ
に入力されれば、該エツジ検出記憶回路１はセットされ
、その百出力はＬレベルとなる。次にＵ相微分回路１２
においてＵ相パルス信号φＵの立ち上がりエツジが検出
されると、その第１及び第２８ＡＮＤ回路１０゜１１の
出力側には、第３図のタイミングチャートにおいて、［
相］−ｏｕｔ、■−ｏｕｔで示すパルスが生成される。
ここで、＠−ｏｕｔで示されるパルスの立ち下がりタイ
ミングによって、Ａ相パルス信号φＡの異常検出回路３
における出力記憶回路２は、そのエツジ検出記憶回路１
の状態を記憶するが、前述のようにエツジ検出記憶回路
１のＱ出力はＬレベル、すなわちＡ相パルス信号φＡの
エツジ検出が行われたことを示しているために、出力記
憶回路２のＱ出力はＬレベルのままであり、したがって
ＯＲ回路５及び検出記憶回路６には変化がなく、検出記
憶回路６のＱ出力ＥＮＣＥＲＲはＬレベルのままである
。
ミングによって、Ａ相パルス信号φＡの異常検出回路３
における出力記憶回路２は、そのエツジ検出記憶回路１
の状態を記憶するが、前述のようにエツジ検出記憶回路
１のＱ出力はＬレベル、すなわちＡ相パルス信号φＡの
エツジ検出が行われたことを示しているために、出力記
憶回路２のＱ出力はＬレベルのままであり、したがって
ＯＲ回路５及び検出記憶回路６には変化がなく、検出記
憶回路６のＱ出力ＥＮＣＥＲＲはＬレベルのままである
。
次にＷ相パルス信号φＷの立ち上がり工・フジ検出後に
Ａ相パルス信号φＡに異常が発生した場合の動作につい
て説明する。Ｗ相パルス信号φＷの立ち上がりエツジ検
出後、Ａ相パルス信号φＡの異常検出回路３のエツジ検
出記憶回路１は、Ｗ相微分回路１４の第２８ＡＮＤ回路
１１の出力によりＡＮＤ回路１５を介して、リセットが
かけられるが、Ａ相パルス信号φＡのエツジが検出でき
ず、したがってＡ相パルス信号φＡの異常検出回路３の
エツジ検出記憶回路１の百出力はＨレベルの状態で、Ｕ
相パルス信号φＵの立ち上がりエツジを検出する。した
がってＡ相パルス信号φＡの異常検出回路３の出力記憶
回路２のＱ出力はＬレベルからＨレベルに変化するため
、ＯＲ回路５を介して検出記憶回路６をセットし、その
Ｑ出力ＥＮＣＥＲＲはＨレベルとなり、Ａ相パルス信号
φＡの異常を検出することができる。
Ａ相パルス信号φＡに異常が発生した場合の動作につい
て説明する。Ｗ相パルス信号φＷの立ち上がりエツジ検
出後、Ａ相パルス信号φＡの異常検出回路３のエツジ検
出記憶回路１は、Ｗ相微分回路１４の第２８ＡＮＤ回路
１１の出力によりＡＮＤ回路１５を介して、リセットが
かけられるが、Ａ相パルス信号φＡのエツジが検出でき
ず、したがってＡ相パルス信号φＡの異常検出回路３の
エツジ検出記憶回路１の百出力はＨレベルの状態で、Ｕ
相パルス信号φＵの立ち上がりエツジを検出する。した
がってＡ相パルス信号φＡの異常検出回路３の出力記憶
回路２のＱ出力はＬレベルからＨレベルに変化するため
、ＯＲ回路５を介して検出記憶回路６をセットし、その
Ｑ出力ＥＮＣＥＲＲはＨレベルとなり、Ａ相パルス信号
φＡの異常を検出することができる。
上記動作の説明においては、Ａ相パルス信号φＡの異常
検出について述べたが、Ｂ相パルス信号φＢの異常検出
も全く同様に検出することが可能である。更に第２図に
示した本実施例の回路構成によれば、Ｕ相パルス信号φ
Ｕの立ち上がりエツジのみならず、■相パルス信号φＶ
及びＷ相パルス信号φＷの立ち上がりエツジをも検出し
、前記Ａ相及びＢ相パルス信号φＡ、φＢの異常検出回
路のセット及びリセット信号を発生させることができ、
それにより機械角で６０°の範囲内でロータリエンコー
ダの異常が検出可能となる。
検出について述べたが、Ｂ相パルス信号φＢの異常検出
も全く同様に検出することが可能である。更に第２図に
示した本実施例の回路構成によれば、Ｕ相パルス信号φ
Ｕの立ち上がりエツジのみならず、■相パルス信号φＶ
及びＷ相パルス信号φＷの立ち上がりエツジをも検出し
、前記Ａ相及びＢ相パルス信号φＡ、φＢの異常検出回
路のセット及びリセット信号を発生させることができ、
それにより機械角で６０°の範囲内でロータリエンコー
ダの異常が検出可能となる。
また上記実施例では３相パルス信号φＵ、φＶ。
φＷの立ち上がりエツジのみ検出して２相パルス信号φ
Ａ、φＢの異常検出回路のセット及びリセット信号を発
生するようにしたものを示したが、３相パルス信号φＵ
、φＶ、φＷの立ち下がりエツジをも検出する回路構成
とすることにより、機械角３０°の範囲内でロータリエ
ンコーダの異常が検出可能となる。
Ａ、φＢの異常検出回路のセット及びリセット信号を発
生するようにしたものを示したが、３相パルス信号φＵ
、φＶ、φＷの立ち下がりエツジをも検出する回路構成
とすることにより、機械角３０°の範囲内でロータリエ
ンコーダの異常が検出可能となる。
以上実施例に基づいて説明したように、本発明によれば
、ロータリエンコーダの分解能及びモータの回転速度に
因らず異常状態を検出でき、更にモータの停止時及び起
動時における誤検出を有効に防止することができる。ま
た２相パルス信号のエツジの有無を検出・記憶する手段
のセット及びリセット信号を３相パルス信号の同一の各
エツジより生成するように構成しているので、ロータリ
エンコーダの異常を直ちに検出することができる。
、ロータリエンコーダの分解能及びモータの回転速度に
因らず異常状態を検出でき、更にモータの停止時及び起
動時における誤検出を有効に防止することができる。ま
た２相パルス信号のエツジの有無を検出・記憶する手段
のセット及びリセット信号を３相パルス信号の同一の各
エツジより生成するように構成しているので、ロータリ
エンコーダの異常を直ちに検出することができる。
第１図は、本発明に係るロータリエンコーダの異常検出
装置の原理を説明するための２相パルス信号及び３相パ
ルス信号の対応関係を示す図、第２図は、本発明に係る
ロータリエンコーダの異常検出装置の実施例を示す回路
構成図、第３図は、第２図の動作を説明するための各部
の信号波形を示す図、第４図は、従来の異常検出方式を
示すブロック構成図、第５図は、第４図の動作を説明す
るための各部の信号波形図である。 図において、■はエツジ検出記憶回路、２は出力記憶回
路、３はＡ相パルス信号φＡの異常検出回路、４はＢ相
パルス信号φＢの異常検出回路、６は検出記憶回路、１
２はＵ相パルス信号φＵの微分回路、１３はＶ相パルス
信号φ■の微分回路、１４はＷ相パルス信号φＷの微分
回路を示す。 第１図 特許出願人 オリンパス光学工業株式会社ほか１名
装置の原理を説明するための２相パルス信号及び３相パ
ルス信号の対応関係を示す図、第２図は、本発明に係る
ロータリエンコーダの異常検出装置の実施例を示す回路
構成図、第３図は、第２図の動作を説明するための各部
の信号波形を示す図、第４図は、従来の異常検出方式を
示すブロック構成図、第５図は、第４図の動作を説明す
るための各部の信号波形図である。 図において、■はエツジ検出記憶回路、２は出力記憶回
路、３はＡ相パルス信号φＡの異常検出回路、４はＢ相
パルス信号φＢの異常検出回路、６は検出記憶回路、１
２はＵ相パルス信号φＵの微分回路、１３はＶ相パルス
信号φ■の微分回路、１４はＷ相パルス信号φＷの微分
回路を示す。 第１図 特許出願人 オリンパス光学工業株式会社ほか１名
Claims (1)
- １、ＡＣサーボモータやブラシレスサーボモータ等のサ
ーボモータに備えられたロータリエンコーダから出力さ
れるモータの回転数に比例する２相パルス信号の伝送時
の異常検出を、ロータの回転位置を示す３相パルス信号
の各エッジ間における前記２相パルス信号のエッジの有
無を検出・記憶する手段によって行うロータリエンコー
ダの異常検出装置において、前記検出・記憶手段のセッ
ト及びリセット信号の両方を、前記３相パルス信号の各
エッジの内の任意の１つより生成するように構成したこ
とを特徴とするロータリエンコーダの異常検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096212A JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2096212A JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04287A true JPH04287A (ja) | 1992-01-06 |
| JP2917041B2 JP2917041B2 (ja) | 1999-07-12 |
Family
ID=14158940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2096212A Expired - Fee Related JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917041B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE33294E (en) * | 1983-06-01 | 1990-08-14 | Tdk Corporation | Casing for magnetic tape cassette |
| US7633548B2 (en) | 2000-03-09 | 2009-12-15 | Fujifilm Corporation | Image capturing apparatus with a lens barrier that is a portion of a body of the image capturing apparatus |
| US8323929B2 (en) | 1999-06-17 | 2012-12-04 | Becton, Dickinson And Company | Methods for detecting nucleic acid sequence variations |
-
1990
- 1990-04-13 JP JP2096212A patent/JP2917041B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE33294E (en) * | 1983-06-01 | 1990-08-14 | Tdk Corporation | Casing for magnetic tape cassette |
| US8323929B2 (en) | 1999-06-17 | 2012-12-04 | Becton, Dickinson And Company | Methods for detecting nucleic acid sequence variations |
| US7633548B2 (en) | 2000-03-09 | 2009-12-15 | Fujifilm Corporation | Image capturing apparatus with a lens barrier that is a portion of a body of the image capturing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917041B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010203903A (ja) | 異常監視装置 | |
| JPH04287A (ja) | ロータリエンコーダの異常検出装置 | |
| JPH03235685A (ja) | ロータリエンコーダの異常検出方法及びその装置 | |
| JP3168861B2 (ja) | ロータリエンコーダ受信回路 | |
| JPH09280891A (ja) | ロータリーエンコーダ | |
| JPH11160101A (ja) | 回転センサ及びそれを用いた永久磁石型同期機の制御装置及び回転センサの故障判定方法 | |
| JPH0854254A (ja) | アブソリュートエンコーダ | |
| JP4631427B2 (ja) | 回転速度検出器の故障検出装置 | |
| JP2010276417A (ja) | 断線検出装置および断線検出方法 | |
| JP2587465B2 (ja) | パルスエンコーダ異常検出装置 | |
| JPS63284415A (ja) | エンコ−ダの異常検出回路 | |
| JP2001201364A (ja) | 磁気エンコーダの異常検出回路 | |
| JP2675225B2 (ja) | ブラシレスモータ制御用エンコーダ装置 | |
| JPS59174763A (ja) | 回転体の回転速度，位置検出装置 | |
| JP2008109811A (ja) | 同期電動機の初期位相検出装置 | |
| JPS61207967A (ja) | 電動機の速度制御装置 | |
| US20080106231A1 (en) | Chattering Preventing Circuit, Waveform Shaping Circuit Including Chattering Preventing Circuit, and Three-Phase Motor Drive Control Circuit Including Waveform Shaping Circuit | |
| JPH05118871A (ja) | エンコーダの異常検出方法 | |
| JP3253890B2 (ja) | ブラシレスモータ制御用エンコーダ装置 | |
| JPH0560571A (ja) | エンコーダの異常検出方法 | |
| JP2009044905A (ja) | 同期電動機の初期位相検出装置 | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JPH04340608A (ja) | 回転軸制御方法および装置 | |
| JPH09236613A (ja) | 回転検出方法、及び回転検出装置 | |
| JPS62285009A (ja) | 位置検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |