JPH04287A - ロータリエンコーダの異常検出装置 - Google Patents
ロータリエンコーダの異常検出装置Info
- Publication number
- JPH04287A JPH04287A JP2096212A JP9621290A JPH04287A JP H04287 A JPH04287 A JP H04287A JP 2096212 A JP2096212 A JP 2096212A JP 9621290 A JP9621290 A JP 9621290A JP H04287 A JPH04287 A JP H04287A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase pulse
- pulse signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005856 abnormality Effects 0.000 title claims abstract description 66
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 3
- 101150103383 phiA gene Proteins 0.000 abstract 2
- 238000003708 edge detection Methods 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、制御用ACサーボモータ及びブラシレスサ
ーボモータ等に備えられたロータリエンコーダの出力信
号の異常を正確且つ直ちに検出することの可能なロータ
リエンコーダの異常検出装置に関する。
ーボモータ等に備えられたロータリエンコーダの出力信
号の異常を正確且つ直ちに検出することの可能なロータ
リエンコーダの異常検出装置に関する。
一般に、制御用ACサーボモータやブラシレスサーボモ
ータ等のサーボモータにおいては、該サーボモータに備
えられたロータリエンコーダの出力信号の異常を検出し
、その検出出力をモータ駆動制御回路にフィードバック
することにより、サーボモータの暴走の阻止が計られて
いる。
ータ等のサーボモータにおいては、該サーボモータに備
えられたロータリエンコーダの出力信号の異常を検出し
、その検出出力をモータ駆動制御回路にフィードバック
することにより、サーボモータの暴走の阻止が計られて
いる。
かかるロータリエンコーダの出力信号の異常検出方式に
は種々のものが提案されているが、ロータリエンコーダ
から出力されるモータの回転数に比例する互いに位相が
90°異なる2相体号A、 Bの、差動信号に因らな
い伝送方式における異常検出方法としては、例えば特開
昭60−154 L 10号には、2相体号A、 Bの
各信号の立ち上がりエツジによりワンショットパルスを
発生させ、その論理積をとり異常検出を行うものが提案
されており、第4図に示すような回路構成になっている
。
は種々のものが提案されているが、ロータリエンコーダ
から出力されるモータの回転数に比例する互いに位相が
90°異なる2相体号A、 Bの、差動信号に因らな
い伝送方式における異常検出方法としては、例えば特開
昭60−154 L 10号には、2相体号A、 Bの
各信号の立ち上がりエツジによりワンショットパルスを
発生させ、その論理積をとり異常検出を行うものが提案
されており、第4図に示すような回路構成になっている
。
すなわち第4図に示すように、モータ101に接続され
たロータリエンコーダ102からA相及びB相の2相パ
ルスa、bを出力させ、それぞれワンショットパルス発
生器103.104に入力する。そして該ワンショット
パルス発生器103.104の各出力信号c、dは論理
積回路105に入力させ、該論理積回路105の論理積
出力eを出力回路106を介してチエツク信号fとして
出力させるように構成されている。
たロータリエンコーダ102からA相及びB相の2相パ
ルスa、bを出力させ、それぞれワンショットパルス発
生器103.104に入力する。そして該ワンショット
パルス発生器103.104の各出力信号c、dは論理
積回路105に入力させ、該論理積回路105の論理積
出力eを出力回路106を介してチエツク信号fとして
出力させるように構成されている。
次にこのように構成された異常検出方式の動作を、第5
図に示した各信号のタイミングチャートを参照しながら
説明する。ロータリエンコーダ102の出力信号である
A相及びB相パルスa、bは、第5図に示すように互い
に90°位相差をもった信号であり、その立ち上がりエ
ツジによってトリガされ、ワンショットパルス発生器1
03.104により、c、dに示すような信号を発生す
る0通常エンコーダ102が正常に動作しており断線等
による信号の途絶がなければ、論理積回路105の論理
積出力eは常にHレベルとなる。
図に示した各信号のタイミングチャートを参照しながら
説明する。ロータリエンコーダ102の出力信号である
A相及びB相パルスa、bは、第5図に示すように互い
に90°位相差をもった信号であり、その立ち上がりエ
ツジによってトリガされ、ワンショットパルス発生器1
03.104により、c、dに示すような信号を発生す
る0通常エンコーダ102が正常に動作しており断線等
による信号の途絶がなければ、論理積回路105の論理
積出力eは常にHレベルとなる。
もし各相パルスa、bに異常が発生すると、出力信号c
、dはトリガ後所定時間でLレベルとなるために(第5
図の図示例では出力信号d)、論理積出力eもLレベル
となる。したがってエンコーダ102の分解能と制御可
能な最低回転速度から、ワンショットパルス発生器から
出力されるワンショットパルスの幅を設定することによ
り、この論理積回路の出力のチエツク信号fより、エン
コーダの故障や信号線の断線等を検出することができる
。
、dはトリガ後所定時間でLレベルとなるために(第5
図の図示例では出力信号d)、論理積出力eもLレベル
となる。したがってエンコーダ102の分解能と制御可
能な最低回転速度から、ワンショットパルス発生器から
出力されるワンショットパルスの幅を設定することによ
り、この論理積回路の出力のチエツク信号fより、エン
コーダの故障や信号線の断線等を検出することができる
。
ところで、上記従来提案されたロータリエンコーダの異
常検出方式においては、エンコーダの分解能及び制御可
能な最低回転速度の設定により、エンコーダより出力さ
れるA相及びB相パルス信号の周期が変化してしまうた
め、これらのパルス信号の立ち上がりエツジをトリガと
してワンショットパルス発生器で生成するワンショット
パルスの幅を、前記2相パルス信号の周期に対応する値
に設定しなければならず、各種エンコーダ分解能及び最
低回転速度に対応しなければならないシステムにおいて
は、前述の問題点を解決するために、周期をプログラマ
ブルに設定可能なワンショットパルス発生器等の手段を
必要とするという欠点があった。
常検出方式においては、エンコーダの分解能及び制御可
能な最低回転速度の設定により、エンコーダより出力さ
れるA相及びB相パルス信号の周期が変化してしまうた
め、これらのパルス信号の立ち上がりエツジをトリガと
してワンショットパルス発生器で生成するワンショット
パルスの幅を、前記2相パルス信号の周期に対応する値
に設定しなければならず、各種エンコーダ分解能及び最
低回転速度に対応しなければならないシステムにおいて
は、前述の問題点を解決するために、周期をプログラマ
ブルに設定可能なワンショットパルス発生器等の手段を
必要とするという欠点があった。
また、この問題点とは別に、従来のロータリエンコーダ
の異常検出方式においては、モータが停止している状態
及びその起動時において、A相及びB相パルス信号の立
ち上がりエツジを検出することができないために、ワン
ショットパルスを生成できず、したがってエンコーダ異
常検出信号を出力してしまうことを避ける手段を必要と
する欠点がある。
の異常検出方式においては、モータが停止している状態
及びその起動時において、A相及びB相パルス信号の立
ち上がりエツジを検出することができないために、ワン
ショットパルスを生成できず、したがってエンコーダ異
常検出信号を出力してしまうことを避ける手段を必要と
する欠点がある。
本発明は、従来のロータリエンコーダの異常検出方式に
おける上記問題点を解消するためになされたもので、エ
ンコーダの分解能及びモータの回転速度に因らず、確実
に且つ直ちにエンコーダの異常検出ができ、更にモータ
の停止時及び起動時における誤検出を防止できるように
したサーボモータにおけるロータリエンコーダの異常検
出装置を提供することを目的とする。
おける上記問題点を解消するためになされたもので、エ
ンコーダの分解能及びモータの回転速度に因らず、確実
に且つ直ちにエンコーダの異常検出ができ、更にモータ
の停止時及び起動時における誤検出を防止できるように
したサーボモータにおけるロータリエンコーダの異常検
出装置を提供することを目的とする。
〔課題を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、ACサーボモータやブラシレス
サーボモータ等のサーボモータに備えられたロータリエ
ンコーダから出力されるモータの回転数に比例する2相
パルス信号の伝送時の異常検出を、ロータの回転位置を
示す3相パルス信号の各エツジ間における前記2相パル
ス信号のエツジの有無を検出・記憶する手段によって行
うロータリエンコーダの異常検出装置において、前記検
出・記憶手段のセット及びリセット信号の両方を、前記
3相パルス信号の各エツジの内の任意の1つより生成す
るように構成するものである。
決するため、本発明は、ACサーボモータやブラシレス
サーボモータ等のサーボモータに備えられたロータリエ
ンコーダから出力されるモータの回転数に比例する2相
パルス信号の伝送時の異常検出を、ロータの回転位置を
示す3相パルス信号の各エツジ間における前記2相パル
ス信号のエツジの有無を検出・記憶する手段によって行
うロータリエンコーダの異常検出装置において、前記検
出・記憶手段のセット及びリセット信号の両方を、前記
3相パルス信号の各エツジの内の任意の1つより生成す
るように構成するものである。
このような構成のロータリエンコーダの異常検出装置に
おいては、3相パルス信号発生手段から発生する3相パ
ルスの各信号エツジ間において、エツジ検出・記憶手段
によって2相パルス信号のエツジの有無が検出される。
おいては、3相パルス信号発生手段から発生する3相パ
ルスの各信号エツジ間において、エツジ検出・記憶手段
によって2相パルス信号のエツジの有無が検出される。
ロータリエンコーダに故障がなく2相パルスの伝送に異
常がなければ、3相パルスの各信号エツジ間に2相パル
ス信号のエツジが検出され、また2相パルス信号に異常
があるときには、2相パルス信号のエツジの検出が行わ
れない、したがってエツジ検出・記憶手段による2相パ
ルス信号のエツジ検出の有無により、2相パルス信号の
異常を検出することが可能となり、これによりロータリ
エンコーダの分解能及びモータの回転速度に因らず異常
状態を検出することができる。またエツジ検出・記憶手
段のセット及びリセット信号を3相パルス信号の同一の
各エツジより生成することにより、ロータリエンコーダ
の異常を直ちに検出することが可能となる。更にまたモ
ータの停止時には3相パルスはその発生を停止しており
、モータの起動に対応して2相パルス信号のエツジの有
無を検出・記憶する手段のセット及びリセット信号が発
生するため、モータの停止時及び起動時における誤検出
を有効に防止することができる。
常がなければ、3相パルスの各信号エツジ間に2相パル
ス信号のエツジが検出され、また2相パルス信号に異常
があるときには、2相パルス信号のエツジの検出が行わ
れない、したがってエツジ検出・記憶手段による2相パ
ルス信号のエツジ検出の有無により、2相パルス信号の
異常を検出することが可能となり、これによりロータリ
エンコーダの分解能及びモータの回転速度に因らず異常
状態を検出することができる。またエツジ検出・記憶手
段のセット及びリセット信号を3相パルス信号の同一の
各エツジより生成することにより、ロータリエンコーダ
の異常を直ちに検出することが可能となる。更にまたモ
ータの停止時には3相パルスはその発生を停止しており
、モータの起動に対応して2相パルス信号のエツジの有
無を検出・記憶する手段のセット及びリセット信号が発
生するため、モータの停止時及び起動時における誤検出
を有効に防止することができる。
本発明は、先に述べたように、ロータリエンコーダより
出力されるモータの回転数に比例する2相パルス信号A
、Bの異常を検出するために、ロータの回転位置を示す
3相パルス信号U、 V、 Wを利用するものであるが
、前記2相パルス信号A。
出力されるモータの回転数に比例する2相パルス信号A
、Bの異常を検出するために、ロータの回転位置を示す
3相パルス信号U、 V、 Wを利用するものであるが
、前記2相パルス信号A。
B及び3相パルス信号U、 V、 Wの関係を示す第1
図を参照しながら、まず本発明の原理について説明する
。
図を参照しながら、まず本発明の原理について説明する
。
前記3相パルス信号U、V、Wは、機械角360゜(1
回転)が2周期に対応する信号で、互いに位相差が機械
角で60″ある信号である。また2相パルス信号A、B
は、互いに位相差が電気角で90°あり、前記3相パル
ス信号U、 V、 Wとは非同期の信号で、その周期は
エンコーダの分解能n(1回転あたりのパルス数)によ
り定まっている。なお第1図において、STO,Sr2
.Sr1は、それぞれ3相パルス信号U、V、Wの立ち
上がりエツジを示し、Sr3.Sr5.STIは、それ
ぞれ3相パルス信号U、 V、 Wの立ち下がりエツジ
を示している。
回転)が2周期に対応する信号で、互いに位相差が機械
角で60″ある信号である。また2相パルス信号A、B
は、互いに位相差が電気角で90°あり、前記3相パル
ス信号U、 V、 Wとは非同期の信号で、その周期は
エンコーダの分解能n(1回転あたりのパルス数)によ
り定まっている。なお第1図において、STO,Sr2
.Sr1は、それぞれ3相パルス信号U、V、Wの立ち
上がりエツジを示し、Sr3.Sr5.STIは、それ
ぞれ3相パルス信号U、 V、 Wの立ち下がりエツジ
を示している。
まずモータ回転動作時におけるロータリエンコーダの異
常検出について説明する。もしエンコーダに故障がな(
,2相パルス信号A、 B及び3相パルス信号U、V、
Wの伝送に異常がなければ、3相パルス信号U、V、W
の各エツジ間においては、必ず前記2相パルス信号A、
Bのエツジが検出可能である。これに対し2相パルス信
号A、 Bに異常がある場合には、各エツジが検出不可
能になり、このエツジの有無を検出・記憶する手段を備
えることにより、A相及びB相パルス信号の異常を検出
することが可能となる。
常検出について説明する。もしエンコーダに故障がな(
,2相パルス信号A、 B及び3相パルス信号U、V、
Wの伝送に異常がなければ、3相パルス信号U、V、W
の各エツジ間においては、必ず前記2相パルス信号A、
Bのエツジが検出可能である。これに対し2相パルス信
号A、 Bに異常がある場合には、各エツジが検出不可
能になり、このエツジの有無を検出・記憶する手段を備
えることにより、A相及びB相パルス信号の異常を検出
することが可能となる。
次に具体的な実施例について説明する。第2図は、本発
明に係るロータリエンコーダの異常検出装置の実施例を
示す回路構成図である。この実施例は、A相及びB相の
2相パルス信号の異常検出をそれぞれ別々に行ったのち
に、論理和をとって出力するようにしたものである。
明に係るロータリエンコーダの異常検出装置の実施例を
示す回路構成図である。この実施例は、A相及びB相の
2相パルス信号の異常検出をそれぞれ別々に行ったのち
に、論理和をとって出力するようにしたものである。
第2図において、1はD−FF回路からなるエツジ検出
記憶回路で、そのクロック端子にはA相パルス信号φA
が入力され、Q出力は出力記憶回路2のD端子に入力さ
れるようになっている。そして前記エツジ検出記憶回路
1及び出力記憶回路2とでA相パルス信号φAの異常検
出回路3を構成している。同様にB相パルス信号φBの
異常検出回路4も、D−FF回路からなるエツジ検出記
憶回路1とD−FF回路からなる出力記憶回路2とで構
成されている。そしてA相パルス信号φAの異常検出回
路3及びB相パルス信号φBの異常検出回路4の各出力
記憶回路2の各Q出力は、OR回路5を介してD−FF
回路からなる検出記憶回路6のクロック端子に入力され
、そのQ出力端子よりロータリエンコーダの異常検出信
号ENCERRが出力されるようになっている。
記憶回路で、そのクロック端子にはA相パルス信号φA
が入力され、Q出力は出力記憶回路2のD端子に入力さ
れるようになっている。そして前記エツジ検出記憶回路
1及び出力記憶回路2とでA相パルス信号φAの異常検
出回路3を構成している。同様にB相パルス信号φBの
異常検出回路4も、D−FF回路からなるエツジ検出記
憶回路1とD−FF回路からなる出力記憶回路2とで構
成されている。そしてA相パルス信号φAの異常検出回
路3及びB相パルス信号φBの異常検出回路4の各出力
記憶回路2の各Q出力は、OR回路5を介してD−FF
回路からなる検出記憶回路6のクロック端子に入力され
、そのQ出力端子よりロータリエンコーダの異常検出信
号ENCERRが出力されるようになっている。
なおA相及びB相パルス信号φA、φBの異常検出回路
3,4を構成しているエツジ検出記憶回路lのセット端
子否、出力記憶回路2のリセット端子R及び検出記憶回
路6のリセット端子Rには、それぞれリセット信号RE
SETが入力され、エツジ検出記憶回路lのリセット端
子R及び出力記憶回路2のクロック端子には、後述のU
、V、Wの3相パルス信号φU、φ■、φWのエツジに
基づいて形成される微分出力がそれぞれ入力されるよう
になっている。
3,4を構成しているエツジ検出記憶回路lのセット端
子否、出力記憶回路2のリセット端子R及び検出記憶回
路6のリセット端子Rには、それぞれリセット信号RE
SETが入力され、エツジ検出記憶回路lのリセット端
子R及び出力記憶回路2のクロック端子には、後述のU
、V、Wの3相パルス信号φU、φ■、φWのエツジに
基づいて形成される微分出力がそれぞれ入力されるよう
になっている。
7.8.9は、それぞれ縦続接続された第1〜第3D−
FF回路で、第1D−FF回路7のD端子にはU相パル
ス信号φUが入力され、第1D−FF回路7のQ出力端
子及び第2D−FF回路8のQ出力端子は第1NAND
回路10の入力端に接続され、第2 D−F F回路8
のQ出力端子及び第3D−FF回路9の百出力端子は第
2NAND回路11の入力端に接続されている。そして
第1〜第3D−FF回路7,8.9の各クロック端子に
は、それぞれシステムクロックCLKが入力されていて
、これらの第1〜第3D−FF回路7,8.9及び第1
及び第2NAND回路10.11とでU相微分回路12
を構成している。
FF回路で、第1D−FF回路7のD端子にはU相パル
ス信号φUが入力され、第1D−FF回路7のQ出力端
子及び第2D−FF回路8のQ出力端子は第1NAND
回路10の入力端に接続され、第2 D−F F回路8
のQ出力端子及び第3D−FF回路9の百出力端子は第
2NAND回路11の入力端に接続されている。そして
第1〜第3D−FF回路7,8.9の各クロック端子に
は、それぞれシステムクロックCLKが入力されていて
、これらの第1〜第3D−FF回路7,8.9及び第1
及び第2NAND回路10.11とでU相微分回路12
を構成している。
V相微分回路13及びW相微分回路14も、前記U相微
分回路12と同様に構成され、各微分回路1314の第
1D−FF回路7のD端子には、それぞれV相パルス信
号φ■、W相パルス信号φWが入力されている。そして
各相微分回路12.13.14の各第2NAND回路1
1の各出力はAND回路15に入力され、その出力が前
記A相及びB相パルス信号φA、φBの異常検出回路3
.4を構成する各エツジ検出記憶回路1のリセット端子
Rに入力され、一方各相微分回路12.13.14の各
第1NAND回路10の各出力は第3NAND回路16
に入力され、その出力が前記A相及びB相パルス信号φ
A、φBの異常検出回路3.4を構成する各出力記憶回
路2のクロック端子に入力されるように構成されている
。
分回路12と同様に構成され、各微分回路1314の第
1D−FF回路7のD端子には、それぞれV相パルス信
号φ■、W相パルス信号φWが入力されている。そして
各相微分回路12.13.14の各第2NAND回路1
1の各出力はAND回路15に入力され、その出力が前
記A相及びB相パルス信号φA、φBの異常検出回路3
.4を構成する各エツジ検出記憶回路1のリセット端子
Rに入力され、一方各相微分回路12.13.14の各
第1NAND回路10の各出力は第3NAND回路16
に入力され、その出力が前記A相及びB相パルス信号φ
A、φBの異常検出回路3.4を構成する各出力記憶回
路2のクロック端子に入力されるように構成されている
。
次にこのように構成されたロータリエンコーダの異常検
出装置の動作を、第3図に示したタイミングチャートを
参照しながら説明する。第3図のタイミングチャートは
、2相パルス信号φA、φBの中、A相パルス信号φA
に異常が発生し、3相パルス信号φU、φ■、φWの中
、U相パルス信号φUの立ち上がりエツジが最初に検出
された場合を示している。
出装置の動作を、第3図に示したタイミングチャートを
参照しながら説明する。第3図のタイミングチャートは
、2相パルス信号φA、φBの中、A相パルス信号φA
に異常が発生し、3相パルス信号φU、φ■、φWの中
、U相パルス信号φUの立ち上がりエツジが最初に検出
された場合を示している。
まずリセット信号RESETの解除後モータが回転を開
始すると、ロータリエンコーダから前記第1図に示した
ような対応関係で2相パルス信号φA、φB及び3相パ
ルス信号φU、φ■、φWが出力される。A相パルス信
号φAが正常に異常検出回路3のエツジ検出記憶回路l
に入力されれば、該エツジ検出記憶回路1はセットされ
、その百出力はLレベルとなる。次にU相微分回路12
においてU相パルス信号φUの立ち上がりエツジが検出
されると、その第1及び第28AND回路10゜11の
出力側には、第3図のタイミングチャートにおいて、[
相]−out、■−outで示すパルスが生成される。
始すると、ロータリエンコーダから前記第1図に示した
ような対応関係で2相パルス信号φA、φB及び3相パ
ルス信号φU、φ■、φWが出力される。A相パルス信
号φAが正常に異常検出回路3のエツジ検出記憶回路l
に入力されれば、該エツジ検出記憶回路1はセットされ
、その百出力はLレベルとなる。次にU相微分回路12
においてU相パルス信号φUの立ち上がりエツジが検出
されると、その第1及び第28AND回路10゜11の
出力側には、第3図のタイミングチャートにおいて、[
相]−out、■−outで示すパルスが生成される。
ここで、@−outで示されるパルスの立ち下がりタイ
ミングによって、A相パルス信号φAの異常検出回路3
における出力記憶回路2は、そのエツジ検出記憶回路1
の状態を記憶するが、前述のようにエツジ検出記憶回路
1のQ出力はLレベル、すなわちA相パルス信号φAの
エツジ検出が行われたことを示しているために、出力記
憶回路2のQ出力はLレベルのままであり、したがって
OR回路5及び検出記憶回路6には変化がなく、検出記
憶回路6のQ出力ENCERRはLレベルのままである
。
ミングによって、A相パルス信号φAの異常検出回路3
における出力記憶回路2は、そのエツジ検出記憶回路1
の状態を記憶するが、前述のようにエツジ検出記憶回路
1のQ出力はLレベル、すなわちA相パルス信号φAの
エツジ検出が行われたことを示しているために、出力記
憶回路2のQ出力はLレベルのままであり、したがって
OR回路5及び検出記憶回路6には変化がなく、検出記
憶回路6のQ出力ENCERRはLレベルのままである
。
次にW相パルス信号φWの立ち上がり工・フジ検出後に
A相パルス信号φAに異常が発生した場合の動作につい
て説明する。W相パルス信号φWの立ち上がりエツジ検
出後、A相パルス信号φAの異常検出回路3のエツジ検
出記憶回路1は、W相微分回路14の第28AND回路
11の出力によりAND回路15を介して、リセットが
かけられるが、A相パルス信号φAのエツジが検出でき
ず、したがってA相パルス信号φAの異常検出回路3の
エツジ検出記憶回路1の百出力はHレベルの状態で、U
相パルス信号φUの立ち上がりエツジを検出する。した
がってA相パルス信号φAの異常検出回路3の出力記憶
回路2のQ出力はLレベルからHレベルに変化するため
、OR回路5を介して検出記憶回路6をセットし、その
Q出力ENCERRはHレベルとなり、A相パルス信号
φAの異常を検出することができる。
A相パルス信号φAに異常が発生した場合の動作につい
て説明する。W相パルス信号φWの立ち上がりエツジ検
出後、A相パルス信号φAの異常検出回路3のエツジ検
出記憶回路1は、W相微分回路14の第28AND回路
11の出力によりAND回路15を介して、リセットが
かけられるが、A相パルス信号φAのエツジが検出でき
ず、したがってA相パルス信号φAの異常検出回路3の
エツジ検出記憶回路1の百出力はHレベルの状態で、U
相パルス信号φUの立ち上がりエツジを検出する。した
がってA相パルス信号φAの異常検出回路3の出力記憶
回路2のQ出力はLレベルからHレベルに変化するため
、OR回路5を介して検出記憶回路6をセットし、その
Q出力ENCERRはHレベルとなり、A相パルス信号
φAの異常を検出することができる。
上記動作の説明においては、A相パルス信号φAの異常
検出について述べたが、B相パルス信号φBの異常検出
も全く同様に検出することが可能である。更に第2図に
示した本実施例の回路構成によれば、U相パルス信号φ
Uの立ち上がりエツジのみならず、■相パルス信号φV
及びW相パルス信号φWの立ち上がりエツジをも検出し
、前記A相及びB相パルス信号φA、φBの異常検出回
路のセット及びリセット信号を発生させることができ、
それにより機械角で60°の範囲内でロータリエンコー
ダの異常が検出可能となる。
検出について述べたが、B相パルス信号φBの異常検出
も全く同様に検出することが可能である。更に第2図に
示した本実施例の回路構成によれば、U相パルス信号φ
Uの立ち上がりエツジのみならず、■相パルス信号φV
及びW相パルス信号φWの立ち上がりエツジをも検出し
、前記A相及びB相パルス信号φA、φBの異常検出回
路のセット及びリセット信号を発生させることができ、
それにより機械角で60°の範囲内でロータリエンコー
ダの異常が検出可能となる。
また上記実施例では3相パルス信号φU、φV。
φWの立ち上がりエツジのみ検出して2相パルス信号φ
A、φBの異常検出回路のセット及びリセット信号を発
生するようにしたものを示したが、3相パルス信号φU
、φV、φWの立ち下がりエツジをも検出する回路構成
とすることにより、機械角30°の範囲内でロータリエ
ンコーダの異常が検出可能となる。
A、φBの異常検出回路のセット及びリセット信号を発
生するようにしたものを示したが、3相パルス信号φU
、φV、φWの立ち下がりエツジをも検出する回路構成
とすることにより、機械角30°の範囲内でロータリエ
ンコーダの異常が検出可能となる。
以上実施例に基づいて説明したように、本発明によれば
、ロータリエンコーダの分解能及びモータの回転速度に
因らず異常状態を検出でき、更にモータの停止時及び起
動時における誤検出を有効に防止することができる。ま
た2相パルス信号のエツジの有無を検出・記憶する手段
のセット及びリセット信号を3相パルス信号の同一の各
エツジより生成するように構成しているので、ロータリ
エンコーダの異常を直ちに検出することができる。
、ロータリエンコーダの分解能及びモータの回転速度に
因らず異常状態を検出でき、更にモータの停止時及び起
動時における誤検出を有効に防止することができる。ま
た2相パルス信号のエツジの有無を検出・記憶する手段
のセット及びリセット信号を3相パルス信号の同一の各
エツジより生成するように構成しているので、ロータリ
エンコーダの異常を直ちに検出することができる。
第1図は、本発明に係るロータリエンコーダの異常検出
装置の原理を説明するための2相パルス信号及び3相パ
ルス信号の対応関係を示す図、第2図は、本発明に係る
ロータリエンコーダの異常検出装置の実施例を示す回路
構成図、第3図は、第2図の動作を説明するための各部
の信号波形を示す図、第4図は、従来の異常検出方式を
示すブロック構成図、第5図は、第4図の動作を説明す
るための各部の信号波形図である。 図において、■はエツジ検出記憶回路、2は出力記憶回
路、3はA相パルス信号φAの異常検出回路、4はB相
パルス信号φBの異常検出回路、6は検出記憶回路、1
2はU相パルス信号φUの微分回路、13はV相パルス
信号φ■の微分回路、14はW相パルス信号φWの微分
回路を示す。 第1図 特許出願人 オリンパス光学工業株式会社ほか1名
装置の原理を説明するための2相パルス信号及び3相パ
ルス信号の対応関係を示す図、第2図は、本発明に係る
ロータリエンコーダの異常検出装置の実施例を示す回路
構成図、第3図は、第2図の動作を説明するための各部
の信号波形を示す図、第4図は、従来の異常検出方式を
示すブロック構成図、第5図は、第4図の動作を説明す
るための各部の信号波形図である。 図において、■はエツジ検出記憶回路、2は出力記憶回
路、3はA相パルス信号φAの異常検出回路、4はB相
パルス信号φBの異常検出回路、6は検出記憶回路、1
2はU相パルス信号φUの微分回路、13はV相パルス
信号φ■の微分回路、14はW相パルス信号φWの微分
回路を示す。 第1図 特許出願人 オリンパス光学工業株式会社ほか1名
Claims (1)
- 1、ACサーボモータやブラシレスサーボモータ等のサ
ーボモータに備えられたロータリエンコーダから出力さ
れるモータの回転数に比例する2相パルス信号の伝送時
の異常検出を、ロータの回転位置を示す3相パルス信号
の各エッジ間における前記2相パルス信号のエッジの有
無を検出・記憶する手段によって行うロータリエンコー
ダの異常検出装置において、前記検出・記憶手段のセッ
ト及びリセット信号の両方を、前記3相パルス信号の各
エッジの内の任意の1つより生成するように構成したこ
とを特徴とするロータリエンコーダの異常検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096212A JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2096212A JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04287A true JPH04287A (ja) | 1992-01-06 |
JP2917041B2 JP2917041B2 (ja) | 1999-07-12 |
Family
ID=14158940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2096212A Expired - Fee Related JP2917041B2 (ja) | 1990-04-13 | 1990-04-13 | ロータリエンコーダの異常検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2917041B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE33294E (en) * | 1983-06-01 | 1990-08-14 | Tdk Corporation | Casing for magnetic tape cassette |
US7633548B2 (en) | 2000-03-09 | 2009-12-15 | Fujifilm Corporation | Image capturing apparatus with a lens barrier that is a portion of a body of the image capturing apparatus |
US8323929B2 (en) | 1999-06-17 | 2012-12-04 | Becton, Dickinson And Company | Methods for detecting nucleic acid sequence variations |
-
1990
- 1990-04-13 JP JP2096212A patent/JP2917041B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE33294E (en) * | 1983-06-01 | 1990-08-14 | Tdk Corporation | Casing for magnetic tape cassette |
US8323929B2 (en) | 1999-06-17 | 2012-12-04 | Becton, Dickinson And Company | Methods for detecting nucleic acid sequence variations |
US7633548B2 (en) | 2000-03-09 | 2009-12-15 | Fujifilm Corporation | Image capturing apparatus with a lens barrier that is a portion of a body of the image capturing apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP2917041B2 (ja) | 1999-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010203903A (ja) | 異常監視装置 | |
JPH04287A (ja) | ロータリエンコーダの異常検出装置 | |
JPH03235685A (ja) | ロータリエンコーダの異常検出方法及びその装置 | |
JP3168861B2 (ja) | ロータリエンコーダ受信回路 | |
JPH09280891A (ja) | ロータリーエンコーダ | |
JPH11160101A (ja) | 回転センサ及びそれを用いた永久磁石型同期機の制御装置及び回転センサの故障判定方法 | |
JPH0854254A (ja) | アブソリュートエンコーダ | |
JP4631427B2 (ja) | 回転速度検出器の故障検出装置 | |
JP2010276417A (ja) | 断線検出装置および断線検出方法 | |
JP2587465B2 (ja) | パルスエンコーダ異常検出装置 | |
JPS63284415A (ja) | エンコ−ダの異常検出回路 | |
JP2001201364A (ja) | 磁気エンコーダの異常検出回路 | |
JP2675225B2 (ja) | ブラシレスモータ制御用エンコーダ装置 | |
JPS59174763A (ja) | 回転体の回転速度,位置検出装置 | |
JP2008109811A (ja) | 同期電動機の初期位相検出装置 | |
JPS61207967A (ja) | 電動機の速度制御装置 | |
US20080106231A1 (en) | Chattering Preventing Circuit, Waveform Shaping Circuit Including Chattering Preventing Circuit, and Three-Phase Motor Drive Control Circuit Including Waveform Shaping Circuit | |
JPH05118871A (ja) | エンコーダの異常検出方法 | |
JP3253890B2 (ja) | ブラシレスモータ制御用エンコーダ装置 | |
JPH0560571A (ja) | エンコーダの異常検出方法 | |
JP2009044905A (ja) | 同期電動機の初期位相検出装置 | |
JPS61189460A (ja) | 速度検出器の故障検出方法 | |
JPH04340608A (ja) | 回転軸制御方法および装置 | |
JPH09236613A (ja) | 回転検出方法、及び回転検出装置 | |
JPS62285009A (ja) | 位置検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |