JPH0635130Y2 - パルスエンコーダの異常検出回路 - Google Patents
パルスエンコーダの異常検出回路Info
- Publication number
- JPH0635130Y2 JPH0635130Y2 JP15527388U JP15527388U JPH0635130Y2 JP H0635130 Y2 JPH0635130 Y2 JP H0635130Y2 JP 15527388 U JP15527388 U JP 15527388U JP 15527388 U JP15527388 U JP 15527388U JP H0635130 Y2 JPH0635130 Y2 JP H0635130Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- counter
- detection circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電動機駆動装置等に速度検出器として用いられ
るにパルスエンコーダ、特にインクリメント型パルスエ
ンコーダの出力異常状態を検出するパルスエンコーダの
異常検出回路に関するものである。
るにパルスエンコーダ、特にインクリメント型パルスエ
ンコーダの出力異常状態を検出するパルスエンコーダの
異常検出回路に関するものである。
電動機駆動装置等における電動機制御方式においては、
CPUを用いたディジタル制御が主流になっている。かよ
うなディジタル処理において、電動機速度検出としては
アナログ出力形速度検出器を用いてディジタル変換値
を得る方法，パステルエンコーダからの出力パルスを
計数して行う方法に大別されるが、後者のパルスエンコ
ーダによる方法が多く採用されている。
CPUを用いたディジタル制御が主流になっている。かよ
うなディジタル処理において、電動機速度検出としては
アナログ出力形速度検出器を用いてディジタル変換値
を得る方法，パステルエンコーダからの出力パルスを
計数して行う方法に大別されるが、後者のパルスエンコ
ーダによる方法が多く採用されている。
第４図は従来技術を説明するため示したもので、１は交
流電源、２は一般にサイリスタやトランジスで構成をな
す主回路出力部、３は直流機や誘導機等の電動機、４は
電動機３の速度検出器、５は電流検出器である。なお、
Ｎは電動機速度（実速度）、Ｉは検出電流を示す。
流電源、２は一般にサイリスタやトランジスで構成をな
す主回路出力部、３は直流機や誘導機等の電動機、４は
電動機３の速度検出器、５は電流検出器である。なお、
Ｎは電動機速度（実速度）、Ｉは検出電流を示す。
また、６は速度指令発生回路、７は速度制御回路、８は
電流制御回路、９は電動機速度異常検出回路である。な
お、N*は速度指令、I*は電流指令を示す。
電流制御回路、９は電動機速度異常検出回路である。な
お、N*は速度指令、I*は電流指令を示す。
この種の電動機駆動装置は慣用されているので詳細な説
明を省略するが、ここで電動機速度異常検出回路９につ
き第５図を参照して説明する。
明を省略するが、ここで電動機速度異常検出回路９につ
き第５図を参照して説明する。
すなわち、電動機速度の時間推移を表わす第５図におい
て、速度検出器４にインクリメント型パルスエンコーダ
を用いた場合、実速度Ｎにおいて例示のように実速度N1
が速度指令N*に合致していれば問題はないが、パルスエ
ンコーダ出力の二つの相（Ａ相,B相）を実速度検出に使
う回路構成においては、例えばそのＡ相,B相のどちらか
の出力が全くないとき、かような実速度検出系へのパル
ス入力数が（1/2）になるため、速度指令N*に対して実
速度N2は速度指令N*の２倍になってしまい、電動機３に
接続される機械等の破損生じるものとなって、電動機速
度異常検出回路９の機能による保護を行う必要が生じ
る。
て、速度検出器４にインクリメント型パルスエンコーダ
を用いた場合、実速度Ｎにおいて例示のように実速度N1
が速度指令N*に合致していれば問題はないが、パルスエ
ンコーダ出力の二つの相（Ａ相,B相）を実速度検出に使
う回路構成においては、例えばそのＡ相,B相のどちらか
の出力が全くないとき、かような実速度検出系へのパル
ス入力数が（1/2）になるため、速度指令N*に対して実
速度N2は速度指令N*の２倍になってしまい、電動機３に
接続される機械等の破損生じるものとなって、電動機速
度異常検出回路９の機能による保護を行う必要が生じ
る。
前述した如きディジタル制御におけるパルスエンコーダ
の採用には、90°位相のずれた二つのＡ相,B相出力を発
生するインクリメント型と、バィナリーコードを出力す
るアフソリュート型がある。前者は信号線が原点信号を
除き２本出すむに対し、後者は信号線が４〜５本あり、
さらにこれらの信号線に対し全て異常検出を行うものと
すれば、部品点数のの増大とコストアップを招き芳しく
ない。
の採用には、90°位相のずれた二つのＡ相,B相出力を発
生するインクリメント型と、バィナリーコードを出力す
るアフソリュート型がある。前者は信号線が原点信号を
除き２本出すむに対し、後者は信号線が４〜５本あり、
さらにこれらの信号線に対し全て異常検出を行うものと
すれば、部品点数のの増大とコストアップを招き芳しく
ない。
しかして本考案は、インクリメント型パルスエンコーダ
の信号出力の異常状態を検出するものに関する。
の信号出力の異常状態を検出するものに関する。
本考案は上述したような点に鑑みなされたもので、イン
クリメント型パルスエンコーダの同じ周期で位相のずれ
た２組のパルス信号の出力異常を一括して検知し、その
一方および両方の異常状態を検知し得る１個のアップダ
ゥンカウンタと少数の論理回路から構成してなる簡便な
パルスエンコーダの異常検出装置を提供せんとするもの
である。
クリメント型パルスエンコーダの同じ周期で位相のずれ
た２組のパルス信号の出力異常を一括して検知し、その
一方および両方の異常状態を検知し得る１個のアップダ
ゥンカウンタと少数の論理回路から構成してなる簡便な
パルスエンコーダの異常検出装置を提供せんとするもの
である。
しかして本発明は、パルスエンコーダのＡ相,B相パルス
信号をアップ側，ダゥン側に入力とするアップダゥンカ
ウンタを、その２組の入力パルス数が等しければ桁上げ
（キャリー）も桁下げ（ボロー）も出力されず、一方の
入力が全くない場合にはキャリー（CY）またはボロー
（BR）が出力されて異常状態となし、さらにキャリー
（CY）およびボロー（BR）がセットされない場合にはパ
ルス信号出力の有無を確認する系を有して両方の異常状
態を判定するよう効用してなるものである。
信号をアップ側，ダゥン側に入力とするアップダゥンカ
ウンタを、その２組の入力パルス数が等しければ桁上げ
（キャリー）も桁下げ（ボロー）も出力されず、一方の
入力が全くない場合にはキャリー（CY）またはボロー
（BR）が出力されて異常状態となし、さらにキャリー
（CY）およびボロー（BR）がセットされない場合にはパ
ルス信号出力の有無を確認する系を有して両方の異常状
態を判定するよう効用してなるものである。
以下、本考案を図面に基づいて詳細説明する。
〔実施例〕 第１図は本考案の技術思想の理解を容易にするため示し
た要部構成図であり、10,10′はカウンタ、11,11′,1
1″はラッチ機能を有する記憶器、12はパルスエッジ検
出回路である。図中、第４図と同符号のものは同じ機能
を有する部分を示す。ここに、速度検出器４は２組の同
一周期で位相のずれたＡ相,B相のパルス信号PA，PBを発
生するインクリメント型のパルスエンコーダであり、カ
ウンタ10はパルス信号PAをアップ側（Ｕ）にパルス信号
PBをダゥン側（Ｄ）に入力とする４ビットカウンタQA，
QB，QC，QD機能を有してキャリー（CY），ボロー（BR）
出力を与えるアップダゥンカウンタ、カウンタ10′はパ
ルスエッジ検出回路12,記憶器11″とともに速度検出器
４のパルス信号PA，PBの有無を判別する如く効用するも
ので、例えば電動機３の運転指令がセットされて一定時
間経過後にクリヤ信号SGを開くことから、その記憶器1
1″出力が「Ｈ」になっていれば正常と判断し得るよう
構成されてなる。
た要部構成図であり、10,10′はカウンタ、11,11′,1
1″はラッチ機能を有する記憶器、12はパルスエッジ検
出回路である。図中、第４図と同符号のものは同じ機能
を有する部分を示す。ここに、速度検出器４は２組の同
一周期で位相のずれたＡ相,B相のパルス信号PA，PBを発
生するインクリメント型のパルスエンコーダであり、カ
ウンタ10はパルス信号PAをアップ側（Ｕ）にパルス信号
PBをダゥン側（Ｄ）に入力とする４ビットカウンタQA，
QB，QC，QD機能を有してキャリー（CY），ボロー（BR）
出力を与えるアップダゥンカウンタ、カウンタ10′はパ
ルスエッジ検出回路12,記憶器11″とともに速度検出器
４のパルス信号PA，PBの有無を判別する如く効用するも
ので、例えば電動機３の運転指令がセットされて一定時
間経過後にクリヤ信号SGを開くことから、その記憶器1
1″出力が「Ｈ」になっていれば正常と判断し得るよう
構成されてなる。
つぎに第１図に示した構成の動作を第２図および第３図
を参照して説明する。
を参照して説明する。
ここで、第２図はパルス信号PA，PBの正常状態、すなわ
ち90°位相でパルスが発生しているときの波形を示して
おり、第３図（ａ）はパルス信号PAのみパルスが発生し
てパルス信号PBに異常があるときの波形を示しており、
第３図（ｂ）はパルス信号PA，PBとも異常が発生してい
るときの波形を示している。
ち90°位相でパルスが発生しているときの波形を示して
おり、第３図（ａ）はパルス信号PAのみパルスが発生し
てパルス信号PBに異常があるときの波形を示しており、
第３図（ｂ）はパルス信号PA，PBとも異常が発生してい
るときの波形を示している。
（正常時） いまカウンタ10の初期値８（４ビットカウンタ出力 QA
＝QB＝QC＝〔Ｌ〕，QD＝〔Ｈ〕の状態）にしておくと、
パルス信号PAがパルス信号PBより早く入力したとき（電
動機３の正転時）、カウンタ10の値は９（QA＝QD＝
〔Ｈ〕，QB＝QC＝〔Ｌ〕となる。つぎに入力されるパル
スはパルス信号PBなので、パルス信号PB入力後にはカウ
ンタ10の値は８に戻る。よって、パルス信号PA，PBが交
互に入力するときカウンタの値は８と９を繰り返し、キ
ャリー（CY），ボロー（BR）は出力されず、したがって
パルス信号PA，PBはバランスしていることがわかる。さ
らに、カンウンタ10′により当然出力信号S11″が
「Ｈ」になっている。
＝QB＝QC＝〔Ｌ〕，QD＝〔Ｈ〕の状態）にしておくと、
パルス信号PAがパルス信号PBより早く入力したとき（電
動機３の正転時）、カウンタ10の値は９（QA＝QD＝
〔Ｈ〕，QB＝QC＝〔Ｌ〕となる。つぎに入力されるパル
スはパルス信号PBなので、パルス信号PB入力後にはカウ
ンタ10の値は８に戻る。よって、パルス信号PA，PBが交
互に入力するときカウンタの値は８と９を繰り返し、キ
ャリー（CY），ボロー（BR）は出力されず、したがって
パルス信号PA，PBはバランスしていることがわかる。さ
らに、カンウンタ10′により当然出力信号S11″が
「Ｈ」になっている。
なお、電動機の逆転時にはカウンタ10の値が７と８を繰
り返すものの、正転時と同様に作用し得ること明らかで
ある。
り返すものの、正転時と同様に作用し得ること明らかで
ある。
（異常時） 第３図（ａ）はパルス信号PB出力か全く無い場合を想定
したもので、カウンタ10は初期値８から順に（＋１）さ
れ、パルス信号PAが８パルス出力した時点でカウンタ10
のキャリー（CY）が〔Ｈ〕になる。したがって、キャリ
ー信号（CY）がセットされたことにより、パルス信号PB
の入力に異常があることが検出される。なお、この場合
出力信号S11″のチェックは必要ない。
したもので、カウンタ10は初期値８から順に（＋１）さ
れ、パルス信号PAが８パルス出力した時点でカウンタ10
のキャリー（CY）が〔Ｈ〕になる。したがって、キャリ
ー信号（CY）がセットされたことにより、パルス信号PB
の入力に異常があることが検出される。なお、この場合
出力信号S11″のチェックは必要ない。
また、逆にパルス信号PBが正常でパルス信号PAに異常が
ある場合、カウンタ10のボロー（BR）が〔Ｈ〕となって
パルス信号PAの異常を検知し得ること明らかであるる。
ある場合、カウンタ10のボロー（BR）が〔Ｈ〕となって
パルス信号PAの異常を検知し得ること明らかであるる。
第３図（ｂ）はパルス信号PA，PBとも異常な場合であ
り、カウンタ10のキャリー（CR），ボロー（BR）ともセ
ットされず、ところがパルスエッジ検出回路12,カウン
タ10′および記憶器11″も動作しないために出力信号S
11″は〔Ｌ〕のままであり、したがって、パルス信号
PA，PBとも入力されていないということがわかる。
り、カウンタ10のキャリー（CR），ボロー（BR）ともセ
ットされず、ところがパルスエッジ検出回路12,カウン
タ10′および記憶器11″も動作しないために出力信号S
11″は〔Ｌ〕のままであり、したがって、パルス信号
PA，PBとも入力されていないということがわかる。
以上説明したように本考案によれば、パルスエンコーダ
の片相および両相の異常を簡便な構成な構成で検出する
格別な装置を提供できる。
の片相および両相の異常を簡便な構成な構成で検出する
格別な装置を提供できる。
第１図，第２図および第３図は本考案の技術思想の理解
を容易にするため示した要部構成図およびその各部波形
図、第４図および第５図は従来技術を説明するため示し
た電動機駆動装置の一般的な回路図および電動機速度の
時間推移を示す図である。 ４……速度検出器、６……速度指令発生回路、９……電
動機速度異常検出回路、10,10′……カウンタ、11,1
1′,11″……記憶器、12……パルスエッジ検出回路。
を容易にするため示した要部構成図およびその各部波形
図、第４図および第５図は従来技術を説明するため示し
た電動機駆動装置の一般的な回路図および電動機速度の
時間推移を示す図である。 ４……速度検出器、６……速度指令発生回路、９……電
動機速度異常検出回路、10,10′……カウンタ、11,1
1′,11″……記憶器、12……パルスエッジ検出回路。
Claims (1)
- 【請求項１】パルスエンコーダ出力の同じ周期で位相の
ずれた２組のパルス信号のパルス数の差を計数するアッ
プダウンカウンタと、前記２組のパルス信号のパルス立
ち上がりエッジを検出するパルスエッジ検出回路と、該
パルスエッジ検出回路出力を計数するアップカウンタ
と、前記アップダウンカウンタ出力のキャリー信号とボ
ロー信号およびアップカウンタ出力のキャリー信号を記
憶する手段とを備えるとともに、前記２組のパルス信号
の一方および両方の異常状態を検出する信号を導出する
ようにしたことを特徴とするパルスエンコーダの異常検
出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15527388U JPH0635130Y2 (ja) | 1988-11-29 | 1988-11-29 | パルスエンコーダの異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15527388U JPH0635130Y2 (ja) | 1988-11-29 | 1988-11-29 | パルスエンコーダの異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0275519U JPH0275519U (ja) | 1990-06-08 |
| JPH0635130Y2 true JPH0635130Y2 (ja) | 1994-09-14 |
Family
ID=31432757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15527388U Expired - Fee Related JPH0635130Y2 (ja) | 1988-11-29 | 1988-11-29 | パルスエンコーダの異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635130Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565688B2 (ja) * | 2000-01-28 | 2010-10-20 | 大日本印刷株式会社 | 測長ローラシステム |
| JP5299844B2 (ja) * | 2009-01-23 | 2013-09-25 | 富士電機株式会社 | 速度監視装置 |
-
1988
- 1988-11-29 JP JP15527388U patent/JPH0635130Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0275519U (ja) | 1990-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635130Y2 (ja) | パルスエンコーダの異常検出回路 | |
| JP2685962B2 (ja) | エンコーダ異常検出装置 | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JPH0835857A (ja) | 回転角度検出方法 | |
| JPH0947065A (ja) | モータ駆動制御装置 | |
| JPH0564557B2 (ja) | ||
| JPS60108710A (ja) | インクリメンタルエンコ−ダの異常検出装置 | |
| JP3883054B2 (ja) | コンバータ装置 | |
| KR0167159B1 (ko) | 순시위상 제어회로 | |
| JP3942124B2 (ja) | パルス計数器 | |
| JP2514009B2 (ja) | Ａｃサ−ボモ−タ用監視装置 | |
| JPS63195509A (ja) | 位置検出方法 | |
| Mohapatra et al. | A Novel Fault Tolerant Smart System for BLDC motor based Electric Vehicles | |
| KR0169842B1 (ko) | 전동기 제어용 엔코더에 의한 회전방향 판별회로 | |
| JPH04287A (ja) | ロータリエンコーダの異常検出装置 | |
| JPS59120962A (ja) | 速度信号検出装置 | |
| JPS6179165A (ja) | ロ−タリエンコ−ダを用いたアナログ速度検出方法 | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JPH04344196A (ja) | モータの回転検出装置 | |
| SU1525916A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH0336236Y2 (ja) | ||
| KR900005919B1 (ko) | 인크리멘탈 엔코더를 사용한 산업용기기 시스템의 위치피드백 제어장치 및 방식 | |
| JPS62285009A (ja) | 位置検出装置 | |
| JPH05282046A (ja) | Ａｃサーボモータ制御方法 | |
| Samudio et al. | DSP based control of switched reluctance motors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |