JP5299844B2

JP5299844B2 - 速度監視装置

Info

Publication number: JP5299844B2
Application number: JP2009012820A
Authority: JP
Inventors: 以久也佐藤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-01-23
Filing date: 2009-01-23
Publication date: 2013-09-25
Anticipated expiration: 2029-01-23
Also published as: JP2010169556A

Description

本発明は、電動機を駆動するインバータやサーボアンプ等の電力変換器において、国際安全規格に準拠した安全装置を構成するための速度演算値監視機能を備えた速度監視装置に関するものである。

従来より、電動機に取り付けたロータリエンコーダの出力信号から電動機の速度、回転子の位置等を演算し、これらの演算値をフィードバックして電動機を可変速駆動するインバータやサーボシステムが普及している。この種のシステムにおいて、エンコーダの出力信号に異常があると電動機の正常な運転が困難になるため、エンコーダの異常や断線等による配線の異常を検出して電動機の運転を停止する方法が種々、提供されている。
これら従来の異常検出方法の代表例を挙げると、以下の通りである。

（１）正弦波，余弦波エンコーダの出力信号の論理演算により異常を検出するもの
特許文献１に記載された異常検出装置では、エンコーダから出力される正弦波及び余弦波の絶対値を求め、これらの絶対値をコンパレータによりそれぞれ閾値と比較している。各コンパレータの出力側にはＮＯＲ回路が接続されており、正弦波及び余弦波の絶対値が何れも閾値を下回った場合に前記ＮＯＲ回路を介して異常を検出する。
すなわち、この異常検出原理を説明すると、正常時は、エンコーダから出力される正弦波及び余弦波は９０度位相が異なっており、一方が閾値を下回っても他方は閾値を上回っているため、ＮＯＲ回路の出力は正常になる。しかし、正弦波及び余弦波のうち一方の信号に異常が起きると両方の信号が閾値を下回る場合があるため、この時点をとらえてエンコーダの異常を検出するものである。

（２）位相が９０度異なる二つのパルスを出力可能なパルスエンコーダを用いて断線を検出するもの
特許文献２に記載された断線検出装置では、エンコーダから出力されたＡ相パルス、Ｂ相パルスのうち、一方のパルスのエッジ毎に他方のパルスの状態に応じてアップ，ダウンするカウンタを設け、このカウンタの一定期間のカウント値が閾値以下である状態が所定回数連続した場合に、Ａ相パルス、Ｂ相パルスのうち少なくとも一方の信号線に断線が発生したことを検出している。

（３）位相が９０度異なる二つのパルスを出力可能なパルスエンコーダを用いて断線を検出するものであり、片相片エッジの検出時にも断線を検出可能としたもの
特許文献３に記載された故障検出装置では、Ａ相パルスのエッジによりカウントアップしたカウント値をＢ相パルスのエッジによりリセットする機能と、Ｂ相パルスのエッジによりカウントアップしたカウント値をＡ相パルスのエッジによりリセットする機能とを備え、これらのカウント値を所定の閾値と比較して信号線の断線を検出している。

特開平２−２７２１９号公報（第２頁左下欄第３行〜第３頁右上欄第２行、第１図，第３図等）特開２００１−２４９１５４号公報（段落［００２０］〜［００４０］、図１〜図３等）特開２００６−１７７７３３号公報（段落［００１０］〜［００２２］、図１〜図５等）

前述した（１）の特許文献１に係る従来技術では、適用対象として正弦波エンコーダを想定しているため、パルスエンコーダへの適用は困難である。
また、（２）の特許文献２に係る従来技術は、パルスエンコーダを用いて断線を検出するものであるが、断線以外の異常（例えばパルスが抜ける、ノイズにより異常パルスが検出される等の異常）には適用できないという問題がある。
更に、（３）の特許文献３に係る従来技術も（２）と同様に断線を検出するものであり、断線以外の異常には適用できない。また、この従来技術の第２実施形態では、断線判定を行うカウンタにクロック信号等の高周波パルス信号を入力する必要があるので、簡易的なマイクロプロセッサの内蔵タイマ等を用いることは困難であり、例えばゲートアレイ等のロジック集積回路が別途必要になる結果、コストが上昇するおそれがある。

そこで、本発明の解決課題は、上記各従来技術が有する問題点を解決し、断線やノイズによる異常を含むエンコーダの出力パルス異常を、容易かつ安価に検出可能とした速度監視装置を提供することにある。

上記課題を解決するため、請求項１に係る発明は、電力変換器により駆動される電動機の速度演算値を監視する速度監視装置において、
前記電動機の回転により、互いに位相の異なる第１，第２のパルスを出力するエンコーダと、
一定の制御周期内に発生した第１，第２のパルスをそれぞれカウントする第１，第２のカウンタと、
第１，第２のカウンタによるカウント値から第１，第２の速度演算値をそれぞれ求める速度演算手段と、
前記電力変換器の制御信号演算装置に設けられ、かつ、第１，第２のパルスに基づいて前記電動機の速度制御用に第３の速度演算値を求める別の速度演算手段と、
第３の速度演算値と第１または第２の速度演算値との差を可変の異常判別基準値と比較して前記エンコーダの出力パルスの異常を判別する比較手段と、
前記異常判別基準値を生成する基準値演算手段と、を備え、
前記基準値演算手段は、
前記制御周期、前記エンコーダの分解能、及び、可変の設定パラメータに基づく第１の異常判別基準値と、
前記制御周期、前記エンコーダの分解能、可変の設定パラメータ、及び、前記第３の速度演算値に基づく第２の異常判別基準値と、を演算し、
前記比較手段は、
第１の異常判別基準値及び第２の異常判別基準値のうち大きい方の異常判別基準値を使用して比較処理を行うものである。

請求項２に係る発明は、請求項１に記載した速度監視装置において、前記比較手段は、前記制御周期内に少なくとも１回以上のパルスが発生する速度範囲を対象として、第３の速度演算値と第１または第２の速度演算値との差を可変の異常判別基準値と比較するものである。

請求項３に係る発明は、請求項１または２に記載した速度監視装置において、前記比較手段より異常を検出した際に、異常が発生したパルス相の情報をアラームとして出力するものである。

本発明によれば、以下に述べるような効果を有する。
（１）エンコーダの内部における断線、故障を始めとして、エンコーダの出力系統の電気信号の異常、ノイズによる異常パルスの発生等、各種の異常を監視して検出することができ、電動機の運転を安全かつ迅速に停止することができる。
（２）装置の主要部を通常のマイクロプロセッサの内蔵タイマを用いて実現できるため、コストの低減が可能である。
（３）国際安全規格に準拠した二重のチェックが可能になる。
（４）制御信号演算装置において速度のフィードバック制御用に用いる速度演算値とは別に簡易的に求めた速度演算値を用いて監視する方法であり、制御性能の悪化や無駄時間等の影響もなく、低コストにて実現することができる。
（５）異常検出時の原因分析が容易となり、原因究明のための期間やコストを削減することができる。

本発明の参考形態を示すブロック図である。図１における正常時の動作を示すタイミングチャートである。図１における異常時の動作を示すタイミングチャートである。本発明の実施形態を示すブロック図である。

以下、図に沿って本発明の実施形態を説明する。
まず、本発明の要旨は、インクリメンタルエンコーダ等のパルスエンコーダから出力される二相（Ａ相、Ｂ相）パルスの数を一定の制御周期でカウントし、これらのカウント値から求めた速度演算値の差を可変の基準値と比較することにより、断線を含むエンコーダの出力系統における電気信号の異常、エンコーダ内部の故障等を検出するものである。

まず、図１は、本発明の参考形態を示すブロック図である。
図１において、１０は交流または直流の電源、２０は半導体スイッチング素子を有する電力変換器、３０は交流または直流の電動機である。
５０は速度，トルク等の指令値及び停止指令に基づき電力変換器２０を制御するための制御信号演算装置である。この制御信号演算装置５０は、前記指令値から電力変換器２０を制御するための電圧指令を演算し、この電圧指令に基づいて電力変換器２０の半導体スイッチング素子のオンオフ信号を作成する。本実施形態では、制御信号演算装置５０の構成は特に限定されず、一般的なインバータやサーボアンプの制御装置を想定している。

以下、図１に係る速度監視装置の構成、作用を説明する。
４１は、電動機３０の回転軸に取り付けられたインクリメンタルエンコーダであり、このエンコーダ４１からは、位相が９０度ずれたＡ相パルス、Ｂ相パルスが出力される。これらの各相パルスはＵＰカウンタ４２Ａ，４２Ｂにそれぞれ入力されており、ＵＰカウンタ４２Ａ，４２Ｂは、例えば入力パルスの立ち上がりエッジを検出してカウントアップ動作する。

ＵＰカウンタ４２Ａ，４２Ｂのカウント値は、定周期カウンタ４４からのコンペアマッチ信号によりクリアされるようになっており、クリアされる前に、同じく定周期カウンタ４４からのラッチ信号によって前記カウント値をラッチ４３Ａ，４３Ｂが保存するようになっている。
速度演算手段４５Ａ，４５Ｂでは、ラッチ４３Ａ，４３Ｂにより保存された各カウント値Ｎ_ｃ及び制御周期Ｔ_ｓから、Ａ相、Ｂ相のそれぞれについて、数式１により速度演算値ｎ_ｄｅｔ〔ｒ／ｍｉｎ〕を求める。

数式１によりＡ相、Ｂ相のそれぞれについて求めた二つの速度演算値の差が減算手段４６により算出され、更に、絶対値演算手段４７によって上記の差の絶対値が演算される。図示されていないが、二つの速度演算値の代わりに、ラッチ４３Ａ，４３Ｂにより保存された各カウント値Ｎ_ｃの差をとって速度に換算し、その絶対値を演算するようにしても良い。

絶対値演算手段４７により演算された絶対値は、比較手段４８において、基準値演算手段４９からの異常判別基準値と比較される。そして、絶対値が異常判別基準値を上回っている場合は、Ａ相、Ｂ相何れかのパルスに異常が発生したと判断して異常検出信号を生成し、この異常検出信号に基づき、電力変換器２０の半導体スイッチング素子を強制的にオフさせるための停止指令を作成して制御信号演算装置５０に出力する。
以下、基準値演算手段４９における上記異常判別基準値の作成方法を述べる。

まず、比較手段４８にて比較する際に、電動機３０が停止しているか、あるいは制御周期内にエンコーダ４１から１回もパルスが検出されないほどの低速で回転している場合は、エンコーダ４１自体やその出力パルスの正常、異常の判断は不可能である。そこで、この速度範囲（判別可能最低速度ｎ_０以下の速度範囲）については、比較手段４８における正常、異常の判別を無効とする。判別可能最低速度ｎ_０は、数式２により演算する。

すなわち、Ａ相、Ｂ相何れかのパルスが最低でも１回以上検出できる速度範囲以外では、比較手段４８が生成する異常検出信号を無効にすることで誤検出による運転停止を防止するようにした。
また、異常判別基準値ｎ_ｌｉｍは、上記の判別可能最低速度ｎ_０を用いて数式３により演算する。

数式３において、ｋは設定パラメータであり、このパラメータｋは始動時に２としておき、Ａ相、Ｂ相のパルス数の差が２回以上ある場合の速度差に対応させて変化させる。始動後は速度の上昇に応じて設定パラメータｋを変化させることにより、異常判別基準値ｎ_ｌｉｍを任意に設定する。
ｋを大きくすると、異常判別基準値ｎ_ｌｉｍが増加して検出マージンが大きくなり、ｋを小さくすると、異常判別基準値ｎ_ｌｉｍが減少して検出マージンが小さくなるので、異常判別を短期間で行うことができる。

従って、電動機３０の特性やエンコーダ４１の分解能に応じて設定パラメータｋを調整し、異常判別基準値ｎ_ｌｉｍを可変とすることにより、この基準値ｎ_ｌｉｍを一定値とする場合に比べて各種の電動機やエンコーダに対応できるようになり、汎用性の向上や異常の誤検出防止が可能になる。なお、ｋの設定方法や異常判別基準値ｎ_ｌｉｍの演算式（数式３）はあくまで一例であって何ら限定されるものではない。

次に、図２は、図１における正常時の動作を示すタイミングチャートである。正常時は、エンコーダ４１からのＡ相パルス及びＢ相パルスが、位相が９０度ずれた状態で回転方向に応じて順に発生する。この実施形態では、回転方向に関わらず各パルスの立ち上がりエッジをＵＰカウンタ４２Ａ，４２Ｂによりカウントし、制御周期Ｔ_ｓ毎に、前述した数式１によりＡ相、Ｂ相の速度演算値を求める。これら二つの速度演算値が一致している場合は、Ａ相、Ｂ相の速度演算値の差（つまりゼロ）が数式３の異常判別基準値ｎ_ｌｉｍ以下であるため、エンコーダ４１の出力パルスは正常と判断し、比較手段４８が生成する異常判別信号（あるいは停止指令）は「Ｌ」となる。

一方、図３は、異常時の例として、ノイズ等の影響によりＢ相に誤パルスが発生し、Ｂ相パルスの数が増加した場合の動作を示すタイミングチャートである。
Ｂ相パルス数が増加すると、ＵＰカウンタ４２Ａ，４２Ｂによるカウント値がＡ相、Ｂ相で異なるため、各相の速度演算値に差が発生する。前述した数式３の異常判別基準値ｎ_ｌｉｍにおいてｋ＝２とすると、２回以上のカウント差があった場合の異常判別基準値ｎ_ｌｉｍにより異常と判別されるため、比較手段４８が異常判別信号を発生し、停止指令によって運転を停止することとなる。

上述した図１の速度監視装置の主要部は、ＵＰカウンタ４２Ａ，４２Ｂ、定周期カウンタ４４、ラッチ４３Ａ，４３Ｂ等からなる簡単な構成であり、マイクロプロセッサが有する汎用タイマを利用して構成することが可能であるから、マイクロプロセッサのソフトウェアにより基準値演算手段４９や比較手段４８を実現すれば、外付けのロジック集積回路等を用いる必要がなく、構成の簡略化、コストの低減を図ることができる。

次いで、本発明の実施形態を説明する。
国際安全規格では、センサインターフェイスの多重化が推奨されている。このため、電動機の速度演算手段に関しても、速度をフィードバック制御するために制御信号演算装置内で通常用いられるものと、これとは別に、本発明の如く速度監視装置内に併設される場合がある。このため、制御信号演算装置内の速度演算値と速度監視装置内の二つの速度演算値との合計三つを用いて、異常検出時に運転停止等の処理を実行することが考えられる。
また、図１のように速度監視装置により求めた速度演算値は、パルス数及び一定時間から速度を演算する簡易的なものであり、精度としてはそれほど高くない。従って、速度監視用の速度演算値を制御信号演算用の高精度の速度演算値と使い分けることで、制御性能の悪化や遅れ時間の増加等を防止することができる。

図４に示す実施形態は、上記の点を考慮してなされたものであり、以下では図１と異なる部分を中心に説明する。
上述したように、数式１により演算した参考形態の速度演算値は、エンコーダ４１の各相において順次発生するパルスとパルスとの間の時間誤差を無視しているため、制御信号演算用の速度演算値に比べて精度が悪い。そこで、異常判別に用いる異常判別基準値は、上記の時間誤差を考慮して演算する。
図４において、制御信号演算装置５０ａ内の速度演算手段５１による速度演算値をｎ_１とすると、エンコーダ４１から順次発生するパルスとパルスとの間の時間Ｔ_ｉ〔ｓｅｃ〕は、数式１に基づいて数式４となる。

図４の基準値演算手段４９では、数式４を考慮して、異常判別基準値ｎ_Ｌを数式５により演算する。

比較手段４８ａでは、数式５の異常判別基準値ｎ_Ｌと数式３の異常判別基準値ｎ_ｌｉｍのうち大きい値を異常判別基準値として使用する。
また、比較手段４８ａに入力される三つの速度演算値を、以下のシーケンスに従って比較する。なお、図４の比較手段４８ａは、各速度演算値の絶対値を演算する機能（図１の絶対値演算手段４７に相当）も含むものである。
（１）速度演算手段５１により求めた速度演算値ｎ_１（便宜上、第３の速度演算値という）とＡ相パルスから演算した速度演算値（速度演算手段４５Ａの出力であり、第１の速度演算値という）との差が、異常判別基準値より大きいか否かを比較し、大きい場合に異常と判別する。
（２）速度演算値ｎ_１（第３の速度演算値）とＢ相パルスから演算した速度演算値（速度演算手段４５Ｂの出力であり、第２の速度演算値という）との差が、異常判別基準値より大きいか否かを比較し、大きい場合に異常と判別する。
（３）（１）と（２）がともに正常であれば（それぞれの速度演算値の差が、何れも異常判別基準値より小さい場合）、停止指令は無効となり、（１）と（２）の少なくとも一方が異常である場合に停止指令を有効とする。

上記のように、異常判別基準値ｎ_Ｌ，ｎ_ｌｉｍのうち大きい値を選択して速度演算値の差と比較することにより、第１実施形態と同様に、汎用性が高く誤検出を解消可能な速度監視装置を実現することができる。

なお、請求項３に記載するように、前記実施形態で示したシーケンスにおいて、（１）による速度演算値の差が異常判別基準値より大きい場合にはＡ相の異常、（２）による速度演算値の差が異常判別基準値より大きい場合にはＢ相の異常として、表示等の手段によりユーザにアラームとして通報することが望ましい。
また、エンコーダ自体が故障している場合には、このエンコーダの出力パルスを用いて速度演算手段５１が求めた速度演算値ｎ_１が間違っている可能性もあるため、速度指令値を記憶しておき、この速度指令値と異常判別基準値とを比較して異常判別を行ってもよい。

１０：電源
２０：電力変換器
３０：電動機
４１：エンコーダ
４２Ａ，４２Ｂ：ＵＰカウンタ
４３Ａ，４３Ｂ：ラッチ
４４：定周期カウンタ
４５Ａ，４５Ｂ，５１：速度演算手段
４６：減算手段
４７：絶対値演算手段
４８，４８ａ：比較手段
４９：基準値演算手段
５０，５０ａ：制御信号演算装置

Claims

電力変換器により駆動される電動機の速度演算値を監視する速度監視装置において、
前記電動機の回転により、互いに位相の異なる第１，第２のパルスを出力するエンコーダと、
一定の制御周期内に発生した第１，第２のパルスをそれぞれカウントする第１，第２のカウンタと、
第１，第２のカウンタによるカウント値から第１，第２の速度演算値をそれぞれ求める速度演算手段と、
前記電力変換器の制御信号演算装置に設けられ、かつ、第１，第２のパルスに基づいて前記電動機の速度制御用に第３の速度演算値を求める別の速度演算手段と、
第３の速度演算値と第１または第２の速度演算値との差を可変の異常判別基準値と比較して前記エンコーダの出力パルスの異常を判別する比較手段と、
前記異常判別基準値を生成する基準値演算手段と、を備え、
前記基準値演算手段は、
前記制御周期、前記エンコーダの分解能、及び、可変の設定パラメータに基づく第１の異常判別基準値と、
前記制御周期、前記エンコーダの分解能、可変の設定パラメータ、及び、前記第３の速度演算値に基づく第２の異常判別基準値と、を演算し、
前記比較手段は、
第１の異常判別基準値及び第２の異常判別基準値のうち大きい方の異常判別基準値を使用して比較処理を行うことを特徴とする速度監視装置。
請求項１に記載した速度監視装置において、
前記比較手段は、
前記制御周期内に少なくとも１回以上のパルスが発生する速度範囲を対象として、第３の速度演算値と第１または第２の速度演算値との差を可変の異常判別基準値と比較することを特徴とする速度監視装置。
請求項１または２に記載した速度監視装置において、
前記比較手段より異常を検出した際に、異常が発生したパルス相の情報をアラームとして出力することを特徴とする速度監視装置。