JPS59120962A - 速度信号検出装置 - Google Patents
速度信号検出装置Info
- Publication number
- JPS59120962A JPS59120962A JP22776482A JP22776482A JPS59120962A JP S59120962 A JPS59120962 A JP S59120962A JP 22776482 A JP22776482 A JP 22776482A JP 22776482 A JP22776482 A JP 22776482A JP S59120962 A JPS59120962 A JP S59120962A
- Authority
- JP
- Japan
- Prior art keywords
- outputs
- output
- circuits
- circuit
- differentiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/46—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring amplitude of generated current or voltage
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分
本発明は、工作機械およびロボット等の速度制御を必要
とする動力源の速度センサとして使用される速度信号検
出装置に関するものである。
とする動力源の速度センサとして使用される速度信号検
出装置に関するものである。
従来例の構成とその問題点
一般に、産業用ロボットなどの機械的な制御を行なうサ
ーボ系において、系の動作の安定化および応答性を向上
させるためには速度ループが必要である。そこで、従来
は速度信号検出器として直流タコノエネレータを設置し
て速度信号を検出していた。ところが、直流タコジェネ
レータには整流ブラシがあるため、保守点検が必要とな
り、取り扱いが煩雑でちった。また、位置決め制御を行
なうサーボ系では、位置信号検出用のロータリエンコー
ダ等を併せて設置する必要があり、高価なものとなって
いた。
ーボ系において、系の動作の安定化および応答性を向上
させるためには速度ループが必要である。そこで、従来
は速度信号検出器として直流タコノエネレータを設置し
て速度信号を検出していた。ところが、直流タコジェネ
レータには整流ブラシがあるため、保守点検が必要とな
り、取り扱いが煩雑でちった。また、位置決め制御を行
なうサーボ系では、位置信号検出用のロータリエンコー
ダ等を併せて設置する必要があり、高価なものとなって
いた。
その他の従来の速度信号検出装置として、位置信号検出
用のロータリエンコーダのパルス出力をｆ／υ変換する
ことにより速度信号を得るものもあるが、この場合、変
速中の大きい速度制御において、応答性を上げると低速
時に速度信号のりッノルが大きくなり、また、低速時の
りップルを平滑して低減すると応答性が悪くなる等の欠
点があった。
用のロータリエンコーダのパルス出力をｆ／υ変換する
ことにより速度信号を得るものもあるが、この場合、変
速中の大きい速度制御において、応答性を上げると低速
時に速度信号のりッノルが大きくなり、また、低速時の
りップルを平滑して低減すると応答性が悪くなる等の欠
点があった。
二里±１匁
本発明は、上記従来例の欠点に鑑みてなされたもので、
検出した速度信号のリソゾルが少なく且つ応答性がよく
、シかも安価な速度信号検出装置を提供するものである
。
検出した速度信号のリソゾルが少なく且つ応答性がよく
、シかも安価な速度信号検出装置を提供するものである
。
発明の構成
上記目的を達成するために、本発明は、二相式ロータリ
エンコーダの二相の出力を入力とし、まず、この二相の
入力を、それぞれ微分したものとさらに反転したものと
の４つの信号に変換する。
エンコーダの二相の出力を入力とし、まず、この二相の
入力を、それぞれ微分したものとさらに反転したものと
の４つの信号に変換する。
次に、前記の４つの信号のうち所定の信号を演算処理し
たものと、前記の二相の入力から論理処理によシ回転方
向を検出したものとでさらに論理処理を行なうことによ
り、スイッチング回路における前記の４つの信号の各ト
リミング位置をそれぞれ決定し、これに従って前記の４
つの信号の最大値または最小値付近をトリミングして合
成した後、高周波成分を除去するように構成したもので
ある。
たものと、前記の二相の入力から論理処理によシ回転方
向を検出したものとでさらに論理処理を行なうことによ
り、スイッチング回路における前記の４つの信号の各ト
リミング位置をそれぞれ決定し、これに従って前記の４
つの信号の最大値または最小値付近をトリミングして合
成した後、高周波成分を除去するように構成したもので
ある。
実施例の説明
以下、図面によシ本発明の実施例を詳細に説明する。第
１図は、本発明の一実施例の構成を示す図で、１ａおよ
び１ｂはそれぞれ二相式ロータリエンコーダの出力が供
給される入力端子、２および３はそれぞれ微分回路、４
および５はそれぞれ反転回路、６はアナログスイッチ、
７および８はそれぞれ加算回路、９，１０．１１および
１２はそれぞれパルス変換回路、１３はＤフリップフロ
ッグ、１４および１５はそれぞれ排他的論理和回路、１
６はバイナリカウンタ、１７はローノやスクィルタであ
る。
１図は、本発明の一実施例の構成を示す図で、１ａおよ
び１ｂはそれぞれ二相式ロータリエンコーダの出力が供
給される入力端子、２および３はそれぞれ微分回路、４
および５はそれぞれ反転回路、６はアナログスイッチ、
７および８はそれぞれ加算回路、９，１０．１１および
１２はそれぞれパルス変換回路、１３はＤフリップフロ
ッグ、１４および１５はそれぞれ排他的論理和回路、１
６はバイナリカウンタ、１７はローノやスクィルタであ
る。
次に、本実施例の動作を各部の正回転時および逆回転時
の出力波形をそれぞれ示す第２図（４）および（Ｂ）と
ともに説明する。振巾が一定で且つ互いに９０°の位相
差を有する二相の正弦波（または三角波）を出力する二
相式ロータリエンコーダの出力が入力端子１ａおよび１
ｂに供給されていて、入力端子１ａおよび１ｂの入力を
それぞれＡ、およびＢ。とすると、正回転の場合はＡｏ
はＢＯに対して９０°位相が進み、逆回転の場合はＢｏ
がＡ。
の出力波形をそれぞれ示す第２図（４）および（Ｂ）と
ともに説明する。振巾が一定で且つ互いに９０°の位相
差を有する二相の正弦波（または三角波）を出力する二
相式ロータリエンコーダの出力が入力端子１ａおよび１
ｂに供給されていて、入力端子１ａおよび１ｂの入力を
それぞれＡ、およびＢ。とすると、正回転の場合はＡｏ
はＢＯに対して９０°位相が進み、逆回転の場合はＢｏ
がＡ。
に対して９０°位相が進んでいる。この人力Ａｏおよび
Ｂｏを微分回路２および３でそれぞれ微分してその出力
をＡ１およびＢ１とし、このＡ１およびＢ１をさらに反
転回路４および５で反転してその出力をτ】およびＴ１
とし、これらの出力ＡｌＢ１＋ＡＩおよび丁１をアナロ
グスイッチ６に供給する。さらに、両微分回路２および
３の出力Ａ１およびＢ１を加算回路７で加算してその出
力を０１とし、反転回路４の出力Ａ１と微分回路３の出
力Ｂ１とを加算回路８で加算してその出力をＣ２として
、Ｃ１およびＣ２をそれぞれ、ｅ）レス変換回路９およ
び１０で符号を判別することによりパルスに変換してＤ
ｌおよびＢ２とする。また、入力端子１ａおよび１ｂの
入力ＡＯおよびＢ、を／ｅルス変換回路１１および１２
で符号を判別することによりそれぞれパルスに変換し、
これらをＤフリッゾフロッｆ１３のＤとＣＫの入力とす
る。このＤフリップフロップ１３の出力頁は、正回転の
場合にロー、逆回転の場合にノ・イとなる。そして・ぞ
レス変換回路９および１０の出力Ｄ１およびＢ２とＤフ
リップフロップ１３の出力頁とをそれぞれ排他的論理和
回路１４および１５に入力し、その出力を各々Ｅｌおよ
びＢ２としてバイナリカウンタ１６に供給する。バイナ
リカウンタ１６はＳｌ ＋ Ｂ２ ＋ ＳｓおよびＢ
４の４つの出力を有していて、排他的論理和回路１４お
よび１５の出力Ｅ１およびＢ２が、Ｅｌがノ・イでＢ２
がローの時に出力Ｓ１がハイ、ＥｌおよびＢ２が共にノ
・イの時に出力Ｓ２がハイ、ＥｌがローでＢ２が／Ｓイ
の時に出力Ｓ３がハイ、Ｅｌ およびＢ２が共にローの
時に出力Ｓ４がハイになシ、これらの出力をアナログス
イッチ６に供給する。アナログスイッチ６はバイナリカ
ウンタ１６の出力８１ ＋ Ｂ２ ＋ Ｂ３および
Ｂ４によシ、微分回路２および３と反転回路４および５
から供給された各々の出力Ａ１およびＢ１ とＡｌおよ
びＢ１を、それぞれＡ１をＳ、ＩＢｌをＳ２＋Ａ１をＢ
３ 、Ｂ１をＢ４の各ハイの出力時にトリミングし、合
成して出力Ｖｌを出力する。このアナログスイッチロの
出力ｖ１をローパスフィルタ１７で高周波成分を除去し
て、回転速度に比例したリップルのない出力ｖｏが得ら
れる。
Ｂｏを微分回路２および３でそれぞれ微分してその出力
をＡ１およびＢ１とし、このＡ１およびＢ１をさらに反
転回路４および５で反転してその出力をτ】およびＴ１
とし、これらの出力ＡｌＢ１＋ＡＩおよび丁１をアナロ
グスイッチ６に供給する。さらに、両微分回路２および
３の出力Ａ１およびＢ１を加算回路７で加算してその出
力を０１とし、反転回路４の出力Ａ１と微分回路３の出
力Ｂ１とを加算回路８で加算してその出力をＣ２として
、Ｃ１およびＣ２をそれぞれ、ｅ）レス変換回路９およ
び１０で符号を判別することによりパルスに変換してＤ
ｌおよびＢ２とする。また、入力端子１ａおよび１ｂの
入力ＡＯおよびＢ、を／ｅルス変換回路１１および１２
で符号を判別することによりそれぞれパルスに変換し、
これらをＤフリッゾフロッｆ１３のＤとＣＫの入力とす
る。このＤフリップフロップ１３の出力頁は、正回転の
場合にロー、逆回転の場合にノ・イとなる。そして・ぞ
レス変換回路９および１０の出力Ｄ１およびＢ２とＤフ
リップフロップ１３の出力頁とをそれぞれ排他的論理和
回路１４および１５に入力し、その出力を各々Ｅｌおよ
びＢ２としてバイナリカウンタ１６に供給する。バイナ
リカウンタ１６はＳｌ ＋ Ｂ２ ＋ ＳｓおよびＢ
４の４つの出力を有していて、排他的論理和回路１４お
よび１５の出力Ｅ１およびＢ２が、Ｅｌがノ・イでＢ２
がローの時に出力Ｓ１がハイ、ＥｌおよびＢ２が共にノ
・イの時に出力Ｓ２がハイ、ＥｌがローでＢ２が／Ｓイ
の時に出力Ｓ３がハイ、Ｅｌ およびＢ２が共にローの
時に出力Ｓ４がハイになシ、これらの出力をアナログス
イッチ６に供給する。アナログスイッチ６はバイナリカ
ウンタ１６の出力８１ ＋ Ｂ２ ＋ Ｂ３および
Ｂ４によシ、微分回路２および３と反転回路４および５
から供給された各々の出力Ａ１およびＢ１ とＡｌおよ
びＢ１を、それぞれＡ１をＳ、ＩＢｌをＳ２＋Ａ１をＢ
３ 、Ｂ１をＢ４の各ハイの出力時にトリミングし、合
成して出力Ｖｌを出力する。このアナログスイッチロの
出力ｖ１をローパスフィルタ１７で高周波成分を除去し
て、回転速度に比例したリップルのない出力ｖｏが得ら
れる。
ここで、正回転の場合に本実施例は、第２図（〜に示す
ように、微分回路２および３の出力Ａ１およびＢ１を加
算回路７で加算することにより、その出力Ｃ，はＡ１に
対して４５°位相が遅れ、従って、Ｃ１と同位相のパル
ス変換回路９の出力Ｄ１もＡ１に対して４５°位相が遅
れている。同様に、反転回路４の出力ｘ１と微分回路３
の出力Ｂ１とを加算した加算回路８の出力Ｃ２がＢ１に
対して４５°位相が遅れるため、Ｃ２と同位相の・ぞル
ス変換回路１０の出力Ｄ２もＢ、に対して４５°位相が
遅れている。この時、回転方向を検出するＤフリツプフ
ロツプの出力頁はローであるので、排他的論理和回路１
４および１５の出力Ｅ１お上びＢ２はＤｌおよびＢ２と
それぞれ同位相となり、また、ＤｌはＢ２に的して９０
°位相が進んでいるため、バイナリカウンタ１６の出力
ｓｌ ＋Ｓ２ ＋Ｓ３およびＢ４は、各周期において
Ｓｌから８４にそれぞれ９０°の間ずつハイの出力が順
次生じ、また、ＳｌおよびＢ２はＡｌおよびＢ１に対し
てそれぞれ４５°位相が遅れている。従って、アナログ
スイッチ６において、ＡＩ ＋ Ｂｌ ＋ ＡＩお
よびＢ１をそれぞれトリミングする位置は各々の正弦波
の最大値に対して±４５°の範囲である。こうして微分
回路２および３と反転回路４および５の各々の出力の最
大値付近だけをトリミングして合成することにより、回
転速度に比例した交流電圧から、応答性がよく、シかも
リップルが少ない回転速度に比例しだ正の直流電圧ｖ１
が得られる。ここで、このｖｌはリップルが少ないとは
いえ約３０チのリップル電圧を含んでいるが、二相式ロ
ータリエンコーダは一回転あたり数百から数千・ぐルス
を発生し、その出力ＡｏおよびＢｏの周波数は二相式ロ
ータリエンコーダの回転数の数百から数千倍であシ、シ
かもｖｌのリッゾル周波数はＡｏおよびＢｏの４倍とな
り、非常に高い周波数となるので、ローパスフィルタ１
３により応答性を損なうことなく容易にリップル電圧を
除去することができる。
ように、微分回路２および３の出力Ａ１およびＢ１を加
算回路７で加算することにより、その出力Ｃ，はＡ１に
対して４５°位相が遅れ、従って、Ｃ１と同位相のパル
ス変換回路９の出力Ｄ１もＡ１に対して４５°位相が遅
れている。同様に、反転回路４の出力ｘ１と微分回路３
の出力Ｂ１とを加算した加算回路８の出力Ｃ２がＢ１に
対して４５°位相が遅れるため、Ｃ２と同位相の・ぞル
ス変換回路１０の出力Ｄ２もＢ、に対して４５°位相が
遅れている。この時、回転方向を検出するＤフリツプフ
ロツプの出力頁はローであるので、排他的論理和回路１
４および１５の出力Ｅ１お上びＢ２はＤｌおよびＢ２と
それぞれ同位相となり、また、ＤｌはＢ２に的して９０
°位相が進んでいるため、バイナリカウンタ１６の出力
ｓｌ ＋Ｓ２ ＋Ｓ３およびＢ４は、各周期において
Ｓｌから８４にそれぞれ９０°の間ずつハイの出力が順
次生じ、また、ＳｌおよびＢ２はＡｌおよびＢ１に対し
てそれぞれ４５°位相が遅れている。従って、アナログ
スイッチ６において、ＡＩ ＋ Ｂｌ ＋ ＡＩお
よびＢ１をそれぞれトリミングする位置は各々の正弦波
の最大値に対して±４５°の範囲である。こうして微分
回路２および３と反転回路４および５の各々の出力の最
大値付近だけをトリミングして合成することにより、回
転速度に比例した交流電圧から、応答性がよく、シかも
リップルが少ない回転速度に比例しだ正の直流電圧ｖ１
が得られる。ここで、このｖｌはリップルが少ないとは
いえ約３０チのリップル電圧を含んでいるが、二相式ロ
ータリエンコーダは一回転あたり数百から数千・ぐルス
を発生し、その出力ＡｏおよびＢｏの周波数は二相式ロ
ータリエンコーダの回転数の数百から数千倍であシ、シ
かもｖｌのリッゾル周波数はＡｏおよびＢｏの４倍とな
り、非常に高い周波数となるので、ローパスフィルタ１
３により応答性を損なうことなく容易にリップル電圧を
除去することができる。
また、逆回転の場合、第２図（Ｂ）に示すように、二相
式ロータリエンコーダからの入力Ａｏおよび、Ｂｏの位
相が、ＡｏがＢｏに対して９０°遅れるため、微分回路
２および３の出力ＡｌおよびＢ１の位相もＡｌがＢ１に
対して９０°遅れる。このため、加算回路７および８の
出力Ｃ１およびＣ２は、ＡＩおよびＢ１に対してそれぞ
れ４５°位相が進み、ノヤルス変調回路９および１０の
出力Ｄ１およびＢ２も、ＡＩ およびＢｌに対してそれ
ぞれ４５°位相が進み、且つＤｌがＢ２に対して９０°
位相が遅れる。
式ロータリエンコーダからの入力Ａｏおよび、Ｂｏの位
相が、ＡｏがＢｏに対して９０°遅れるため、微分回路
２および３の出力ＡｌおよびＢ１の位相もＡｌがＢ１に
対して９０°遅れる。このため、加算回路７および８の
出力Ｃ１およびＣ２は、ＡＩおよびＢ１に対してそれぞ
れ４５°位相が進み、ノヤルス変調回路９および１０の
出力Ｄ１およびＢ２も、ＡＩ およびＢｌに対してそれ
ぞれ４５°位相が進み、且つＤｌがＢ２に対して９０°
位相が遅れる。
この時、回転方向を検出するＤフリソゲフロップ１３の
出力頁がハイになるので、排他的論理和回路１４および
１５の出力ＥｌおよびＢ２はそれぞれＤＩおよびＢ２と
逆位相となる。このため、バイナリカウンタ１６の出力
はＢ４からＳｌに順次ハイの出力が生じ、且つＳｌおよ
びＢ２がＡ、およびＡ２に対してそれぞれ１３５°位相
が進んでいる。従って、アナログスイッチ６はバイナリ
カウンタ１６の出力により、Ａ、、Ｂ、、Ａ、およびＴ
】の各々の最小値を中心に±４５°の範囲をトリミング
して合成するため、Ｖｏは負の直流電圧となる。このよ
うにして、逆回転時には、トリミングする位置が自動的
に移動して出力の極性が変化するため、回転方向に応じ
た出力が得られる。
出力頁がハイになるので、排他的論理和回路１４および
１５の出力ＥｌおよびＢ２はそれぞれＤＩおよびＢ２と
逆位相となる。このため、バイナリカウンタ１６の出力
はＢ４からＳｌに順次ハイの出力が生じ、且つＳｌおよ
びＢ２がＡ、およびＡ２に対してそれぞれ１３５°位相
が進んでいる。従って、アナログスイッチ６はバイナリ
カウンタ１６の出力により、Ａ、、Ｂ、、Ａ、およびＴ
】の各々の最小値を中心に±４５°の範囲をトリミング
して合成するため、Ｖｏは負の直流電圧となる。このよ
うにして、逆回転時には、トリミングする位置が自動的
に移動して出力の極性が変化するため、回転方向に応じ
た出力が得られる。
なお、本実施例は微分回路２および３の出力Ａｌ およ
びＢｌからトリミングのタイミングを決定しているので
、通常それぞれ９０°の位相差を有する入力Ａｏおよび
ＢｏとＡ１およびＢ１との関係が、周波数が高くなるこ
とにより、その位相差に変化が生じても、トリミングの
タイミングに誤差が生じることなく、アナログスイッチ
６の出力ｖ１は常にリップルを少なく保つことができる
。
びＢｌからトリミングのタイミングを決定しているので
、通常それぞれ９０°の位相差を有する入力Ａｏおよび
ＢｏとＡ１およびＢ１との関係が、周波数が高くなるこ
とにより、その位相差に変化が生じても、トリミングの
タイミングに誤差が生じることなく、アナログスイッチ
６の出力ｖ１は常にリップルを少なく保つことができる
。
また、二相式ロータリエンコーダの出力が三角波の場合
においても、本実施例は同様の効果を有している。
においても、本実施例は同様の効果を有している。
ヌ」１幻」Ｌ朱
以上説明したように、本発明は、二相式ロータリエンコ
ーダの出力を入力として、回転方向によって極性が異な
り且つ回転速度に比例し、しかもリップルがなく応答性
のよい直流圧を検出することができる。また、位置決め
制御に用いられるサーｙＪ／系においては、直流ノエネ
レータを不要にするだめ、保守点検の必要がなくなると
ともに、コストの低減をも可能にするものである。
ーダの出力を入力として、回転方向によって極性が異な
り且つ回転速度に比例し、しかもリップルがなく応答性
のよい直流圧を検出することができる。また、位置決め
制御に用いられるサーｙＪ／系においては、直流ノエネ
レータを不要にするだめ、保守点検の必要がなくなると
ともに、コストの低減をも可能にするものである。
第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、第１図の各部の出力波形を示す図である。 ２．３・・・微分回路、４，５・・・反転回路、６・・
・アナログスイッチ、７，８・・・加算回路、１３・・
・Ｄフリップフロップ、１４．１５・・・排他的論理和
回路、１６・・・バイナリカウンタ、１７・・・ローパ
スフィルタ。 第２図 ｉＡｌ （８
１手続補正書（自発） 昭和５９年１月ｅ日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 ％願昭、□−２□７７６４ 号２
、発 明 の名称 速度信号検出装置 ３、補正をする者 事件との関係 出願人 住 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
山 下 俊 彦４、代理人〒１０
５ ５、補正により増加する発明の数 ０７、補正の内容
（１） 特許請求の範囲を別紙のとおり訂正する
。 （２）明細書第５頁第６行から第７行までの「（または
三角波）」を削除する。 （３）同第５頁第２０行の「出力Ａ、 Ｊを「出力Ａ、
Ｊに訂正する。 （４）同第１１頁第３行から第４行までの「三角波」の
前に「疑似正弦波または」を加入する。 （５〕 同第１１頁第１０行の「直流圧」を「直流電
圧」に訂正する。 （６）同第１１頁第１２行の「直流ジェネレータ」を「
直流タコジェネレータ」に訂正する。 以 上 特許請求の範囲を記載した書面 特許請求の範囲 振巾が一定で且つ互いに９０’の位相差を有するれ出力
する二相式ロータリエンコーダの出方を入力とし、前記
二相の入力をそれぞれ微分する第１および第２の微分回
路と、前記第１および第２の微分回路の出方をそれぞれ
反転する第１および第２の反転回路と、前記第１および
第２の微分回路の出力を加算する第１の加算回路と、前
記第１および第２の微分回路の一方の出方と前記第１お
よび第２の反転回路の他方の出方とを加算する第２の加
算回路と、前記二相の入力により回転方向に応じた信号
を出方する第１の論理回路と、前記第１および第２の加
算回路の出方と前記第１の論理回路の出力とにより一周
期の間に４種類の信号を順次出力する第２の論理回路と
、前記第２の論理回路の４種類の出力により前記第１お
よび第２の微分回路と前記第１および第２の反転回路の
各々の出力の最大値または最小値の付近をトリミングし
て合成するスイッチング回路と、前記スイッチング回路
の出力の高周波成分を除去するフィルタ回路とからなり
、前記二相式ロータリエンコーダの出力から、回転方向
によって極性が異なり且つ回転速度に比例した直流電圧
を検出することを特徴とする速度信号検出装置。
第２図は、第１図の各部の出力波形を示す図である。 ２．３・・・微分回路、４，５・・・反転回路、６・・
・アナログスイッチ、７，８・・・加算回路、１３・・
・Ｄフリップフロップ、１４．１５・・・排他的論理和
回路、１６・・・バイナリカウンタ、１７・・・ローパ
スフィルタ。 第２図 ｉＡｌ （８
１手続補正書（自発） 昭和５９年１月ｅ日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 ％願昭、□−２□７７６４ 号２
、発 明 の名称 速度信号検出装置 ３、補正をする者 事件との関係 出願人 住 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
山 下 俊 彦４、代理人〒１０
５ ５、補正により増加する発明の数 ０７、補正の内容
（１） 特許請求の範囲を別紙のとおり訂正する
。 （２）明細書第５頁第６行から第７行までの「（または
三角波）」を削除する。 （３）同第５頁第２０行の「出力Ａ、 Ｊを「出力Ａ、
Ｊに訂正する。 （４）同第１１頁第３行から第４行までの「三角波」の
前に「疑似正弦波または」を加入する。 （５〕 同第１１頁第１０行の「直流圧」を「直流電
圧」に訂正する。 （６）同第１１頁第１２行の「直流ジェネレータ」を「
直流タコジェネレータ」に訂正する。 以 上 特許請求の範囲を記載した書面 特許請求の範囲 振巾が一定で且つ互いに９０’の位相差を有するれ出力
する二相式ロータリエンコーダの出方を入力とし、前記
二相の入力をそれぞれ微分する第１および第２の微分回
路と、前記第１および第２の微分回路の出方をそれぞれ
反転する第１および第２の反転回路と、前記第１および
第２の微分回路の出力を加算する第１の加算回路と、前
記第１および第２の微分回路の一方の出方と前記第１お
よび第２の反転回路の他方の出方とを加算する第２の加
算回路と、前記二相の入力により回転方向に応じた信号
を出方する第１の論理回路と、前記第１および第２の加
算回路の出方と前記第１の論理回路の出力とにより一周
期の間に４種類の信号を順次出力する第２の論理回路と
、前記第２の論理回路の４種類の出力により前記第１お
よび第２の微分回路と前記第１および第２の反転回路の
各々の出力の最大値または最小値の付近をトリミングし
て合成するスイッチング回路と、前記スイッチング回路
の出力の高周波成分を除去するフィルタ回路とからなり
、前記二相式ロータリエンコーダの出力から、回転方向
によって極性が異なり且つ回転速度に比例した直流電圧
を検出することを特徴とする速度信号検出装置。
Claims (1)
- 振巾が一定で且つ互いに９０°の位相差を有する二相の
三角波または正弦波をそれぞれ出力する二相式ロータリ
エンコーダの出力を入力とし、前記二相の入力をそれぞ
れ微分する第１および第２の微分回路と、前記第１およ
び第２の微分回路の出力をそれぞれ反転する第１および
第２の反転回路と、前記第１および第２の微分回路の出
力を加算する第１の加算回路と、前記第１および第２の
微分回路の一方の出力と前記第１および第２の反転回路
の他方の出力とを加算する第２の加算回路と、前記二相
の入力により回転方向に応じた信号を出力する第１の論
理回路と、前記第１および第２の加算回路の出力と前記
第１の論理回路の出力しにより−周期の間に４種類の信
号を順次出力する第２の論理回路と、前記第２の論理回
路の４種類の出力により前記第１および第２の微分回路
と前記第１および第２の反転回路の各々の出力の最大値
または最小値の付近をトリミングして合成するスイッチ
ング回路と、前記スイッチング回路の出力の高周波成分
を除去するフィルタ回路とからなり、前記二相式ロータ
リエンコーダの出力から、回転方向によって極性が異な
り且つ回転速度に比例した直流電圧を検出することを特
徴とする速度信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22776482A JPS59120962A (ja) | 1982-12-28 | 1982-12-28 | 速度信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22776482A JPS59120962A (ja) | 1982-12-28 | 1982-12-28 | 速度信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59120962A true JPS59120962A (ja) | 1984-07-12 |
Family
ID=16866005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22776482A Pending JPS59120962A (ja) | 1982-12-28 | 1982-12-28 | 速度信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59120962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187816U (ja) * | 1983-05-31 | 1984-12-13 | 株式会社 アマダ | ２相入力方向弁別装置 |
| EP0254970A2 (de) * | 1986-07-26 | 1988-02-03 | AEG Olympia Office GmbH | Verfahren und Anordnung zur Erzeugung einer Tachospannung für Antriebe in einem Gleichstrommotor in Schreib- oder ähnlichen Büromaschinen |
| JPH01199167A (ja) * | 1988-02-04 | 1989-08-10 | Nakamichi Corp | 移動速度検出回路 |
-
1982
- 1982-12-28 JP JP22776482A patent/JPS59120962A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59187816U (ja) * | 1983-05-31 | 1984-12-13 | 株式会社 アマダ | ２相入力方向弁別装置 |
| EP0254970A2 (de) * | 1986-07-26 | 1988-02-03 | AEG Olympia Office GmbH | Verfahren und Anordnung zur Erzeugung einer Tachospannung für Antriebe in einem Gleichstrommotor in Schreib- oder ähnlichen Büromaschinen |
| JPH01199167A (ja) * | 1988-02-04 | 1989-08-10 | Nakamichi Corp | 移動速度検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62162968A (ja) | 速度検出装置 | |
| EP0077403B1 (en) | Speed detecting device | |
| JPS59120962A (ja) | 速度信号検出装置 | |
| KR900002511B1 (ko) | 속도 검출 방식 | |
| JPS59120961A (ja) | 速度信号検出装置 | |
| JPS59116551A (ja) | 速度信号検出装置 | |
| JPS6021461A (ja) | 速度信号検出装置 | |
| RU2085953C1 (ru) | Датчик частоты вращения ротора машины переменного тока | |
| JPH0775473B2 (ja) | Ｐｗｍインバータのパルス数切換装置 | |
| SU1183901A1 (ru) | Устройство для измерения частоты вращения | |
| JP3302864B2 (ja) | モータ回転速度検出回路 | |
| JPS59117485A (ja) | 交流サ−ボシステム | |
| SU1305847A1 (ru) | Преобразователь угла поворота вала в код | |
| JPS60187864A (ja) | レゾルバを用いた回転速度及び回転位置検出装置 | |
| JPS6020215A (ja) | パルス増巾装置 | |
| JP2548900Y2 (ja) | 角度割出し装置 | |
| SU746653A1 (ru) | Устройство дл преобразовани "перемещение-код-фаза | |
| KR0182012B1 (ko) | 브러시리스 직류 모터의 전류 회로 | |
| SU732954A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH02129552A (ja) | 速度検出装置 | |
| JPH0732620B2 (ja) | 誘導電動機の非干渉ベクトル制御装置 | |
| JPS6021462A (ja) | 速度信号検出装置 | |
| JPS6021458A (ja) | 速度信号検出装置 | |
| JPS5897619A (ja) | 回転パルス検出装置 | |
| JPH0583869B2 (ja) |