JP4910853B2

JP4910853B2 - エンコーダ断線検出装置

Info

Publication number: JP4910853B2
Application number: JP2007107650A
Authority: JP
Inventors: 江桁劉
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-04-16
Filing date: 2007-04-16
Publication date: 2012-04-04
Anticipated expiration: 2027-04-16
Also published as: JP2008267840A

Description

本発明は、モータの回転軸に取りつけられた回転速度、回転位置の検出などに用いられるエンコーダの断線検出装置に関し、特にその回路構成方法に関する。

この種の断線検出回路は、サーボモータで位置決めなどを行う際に、エンコーダ断線時の暴走を防止するものであり、例えば、図７に特許文献１に記載されたエンコーダ断線検出回路の構成を示す。図７において、パルスエンコーダ１ａから出力された、互いに反転した２相のパルス信号（Ａ＋，Ａ−）は、ダイオード２１〜２４による整流回路に接続される。その整流出力は抵抗２５を介してフォトカプラ２６の発光素子２６−１に接続される。パルスエンコーダ１からの２相のパルス信号（Ａ＋，Ａ−）が正常に得られるときは、フォトカプラの発光素子２６−１が発光し、受光素子２６−２の出力はローレベル（Ｌレベル）となる。パルスエンコーダ１からの２相のパルス信号（Ａ＋，Ａ−）のうち、片方（例えばＡ＋）が断線すると、フォトカプラの発光素子２６−１に電流が流れなくなり、消灯し、受光素子２６−２の出力がＨレベルとなり断線を検出できる。

また、図８に特許文献２に記載されたエンコーダ断線検出回路の構成を示す。図８において、３３は断線電位設定手段、３４は高電位および低電位の基準レベル設定手段、３５と３６は信号線電位検出手段となる差動増幅器、３７は断線検出手段である。基準レベル設定手段３４は高電位VHと低電位VLを設定し、エンコーダ１からのパルス信号が正常に得られるときは、入力したパルス信号の電圧レベルが高電位VHより高いか、あるいは低電位VLより低く、差動増幅器３５と３６のうち、どちらか一方がローレベルの電圧を出力する。エンコーダが断線すると、入力したパルスが無くなり、断線電位設定手段の電位Vａを出力する。この時に、VH≧Ｖa≧VLとなり、差動増幅器３５と３６の両方ともハイレベルの電圧を出力し、断線を検出できる。
特開平５−３６９１号公報特開平１−２８４７７０号公報

しかしながら、特許文献１に記載された従来技術においては、互いに反転した２相のパルス信号（差動信号出力）伝送方式の場合には適用できるが、反転したパルス信号が無く１相のパルス信号のみ（シングルエンド信号出力）伝送方式の場合はエンコーダ信号の断線検出ができないという問題点があった。
また、特許文献２に記載された従来技術においては、差動信号出力方式とシングルエンド信号出力方式に関係なく、断線検出できるが、コンパレータなどの差動増幅器を使用しているので、電源電圧が異なるエンコーダに対応するには部品の変更が必要である。また、エンコーダの出力線路と制御回路側信号線との間を電気的に絶縁されてないという問題点があった。
この発明は、上述のような課題を解決するためになされたもので、エンコーダの信号伝送方式が差動信号出力方式とシングルエンド信号出力方式両方とも断線検出が行え、しかもエンコーダの出力線と制御回路側信号線との間を電気的に絶縁された断線検出回路を提供することにある。

上述の課題を解決するために、第1の発明においては、ハイ（Ｈ）およびロー（Ｌ）の2値からなるシングルエンド出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２の限流抵抗と、からなる直列回路を接続し、前記直列回路の中間接続点に、前記パルスエンコーダの信号線を接続し、制御回路側の電源とグランドとの間に、第３の限流抵抗と、前記第１のフォトカプラの受光素子部と、前記第２のフォトカプラの受光素子部と、を直列に接続し、前記第３の限流抵抗と前記第１のフォトカプラの受光素子部との接続点を断線検出信号の出力とする。
第2の発明においては、第1の発明における前記中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とする。

第3の発明においては、第1の発明における前記中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とする。
第４の発明においては、第1の発明における前記中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とする。
第５の発明においては、互いに反転した２相のパルス信号を出力する差動信号出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２の限流抵抗と、を直列に接続した第１の直列回路と、第３の限流抵抗と、第３フォトカプラの発光素子部と、第４フォトカプラの発光素子部と、第４限流抵抗と、を直列に接続した第２の直列回路と、を各々接続し、前記第１の直列回路の中間接続点（第１相接続点）に前記パルスエンコーダの信号線の第１相を、前記第２の直列回路の中間接続点（第２相接続点）に前記パルスエンコーダの信号線の第２相を、各々接続し、制御回路側の電源とグランドとの間に、第５の限流抵抗と、前記第１のフォトカプラの受光素子部と、前記第２のフォトカプラの受光素子部と、を直列接続した第３の直列回路との直列回路を接続し、さらに前記第３の直列回路と、前記第３のフォトカプラの受光素子部と、前記第４のフォトカプラの受光素子部と、を直列接続した第４の直列回路とを並列接続し、前記第５の限流抵抗と前記第３又は第４の直列回路との接続点を断線検出信号の出力とする。

第６の発明においては、第５の発明における前記第１の直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３のフォトカプラの発光素子部と前記第３のフォトカプラの発光素子部との接続点とする。
第７の発明においては、第５の発明における前記第１の直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗と前記第４の限流抵抗との接続点する。
第８の発明においては、第５の発明における前記第１の直列回路の中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗又は前記第４の限流抵抗と前記第３のフォトカプラの発光素子部又は前記第４のフォトカプラの発光素子部との接続点とする。

第９の発明においては、第５〜第８の発明に記載のエンコーダ断線検出装置において、前記第１相接続点または前記第２相接続点の一方をシングルエンド出力方式パルスエンコーダの出力に、他方を前記シングルエンド出力方式パルスエンコーダの電源のグランドに、各々接続する。
第１０の発明においては、ハイ（Ｈ）およびロー（Ｌ）の2値からなるシングルエンド出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２限流抵抗と、からなる直列回路を接続し、前記直列回路の中間接続点に、前記パルスエンコーダの信号線を接続し、制御回路側の電源とグランドとの間に、第３限流抵抗と、前記第１のフォトカプラの受光素子部との直列回路、および第４の限流抵抗と前記第２のフォトカプラの受光素子部との直列回路を、各々接続し、前記第３の限流抵抗と第１フォトカプラの受光素子部との接続点を第１検出出力とし、前記第４の限流抵抗と前記第２のフォトカプラの受光素子部との接続点を第２検出出力とし、前記第１の検出出力と前記第２の検出出力との論理和を断線検出信号とする。

第１１の発明においては、第１０の発明における前記直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とする。
第1２の発明においては、前記第8の発明における前記直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とする。
第１３の発明においては、第１０の発明において、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とする。
第１４の発明においては、互いに反転した２相のパルス信号を出力する差動信号出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２限流抵抗と、からなる第１の直列回路を接続し、前記第１の直列回路の中間接続点（第１相接続点）に、前記パルスエンコーダの信号線の第１相を接続し、制御回路側の電源とグランドとの間に、第３の限流抵抗と前記第１のフォトカプラの受光素子部との直列回路、および第４の限流抵抗と前記第２のフォトカプラの受光素子部との直列回路を、各々接続し、前記第３の限流抵抗と第１フォトカプラの受光素子部との接続点を第１検出出力とし、前記第４の限流抵抗と前記第２のフォトカプラの受光素子部との接続点を第２検出出力とし、前記第１の検出出力と前記第２の検出出力との論理和を第１相断線検出信号とし、さらに、前記パルスエンコーダの電源とグランドとの間に、第５の限流抵抗と、第３のフォトカプラの発光素子部と、第４のフォトカプラの発光素子部と、第６限流抵抗と、からなる第２の直列接続回路を接続し、前記第２の直列接続回路の中間接続点（第２相接続点）に、前記パルスエンコーダの信号線の第２相を接続し、制御回路側の電源とグランドとの間に、第７の限流抵抗と前記第３のフォトカプラの受光素子部との直列回路、および第８の限流抵抗と前記第４のフォトカプラの受光素子部との直列回路を、各々接続し、前記第７の限流抵抗と前記第３のフォトカプラの受光素子部との接続点を第３検出出力とし、前記第８の限流抵抗と前記第４のフォトカプラの受光素子部との接続点を第４検出出力とし、前記第３の検出出力と前記第４の検出出力との論理和を第２相断線検出信号とし、第１相断線検出信号と第２相断線検出信号の論理積を断線検出信号とする。

第１５の発明においては、前記第１４の発明における前記第１の直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３のフォトカプラの発光素子部と前記第３のフォトカプラの発光素子部との接続点とする。
第１６の発明においては、前記１４の発明における前記第１の直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗と前記第４の限流抵抗との接続点する。
第１７の発明においては、第１４の発明における前記第１の直列回路の中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗又は前記第４の限流抵抗と前記第３のフォトカプラの発光素子部又は前記第４のフォトカプラの発光素子部との接続点とする。

第１８の発明においては、前記１４〜１７の発明における第１相接続点または第２相接続点の一方をシングルエンド出力方式パルスエンコーダの出力に、他方を前記シングルエンド出力方式パルスエンコーダの電源のグランドに、各々接続する。

請求項1〜４、９〜１３及び１８の発明ではシングルエンド出力方式パルエンコーダに対する断線検出が可能であり、また、フォトカプラを用いているためパルスエンコーダの電源と絶縁された断線検出信号を得ることができる。
請求項５〜８及び１４〜１７の発明では、差動信号出力方式パルスエンコーダに対する断線検出が可能であり、また、フォトカプラを用いているため、エンコーダの電源と絶縁された断線検出信号を得ることができる。
請求項９の発明では、請求項５〜８の発明において、一方の検出入力をグランドに接続することにより、また請求項１８の発明では、請求項１４〜１７の発明において、一方の検出入力をグランドに接続することにより、シングルエンド出力方式パルスエンコーダへの適用が可能となる。

本発明の要点は、パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２の限流抵抗と、からなる直列接続回路を接続し、前記直列接続回路の中間接続点に、前記パルスエンコーダの信号線を接続した回路を1個または2個用い、また、制御回路側の電源とグランドとの間に、第3の限流抵抗と、前記第１のフォトカプラの受光素子部と、前記第２のフォトカプラの受光素子部と、を直列に接続し、前記第３の限流抵抗と前記第１のフォトカプラの受光素子部との接続点を断線検出信号の出力とする回路構成や、制御回路側の電源とグランドとの間に、第3の限流抵抗と、前記第１のフォトカプラの受光素子部の直列回路または第4の限流抵抗と前記第２のフォトカプラの受光素子部との直列回路を設け、前記第3の限流抵抗と前記第１のフォトカプラの受光素子部との接続点と前記第４の限流抵抗と前記第２のフォトカプラの受光素子部との接続点との論理和から断線を検出する回路を1個または2個設けた構成としている点である。

図１に、本発明の第1の実施例を示す。図１（ａ）は本発明に基づく実施例を説明する回路図で、図1（ｂ）は各部の動作例である。図１（ａ）において、１はモータの回転軸に取りつけられたパルスエンコーダ、２はモータの制御装置、３はパルスエンコーダからのパルス信号をレベル変換、整形するインターフェース、１０は本発明の断線検出回路である。１０の断線検出回路において、１１、１２はフォトカプラ、１５〜１７は限流抵抗である。
以下に断線検出の動作原理を説明する。
パルスエンコーダ１からパルス信号を正常に得られるときに、パルスエンコーダ信号線の電圧レベルはハイ（Ｈ）レベルあるいはロー（Ｌ）レベルのどちらか一方である。信号線がハイレベルの場合、フォトカプラ１１の発光ダイオード部１１−１が消灯し、フォトカプラ１２の発光ダイオード部１２−１が発光し、受光素子１１−２がオフ、受光素子１２−２がオンとなり、断線検出回路の出力がハイレベルとなる。ここでのハイレベルはパルスエンコーダ１の電源とは別の電源である制御回路の電源電圧（Vcc2）のレベルである。同様に、信号線がローレベルの場合、フォトカプラ１１の発光ダイオード部１１−１が発光し、フォトカプラ１２の発光ダイオード部１２−１が消灯し、受光素子１１−２がオン、受光素子１２−２がオフとなり、断線検出回路の出力がハイレベルとなる。ここでのハイレベルはパルスエンコーダ１の電源とは別の電源である制御回路の電源電圧（Vcc2）のレベルである。

しかし、パルスエンコーダ１の信号線が断線し、パルス信号を正常に得られないときには、パルスエンコーダ信号線の電圧レベルは、断線検出回路の限流抵抗１５、フォトカプラ１１の発光ダイオード部１１−１、限流抵抗１６、及びフォトカプラ１２の発光ダイオード部１２−１の分圧で決められ、限流抵抗15と１６の値を同じに選べばエンコーダ電源電圧（Vcc1）の１／２となる。このような場合には、フォトカプラ１１の発光ダイオード部１１−１とフォトカプラ１２の発光ダイオード部１２−１が両方とも発光し、受光素子１１−２と１２−２の両方がオンとなり、断線検出回路の出力がローレベルとなり、断線が検出される。以上の動作を図１（ｂ）に示す。

図２に本発明の第２の実施例を示す。本発明の第１の実施例における図１（ａ）の構成を変更している。即ち、違いは限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序、及びフォトカプラ１２の発光ダイオード部１２−１と限流抵抗１６との接続順序を、各々変更している点である。動作原理は第１の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

図３に本発明の第３の実施例を示す。本発明の第1の実施例における図１（ａ）の構成を変更している。即ち、違いは限流抵抗１６とフォトカプラ１２の発光ダイオード１２−１との接続順序を変更している点である。動作原理は第１の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。尚、限流抵抗１５とフォトカプラ１１の発光ダイオード１１−１の順序のみを変更しても同様となる。

図４に、本発明の第４の実施例を示す。図４（ａ）は差動信号出力方式のエンコーダ断線検出回路の実施例の原理を説明する回路図で、図４（ｂ）は各部の動作例である。図４（ａ）において、１ａはモータの回転軸に取りつけられたパルスエンコーダ、２ａはモータの制御装置、３ａはパルスエンコーダからのパルス信号をレベル変換、整形するインターフェース、１０ａは本発明の断線検出回路である。１０ａの断線検出回路において、１１〜１４はフォトカプラ、１５〜１７、１５ａ、１６ａは限流抵抗である。
実施例４に係る断線検出の動作原理は、実施例１のシングルエンド信号出力方式のエンコーダの断線検出動作原理と同様である。差動信号の場合は、互いに反転した２相のパルス信号線（Ａ＋、Ａ−）があるので、実施例１に示した断線検出回路を２つ設け、断線検出の出力端子を並列接続する。

２相の信号線が両方とも正常なときには、２相の信号線と接続されたそれぞれの断線検出回路が両方ともハイレベルを出力し、合成したの断線検出信号がハイレベルとなる。
しかし、２相の信号線のうち、どちらが一方または両方が断線した場合、断線した相と接続された断線検出回路がローレベルを出力し、合成した断線検出信号がローレベルとなり、断線が検出される。

第５の実施例は、第４の実施例において、実施例２の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序、フォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序、限流抵抗１５ａとフォトカプラ１３の発光ダイオード部１３−１との接続順序、及びフォトカプラ１４の発光ダイオード部１４−１と限流抵抗１６ａとの接続順序を入れ替えるものである。動作原理は第４の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

第６の実施例は、第４の実施例において、実施例３の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序又はフォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序、限流抵抗１５ａとフォトカプラ１３の発光ダイオード部１３−１との接続順序又はフォトカプラ１４の発光ダイオード部１４−１と限流抵抗１６ａとの接続順序を入れ替えるものである。動作原理は第４の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

第７の実施例は、図４の差動信号出力方式エンコーダの断線検出回路において、断線検出回路の２つの入力端子のうち、どちらか一方をグランドに接続し、他方の入力をシングルエンド信号出力方式のエンコーダの信号線と接続するものである。入力をグランドに接続した断線検出回路の出力は常にハイレベルになるが、エンコーダの信号線に接続した断線検出回路の出力は信号が正常の時はハイレベル、断線の時はローレベルとなる。この結果、断線検出信号は、パルスエンコーダ出力信号が正常な時はハイレベル、断線した時にはローレベルとなり、図４の回路をシングルエンド信号出力方式エンコーダの断線検出回路として使用可能となる。

図５に、本発明の第８の実施例を示す。図５（ａ）は本発明に基づく実施例の原理を説明する回路図で、図５（ｂ）は各部の動作である。図５（ａ）において、１はモータの回転軸に取りつけられたパルスエンコーダ、２ｂはモータの制御装置、３はパルスエンコーダからのパルス信号をレベル変換、整形するインターフェース、１０ｂは本発明の断線検出回路である。１０ｂの断線検出回路において、１１、１２はフォトカプラ、１５〜１８は限流抵抗、３０は論理和素子である。
以下に断線検出の動作原理を説明する。
パルスエンコーダ１からパルス信号を正常に得られるときに、パルスエンコーダ信号線の電圧レベルはハイレベルあるいはローレベルのどちらか一方である。信号線がハイレベルの場合、フォトカプラ１１の発光ダイオード部１１−１が消灯し、フォトカプラ１１の出力端０１がハイレベルとなる。それに対して、フォトカプラ１２の発光ダイオード部１２−１が発光し、フォトカプラ１２の出力端０２がローレベルとなる。その結果、論理和素子３０の出力がハイレベルとなる。

同様に、信号線がローレベルの場合、フォトカプラ１１の発光ダイオード部１１−１が発光し、フォトカプラ１１の出力端０１がローレベルとなる。それに対して、フォトカプラ１２の発光ダイオード部１２−１が消灯し、フォトカプラ１２の出力端０２がハイレベルとなる。その結果、論理和素子３０の出力がハイレベルとなる。
しかし、パルスエンコーダ１の信号線が断線し、パルス信号を正常に得られないときに、パルスエンコーダ信号線の電圧レベルは、断線検出回路の限流抵抗１５、フォトカプラ１１の発光ダイオード部１１−１、限流抵抗１６及びフォトカプラ１２の発光ダイオード部１２−１の分圧で決められ、エンコーダ電源電圧（Vcc1）の１／２となる。この場合には、フォトカプラ１１の発光ダイオード部１１−１とフォトカプラ１２の発光ダイオード部１２−１が両方とも発光し、フォトカプラ１１の出力端０１とフォトカプラ１２の出力端０２が両方ともローレベルとなり、断線が検出される。

第９の実施例は、第８の実施例において、第２の実施例の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序、及びフォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序を入れ替えるものである。動作原理は実施例８と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

第１０の実施例は、第８の実施例において、第３の実施例の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序、又はフォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序を入れ替えるものである。動作原理は実施例８と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

図６に、本発明の第１１の実施例を示す。図６（ａ）は差動信号出力方式エンコーダ断線検出回路の実施例の原理を説明する回路図で、図６（ｂ）は各部の動作例である。図６（ａ）において、１ａはモータの回転軸に取りつけられたパルスエンコーダ、２ｃはモータの制御装置、３ａはパルスエンコーダからのパルス信号をレベル変換、整形するインターフェース、１０ｃは本発明の断線検出回路である。１０ｃの断線検出回路において、１１〜１４はフォトカプラ、１５〜１８、１５ａ〜１８ａは限流抵抗、３０、３１は論理和素子、３２は論理積素子である。
本実施例の断線検出の動作原理は、図５のシングルエンド信号出力方式エンコーダの断線検出回路を２回路用いた構成で、動作原理と図５と同様である。差動信号の場合は、互いに反転した２相のパルス信号線があるので、断線検出回路を２つ設け、断線検出の出力を論理積で求める。

２相の信号線が両方とも正常なときに、２相の信号線と接続されたそれぞれの断線検出回路が両方ともハイレベルを出力し、論理積である断線検出信号がハイレベルとなる。
しかし、２相の信号線のうち、どちらが一方または両方が断線した場合、断線した相と接続された断線検出回路がローレベルを出力し、論理積である断線検出信号がローレベルとなり、断線が検出される。

第１２の実施例は、第１１の実施例において、実施例２の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序、フォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序、限流抵抗１５ａとフォトカプラ１３の発光ダイオード部１３−１との接続順序、及びフォトカプラ１４の発光ダイオード部１４−１と限流抵抗１６ａとの接続順序を入れ替えるものである。動作原理は第１１の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

第１３の実施例は、第１１の実施例において、実施例３の場合と同様に、限流抵抗１５とフォトカプラ１１の発光ダイオード部１１−１との接続順序又はフォトカプラ１２の発光ダイオード１２−１部と限流抵抗１６との接続順序、限流抵抗１５ａとフォトカプラ１３の発光ダイオード部１３−１との接続順序又はフォトカプラ１４の発光ダイオード部１４−１と限流抵抗１６ａとの接続順序を入れ替えるものである。動作原理は第１１の実施例と同じであるが、プリント板上に部品配置する場合に融通性が高まり、最適配置がし易くなるというメリットが得られる。

第１４の実施例は、図６の差動信号出力方式のエンコーダ断線検出回路において、断線検出回路の２つの入力端子のうち、どちらか一方をグランドに接続し、他方の入力をシングルエンド信号出力方式のエンコーダの信号線と接続するものである。入力をグランドに接続した断線検出回路の出力は常にハイレベルになるが、エンコーダの信号線に接続した断線検出回路の出力は信号が正常の時はハイレベル、断線の時はローレベルとなる。この結果、断線検出信号は、パルスエンコーダ出力信号が正常の時はハイレベル、断線した時にはローレベルとなり、図６の回路をシングルエンド信号出力方式のエンコーダの断線検出回路として使用可能となる。

本発明は、エンコーダに限らず、各種信号伝送回路の断線検出などへの適用が可能である。

本発明の第１の実施例を示す回路及び動作説明図本発明の第２の実施例を示す回路及び動作説明図本発明の第３の実施例を示す回路及び動作説明図本発明の第４の実施例を示す回路及び動作説明図本発明の第８の実施例を示す回路及び動作説明図本発明の第１１の実施例を示す回路及び動作説明図従来の実施例を示す回路図１従来の実施例を示す回路図２

符号の説明

・１ａ・・・パルスエンコーダ
・２、２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・・制御回路
・３ａ・・・インターフェース
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ・・・断線検出回路
１５、１６、１７、１８、１５ａ、１６ａ、１７ａ、１８ａ、２５・・・限流抵抗
１１、１２、１３、１４、２６・・・フォトカプラ
２１〜２４・・・ダイオード
３０、３１・・・論理和素子３２・・・論理積素子
３３・・・断線電位設定手段３４・・・基準レベル設定手段
３５、３６・・・差動増幅器３７・・・断線検出手段

Claims

ハイ（Ｈ）およびロー（Ｌ）の2値からなるシングルエンド出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２の限流抵抗と、からなる直列回路を接続し、前記直列回路の中間接続点に、前記パルスエンコーダの信号線を接続し、制御回路側の電源とグランドとの間に、第３の限流抵抗と、前記第１のフォトカプラの受光素子部と、前記第２のフォトカプラの受光素子部と、を直列に接続し、前記第３の限流抵抗と前記第１のフォトカプラの受光素子部との接続点を断線検出信号の出力とすることを特徴とするシングルエンド出力方式パルスエンコーダの信号線断線検出装置。
前記中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１に記載のシングルエンド出力方式パルスエンコーダの信号線断線検出装置。
前記中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とすることを特徴とする請求項１に記載のシングルエンド出力方式パルスエンコーダの信号線断線検出装置。
前記中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１に記載のシングルエンド出力方式パルスエンコーダの信号線断線検出装置。
互いに反転した２相のパルス信号を出力する差動信号出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２の限流抵抗と、を直列に接続した第１の直列回路と、第３の限流抵抗と、第３フォトカプラの発光素子部と、第４フォトカプラの発光素子部と、第４限流抵抗と、を直列に接続した第２の直列回路と、を各々接続し、前記第１の直列回路の中間接続点（第１相接続点）に前記パルスエンコーダの信号線の第１相を、前記第２の直列回路の中間接続点（第２相接続点）に前記パルスエンコーダの信号線の第２相を、各々接続し、制御回路側の電源とグランドとの間に、第５の限流抵抗と、前記第１のフォトカプラの受光素子部と、前記第２のフォトカプラの受光素子部と、を直列接続した第３の直列回路を接続し、さらに前記第３の直列回路と、前記第３のフォトカプラの受光素子部と、前記第４のフォトカプラの受光素子部と、を直列接続した第４の直列回路とを並列接続し、前記第５の限流抵抗と前記第３又は第４の直列回路との接続点を断線検出信号の出力とすることを特徴とする差動信号出力方式エンコーダの断線検出装置。
前記第１の直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３のフォトカプラの発光素子部と前記第３のフォトカプラの発光素子部との接続点とすることを特徴とする請求項５に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
前記第１の直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗と前記第４の限流抵抗との接続点とすることを特徴とする請求項５に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
前記第１の直列回路の中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗又は前記第４の限流抵抗と前記第３のフォトカプラの発光素子部又は前記第４のフォトカプラの発光素子部との接続点とすることを特徴とする請求項５に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
請求項５〜８に記載のエンコーダ断線検出装置において、前記第１相接続点または前記第２相接続点の一方をシングルエンド出力方式パルスエンコーダの出力に、他方を前記シングルエンド出力方式パルスエンコーダの電源のグランドに、各々接続することを特徴とするシングルエンド出力方式パルスエンコーダの断線検出装置。
ハイ（Ｈ）およびロー（Ｌ）の2値からなるシングルエンド出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２限流抵抗と、からなる直列回路を接続し、前記直列回路の中間接続点に、前記パルスエンコーダの信号線を接続し、制御回路側の電源とグランドとの間に、第３限流抵抗と、前記第１のフォトカプラの受光素子部との直列回路、および第４の限流抵抗と前記第２のフォトカプラの受光素子部との直列回路を、各々接続し、前記第３の限流抵抗と第１フォトカプラの受光素子部との接続点を第１検出出力とし、前記第４の限流抵抗と前記第２のフォトカプラの受光素子部との接続点を第２検出出力とし、前記第１の検出出力と前記第２の検出出力との論理和を断線検出信号とすることを特徴とするシングルエンド信号出力方式パルスエンコーダの断線検出装置。
前記直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１０に記載のシングルエンド信号出力方式パルスエンコーダの信号線断線検出装置。
前記直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とすることを特徴とする請求項１０に記載のシングルエンド信号出力方式パルスエンコーダの信号線断線検出装置。
前記直列回路の中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１０に記載のシングルエンド信号出力方式パルスエンコーダの信号線断線検出装置。
互いに反転した２相のパルス信号を出力する差動信号出力方式パルスエンコーダの出力信号を伝送する信号線の断線を検出する断線検出装置において、前記パルスエンコーダの電源とグランドとの間に、第１の限流抵抗と、第１のフォトカプラの発光素子部と、第２のフォトカプラの発光素子部と、第２限流抵抗と、からなる第１の直列回路を接続し、前記第１の直列回路の中間接続点（第１相接続点）に、前記パルスエンコーダの信号線の第１相を接続し、制御回路側の電源とグランドとの間に、第３限流抵抗と前記第１のフォトカプラの受光素子部との直列回路、および第４の限流抵抗と前記第２のフォトカプラの受光素子部との直列回路を、各々接続し、前記第３の限流抵抗と第１フォトカプラの受光素子部との接続点を第１検出出力とし、前記第４の限流抵抗と前記第２のフォトカプラの受光素子部との接続点を第２検出出力とし、前記第１の検出出力と前記第２の検出出力との論理和を第１相断線検出信号とし、
さらに、前記パルスエンコーダの電源とグランドとの間に、第５の限流抵抗と、第３のフォトカプラの発光素子部と、第４のフォトカプラの発光素子部と、第６限流抵抗と、からなる第２の直列接続回路を接続し、前記第２の直列接続回路の中間接続点（第２相接続点）に、前記パルスエンコーダの信号線の第２相を接続し、制御回路側の電源とグランドとの間に、第７の限流抵抗と前記第３のフォトカプラの受光素子部との直列回路、および第８の限流抵抗と前記第４のフォトカプラの受光素子部との直列回路を、各々接続し、前記第７の限流抵抗と前記第３のフォトカプラの受光素子部との接続点を第３検出出力とし、前記第８の限流抵抗と前記第４のフォトカプラの受光素子部との接続点を第４検出出力とし、前記第３の検出出力と前記第４の検出出力との論理和を第２相断線検出信号とし、第１相断線検出信号と第２相断線検出信号の論理積を断線検出信号とすることを特徴とする差動信号出力方式パルスエンコーダの断線検出装置。
前記第１の直列回路の中間接続点を、前記第１のフォトカプラの発光素子部と前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３のフォトカプラの発光素子部と前記第３のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１４に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
前記第１の直列回路の中間接続点を、前記第１の限流抵抗と前記第２の限流抵抗との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗と前記第４の限流抵抗との接続点することを特徴とする請求項１４に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
前記第１の直列回路の中間接続点を、前記第１の限流抵抗又は前記第２の限流抵抗と前記第１のフォトカプラの発光素子部又は前記第２のフォトカプラの発光素子部との接続点とし、前記第２の直列回路の中間接続点を、前記第３の限流抵抗又は前記第４の限流抵抗と前記第３のフォトカプラの発光素子部又は前記第４のフォトカプラの発光素子部との接続点とすることを特徴とする請求項１４に記載の差動信号出力方式パルスエンコーダの信号線断線検出装置。
請求項１４〜１７に記載のエンコーダ断線検出装置において、第１相接続点または第２相接続点の一方をシングルエンド出力方式パルスエンコーダの出力に、他方を前記シングルエンド出力方式パルスエンコーダの電源のグランドに、各々接続することを特徴とするシングルエンド出力方式パルスエンコーダの断線検出装置。