JP2570717B2 - くし形フイルタ - Google Patents
くし形フイルタInfo
- Publication number
- JP2570717B2 JP2570717B2 JP62023300A JP2330087A JP2570717B2 JP 2570717 B2 JP2570717 B2 JP 2570717B2 JP 62023300 A JP62023300 A JP 62023300A JP 2330087 A JP2330087 A JP 2330087A JP 2570717 B2 JP2570717 B2 JP 2570717B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- circuit
- filter
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 15
- 238000001444 catalytic combustion detection Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/7908—Suppression of interfering signals at the reproducing side, e.g. noise
- H04N9/7917—Suppression of interfering signals at the reproducing side, e.g. noise the interfering signals being cross-talk signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Picture Signal Circuits (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はくし形フィルタに関する。
この発明は、くし形フィルタにおいて、これをCCDを
使用して構成するとともに、そのCCDに中間タップを設
け、この中間タップからの遅延信号を入力側に帰還して
くし形フィルタを帰還形とすることにより、くし形フィ
ルタとしての特性を改善したものである。
使用して構成するとともに、そのCCDに中間タップを設
け、この中間タップからの遅延信号を入力側に帰還して
くし形フィルタを帰還形とすることにより、くし形フィ
ルタとしての特性を改善したものである。
家庭用のVTR、例えば８ミリビデオにおいては、再生
時、輝度信号及び搬送色信号にそれぞれトラック間クロ
ストークを生じてしまう。
時、輝度信号及び搬送色信号にそれぞれトラック間クロ
ストークを生じてしまう。
そこで、８ミリビデオにおいては、記録時、奇数フィ
ールドのトラックと、偶数フィールドのトラックとで、
輝度信号及び搬送色信号がそれぞれ互いにインターリー
ブ関係となるように記録し、すなわち、トラック間クロ
ストーク成分が本信号に対してインターリーブ関係とな
るように記録し、再生時、くし形フィールドにより輝度
信号及び搬送色信号に含まれるトラック間クロストーク
成分を除去するようにしている。
ールドのトラックと、偶数フィールドのトラックとで、
輝度信号及び搬送色信号がそれぞれ互いにインターリー
ブ関係となるように記録し、すなわち、トラック間クロ
ストーク成分が本信号に対してインターリーブ関係とな
るように記録し、再生時、くし形フィールドにより輝度
信号及び搬送色信号に含まれるトラック間クロストーク
成分を除去するようにしている。
第５図は、そのような信号処理を行うフィルタ回路の
一例を示すもので、この例においては、記録時にカラー
コンポジット信号（Ｙ＋Ｃ）から輝度信号Ｙ及び搬送色
信号Ｃを分離するようにもされている。
一例を示すもので、この例においては、記録時にカラー
コンポジット信号（Ｙ＋Ｃ）から輝度信号Ｙ及び搬送色
信号Ｃを分離するようにもされている。
すなわち、同図において、（10）はくし形フィルタ用
のIC、（20）は輝度信号及び搬送色信号の処理回路の一
部を有するICを示す。
のIC、（20）は輝度信号及び搬送色信号の処理回路の一
部を有するICを示す。
そして、IC（10）において、（11）はCCDにより構成
された遅延回路で、これは「1H＋ΔＤ」（1Hは１水平期
間、ΔＤは所定の数ビットの遅延時間）の遅延時間を有
する。また、（12），（13）もCCDにより構成された遅
延回路であり、これらはΔＤの遅延時間を有する。した
がって、遅延回路（11）の出力信号と、遅延回路（12）
（及び（13））の出力信号とでは、ちょうど１水平期間
の時間差を持つことになり、これら出力信号を加算また
は減算することによりくし形フィルタを構成できる。
された遅延回路で、これは「1H＋ΔＤ」（1Hは１水平期
間、ΔＤは所定の数ビットの遅延時間）の遅延時間を有
する。また、（12），（13）もCCDにより構成された遅
延回路であり、これらはΔＤの遅延時間を有する。した
がって、遅延回路（11）の出力信号と、遅延回路（12）
（及び（13））の出力信号とでは、ちょうど１水平期間
の時間差を持つことになり、これら出力信号を加算また
は減算することによりくし形フィルタを構成できる。
ここで、遅延回路（11）に余分や遅延時間ΔＤを与え
るとともに、遅延回路（12），（13）を設ける理由は次
のとおりである。すなわち、一般に、遅延回路をCCDで
構成した場合には、遅延時間についてはクロックにより
正確に規定できるが、利得の温度特性やばらつきが非常
に悪く、何らかの補償を行う必要がある。
るとともに、遅延回路（12），（13）を設ける理由は次
のとおりである。すなわち、一般に、遅延回路をCCDで
構成した場合には、遅延時間についてはクロックにより
正確に規定できるが、利得の温度特性やばらつきが非常
に悪く、何らかの補償を行う必要がある。
そこで、IC（10）においては、CCD遅延回路（11）を
通過しない信号は、CCD遅延回路（12）（及び（13））
を通過させ、各信号に対する利得の温度特性やばらつき
を一致させているものである。また、CCD遅延回路（1
2），（13）において信号が時間ΔＤだけ遅延するの
で、その信号との時間合わせのため、CCD遅延回路（1
1）の遅延時間は「1H＋ΔＤ」とされているものであ
る。
通過しない信号は、CCD遅延回路（12）（及び（13））
を通過させ、各信号に対する利得の温度特性やばらつき
を一致させているものである。また、CCD遅延回路（1
2），（13）において信号が時間ΔＤだけ遅延するの
で、その信号との時間合わせのため、CCD遅延回路（1
1）の遅延時間は「1H＋ΔＤ」とされているものであ
る。
また、IC（20）において、（22），（38）は搬送色信
号の帯域を通過帯域とするバンドパスフィルタ、（24）
はドロップアウト時には図とは逆に状態に切り換えられ
るスイッチ回路、（31）〜（33）は帯域外の不要成分、
例えばCCD遅延回路のクロック成分を除去するためのロ
ーパスフィルタで、この例においては、フィルタ（31）
〜（33）における時間遅れは、期間ΔＤとされている。
号の帯域を通過帯域とするバンドパスフィルタ、（24）
はドロップアウト時には図とは逆に状態に切り換えられ
るスイッチ回路、（31）〜（33）は帯域外の不要成分、
例えばCCD遅延回路のクロック成分を除去するためのロ
ーパスフィルタで、この例においては、フィルタ（31）
〜（33）における時間遅れは、期間ΔＤとされている。
さらに、（35）は位相補償用の遅延回路、（37）は搬
送色信号の帯域成分を除去するトラップ回路、（41）は
リミッタ、（42）はアッテネータ、（91）〜（94）は記
録再生切り換え用のスイッチ回路で、記録時には接点Ｒ
に接続され、再生時には接点Ｐに接続される。
送色信号の帯域成分を除去するトラップ回路、（41）は
リミッタ、（42）はアッテネータ、（91）〜（94）は記
録再生切り換え用のスイッチ回路で、記録時には接点Ｒ
に接続され、再生時には接点Ｐに接続される。
したがって、このフィルタ回路は、記録時には第６図
に示すような接続関係となり、カラーコンポジット信号
（Ｙ＋Ｃ）から輝度信号Ｙと搬送色信号Ｃとが分離され
る。
に示すような接続関係となり、カラーコンポジット信号
（Ｙ＋Ｃ）から輝度信号Ｙと搬送色信号Ｃとが分離され
る。
すなわち、同図において、入力された信号（Ｙ＋Ｃ）
が遅延回路（12）を通じて加算回路（14）に供給される
とともに、位相反転アンプ（21）及び遅延回路（11）を
通じて加算回路（14）に供給されてＣしく形フィルタ
（16）が構成され、加算回路（14）からは２倍のレベル
の信号2Cが取り出される。
が遅延回路（12）を通じて加算回路（14）に供給される
とともに、位相反転アンプ（21）及び遅延回路（11）を
通じて加算回路（14）に供給されてＣしく形フィルタ
（16）が構成され、加算回路（14）からは２倍のレベル
の信号2Cが取り出される。
そして、このとき、フィルタ（16）は第８図に示すよ
うに（fcは色副搬送周波数、fhは水平周波数）、信号
（Ｙ＋Ｃ）の全帯域についてＣ形くし形特性を示すの
で、加算回路（14）からの信号2Cがアッテネータ（15）
に供給されてもとのレベルの信号Ｃとされてからローパ
スフィルタ（32）を通じてバンドパスフィルタ（38）に
供給されて本来の信号Ｃだけが取り出される。
うに（fcは色副搬送周波数、fhは水平周波数）、信号
（Ｙ＋Ｃ）の全帯域についてＣ形くし形特性を示すの
で、加算回路（14）からの信号2Cがアッテネータ（15）
に供給されてもとのレベルの信号Ｃとされてからローパ
スフィルタ（32）を通じてバンドパスフィルタ（38）に
供給されて本来の信号Ｃだけが取り出される。
また、信号（Ｙ＋Ｃ）が遅延回路（13）及びフィルタ
（31）を通じて減算回路（34）に供給されるとともに、
フィルタ（32）からの信号Ｃが減算回路（34）に供給さ
れてＹ形くし形フィルタ（17）が構成され、減算回路
（34）からは信号Ｙが取り出される。
（31）を通じて減算回路（34）に供給されるとともに、
フィルタ（32）からの信号Ｃが減算回路（34）に供給さ
れてＹ形くし形フィルタ（17）が構成され、減算回路
（34）からは信号Ｙが取り出される。
そして、このとき、フィルタ（17）は信号（Ｙ＋Ｃ）
の全帯域に対してＹ形くし形特性を示すので、減算回路
（34）からの信号Ｙが遅延回路（35）に供給されてトラ
ップ回路（37）に対する遅延補償が行われてから加算回
路（36）に供給されるとともに、フィルタ（32）からの
全帯域についてＣ形くし形特性の信号Ｃがトラップ回路
（37）を通じて加算回路（36）に供給され、加算回路
（36）からは信号Ｃの帯域についてのみＹ形くし形特性
となっている信号Ｙが取り出される。
の全帯域に対してＹ形くし形特性を示すので、減算回路
（34）からの信号Ｙが遅延回路（35）に供給されてトラ
ップ回路（37）に対する遅延補償が行われてから加算回
路（36）に供給されるとともに、フィルタ（32）からの
全帯域についてＣ形くし形特性の信号Ｃがトラップ回路
（37）を通じて加算回路（36）に供給され、加算回路
（36）からは信号Ｃの帯域についてのみＹ形くし形特性
となっている信号Ｙが取り出される。
そして、以上のようにして分離された信号Y,Cが所定
のフォーマットで磁気テープに記録される。
のフォーマットで磁気テープに記録される。
一方、再生時には、上述のフィルタ回路は、第７図に
示すような接続関係となり、再生された輝度信号Ｙ及び
搬送色信号Ｃからトラック間クロストーク成分YX,CXが
それぞれ除去される。
示すような接続関係となり、再生された輝度信号Ｙ及び
搬送色信号Ｃからトラック間クロストーク成分YX,CXが
それぞれ除去される。
すなわち、同図において、テープから再生された搬送
色信号Ｃ及びそのトラック間クロストーク成分CXが、バ
ンドパスフィルタ（22）を通じて加算回路（23）に供給
されるとともに、テープから再生された輝度信号Ｙ及び
そのトラック間クロストーク成分YXが、スイッチ回路
（24）のノーマル側接点Ｎを通じて加算回路（23）に供
給されて加算回路（23）からは信号Ｓ＝（Ｙ＋YX＋Ｃ＋
CX）が取り出され、この信号ＳがＣ形くし形フィルタ
（16）に供給されてフィルタ（32）から信号Ｃ及びクロ
ストーク成分YXが取り出され、この信号（Ｃ＋YX）がバ
ンドパスフィルタ（38）に供給されて信号Ｃが取り出さ
れる。
色信号Ｃ及びそのトラック間クロストーク成分CXが、バ
ンドパスフィルタ（22）を通じて加算回路（23）に供給
されるとともに、テープから再生された輝度信号Ｙ及び
そのトラック間クロストーク成分YXが、スイッチ回路
（24）のノーマル側接点Ｎを通じて加算回路（23）に供
給されて加算回路（23）からは信号Ｓ＝（Ｙ＋YX＋Ｃ＋
CX）が取り出され、この信号ＳがＣ形くし形フィルタ
（16）に供給されてフィルタ（32）から信号Ｃ及びクロ
ストーク成分YXが取り出され、この信号（Ｃ＋YX）がバ
ンドパスフィルタ（38）に供給されて信号Ｃが取り出さ
れる。
さらに、スイッチ回路（24）からの信号（Ｙ＋YX）が
回路（13），（31），（35）を通じて減算回路（39）に
供給されるとともに、フィルタ（32）からの信号（Ｃ＋
YX）がトラップ回路（37）に供給されてクロストーク成
分YXが取り出され、この成分YXがリミッタ（41）及びア
ッテネータ（42）を通じて減算回路（39）に供給されて
Ｙ形くし形フィルタ（18）が構成され、減算回路（39）
から信号Ｙが取り出される。
回路（13），（31），（35）を通じて減算回路（39）に
供給されるとともに、フィルタ（32）からの信号（Ｃ＋
YX）がトラップ回路（37）に供給されてクロストーク成
分YXが取り出され、この成分YXがリミッタ（41）及びア
ッテネータ（42）を通じて減算回路（39）に供給されて
Ｙ形くし形フィルタ（18）が構成され、減算回路（39）
から信号Ｙが取り出される。
なお、この場合、リミッタ（41）及びアッテネータ
（42）によりクロストーク成分YXに応じて、すなわち、
成分YXは非垂直相間成分でもあるので、この成分YXに応
じてフィルタ（18）における非通過周波数（谷部分）の
深さが変化する。
（42）によりクロストーク成分YXに応じて、すなわち、
成分YXは非垂直相間成分でもあるので、この成分YXに応
じてフィルタ（18）における非通過周波数（谷部分）の
深さが変化する。
また、遅延回路（11）に中間タップが設けられて例え
ば期間「1H−ΔＤ」だけ遅延した信号−Scが取り出さ
れ、この信号−Scがローパスフィルタ（33）において期
間ΔＤだけ遅延され、したがって、遅延回路（11）と合
わせて全体で１水平期間だけ遅延した信号−Sdとされ、
この信号−Sdが位相反転アンプ（25）により信号Sdとさ
れてからスイッチ回路（24）に供給される。そして、ド
ロップアウト時には、その検出出力によりスイッチ回路
（24）が補償側接点Ｃに切り換えられ、したがって、１
水平期間遅延した信号Sdによりドロップアウト補償が行
われる。
ば期間「1H−ΔＤ」だけ遅延した信号−Scが取り出さ
れ、この信号−Scがローパスフィルタ（33）において期
間ΔＤだけ遅延され、したがって、遅延回路（11）と合
わせて全体で１水平期間だけ遅延した信号−Sdとされ、
この信号−Sdが位相反転アンプ（25）により信号Sdとさ
れてからスイッチ回路（24）に供給される。そして、ド
ロップアウト時には、その検出出力によりスイッチ回路
（24）が補償側接点Ｃに切り換えられ、したがって、１
水平期間遅延した信号Sdによりドロップアウト補償が行
われる。
ところが、上述したＣ形くし形フィルタ（16）は、本
信号と１水平期間の遅延信号とを単に減算しているだけ
なので、第９図に破線で示すように、通過帯域幅Δｆが
広く、フィルタ（16）におけるクロストーク成分CXの除
去がかならずしも十分ではなくなってしまう。
信号と１水平期間の遅延信号とを単に減算しているだけ
なので、第９図に破線で示すように、通過帯域幅Δｆが
広く、フィルタ（16）におけるクロストーク成分CXの除
去がかならずしも十分ではなくなってしまう。
その点、第10図に示すように、Ｃ形くし形フィルタ
（６）を帰還形に構成すれば、その特性が改善される。
すなわち、同図において、（１）は１水平期間の遅延回
路、（２）はバンドパスフィルタ、（３），（４）は減
算回路、（５）は加算回路で、この加算回路（５）から
クロストーク成分CXが取り出され、この成分CXがフィル
タ（２）を通じて減算回路（３）に帰還される。
（６）を帰還形に構成すれば、その特性が改善される。
すなわち、同図において、（１）は１水平期間の遅延回
路、（２）はバンドパスフィルタ、（３），（４）は減
算回路、（５）は加算回路で、この加算回路（５）から
クロストーク成分CXが取り出され、この成分CXがフィル
タ（２）を通じて減算回路（３）に帰還される。
したがって、このフィルタ（６）のＣ形くし形特性
は、第９図に実線で示すように通過帯域幅Δｆが狭くな
り、クロストーク成分CXの除去効果が改善される。
は、第９図に実線で示すように通過帯域幅Δｆが狭くな
り、クロストーク成分CXの除去効果が改善される。
しかし、このフィルタ（６）においては、遅延回路
（１）の遅延時間は正確に１水平期間でなければなら
ず、上述のCCD遅延回路（11）のように「1H＋ΔＤ」の
遅延時間にすると、入力信号（Ｃ＋CX）と帰還信号CXと
の間に、期間ΔＤの時間差を生じてしまい、Ｃ形くし形
特性にすることができなくなる。
（１）の遅延時間は正確に１水平期間でなければなら
ず、上述のCCD遅延回路（11）のように「1H＋ΔＤ」の
遅延時間にすると、入力信号（Ｃ＋CX）と帰還信号CXと
の間に、期間ΔＤの時間差を生じてしまい、Ｃ形くし形
特性にすることができなくなる。
したがって、フィルタ（６）の遅延回路（１）は従来
のようにガラス遅延線により構成しなければならない。
のようにガラス遅延線により構成しなければならない。
しかし、ガラス遅延線を使用するときには、部品点
数、実装スペースなどの点で不利である。
数、実装スペースなどの点で不利である。
この発明は、以上のような問題点を解決しようとする
ものである。
ものである。
この発明は、入力側に接続された所定ビット数の期間
ΔＤの遅延を行うCCDにより構成された第１の遅延回路
と、同じ入力側に接続された「水平期間の整数倍＋所定
ビット数の期間ΔＤ」の遅延を行うCCDにより構成され
た第２の遅延回路と、第１及び第２の遅延回路の出力信
号を演算してくし形特性を得る演算手段と、第２の遅延
回路を構成するCCDの「水平期間の整数倍−所定ビット
数の期間ΔＤ」だけ遅延した位置に設けた中間タップ
と、その中間タップからの遅延信号が供給される所定ビ
ット数の期間ΔＤの遅延を有するフィルタとを有し、そ
のフィルタの出力を入力側に帰還し、その帰還によりく
し形特性を帰還形のくし形特性にしたことを特徴とする
くし形フィルタである。
ΔＤの遅延を行うCCDにより構成された第１の遅延回路
と、同じ入力側に接続された「水平期間の整数倍＋所定
ビット数の期間ΔＤ」の遅延を行うCCDにより構成され
た第２の遅延回路と、第１及び第２の遅延回路の出力信
号を演算してくし形特性を得る演算手段と、第２の遅延
回路を構成するCCDの「水平期間の整数倍−所定ビット
数の期間ΔＤ」だけ遅延した位置に設けた中間タップ
と、その中間タップからの遅延信号が供給される所定ビ
ット数の期間ΔＤの遅延を有するフィルタとを有し、そ
のフィルタの出力を入力側に帰還し、その帰還によりく
し形特性を帰還形のくし形特性にしたことを特徴とする
くし形フィルタである。
この発明によれば、入力側からの入力信号が第１及び
第２の遅延回路に供給されて、それぞれ所定ビット数の
期間ΔＤ及び「水平期間の整数倍＋所定ビット数の期間
ΔＤ」ずつ遅延され、その各遅延出力がくし形特性が得
られるように演算手段によって演算される。また、第２
の遅延回路を構成するCCDの「水平期間の整数倍−所定
ビット数の期間ΔＤ」だけ遅延した位置に設けられた中
間タップからの遅延信号が、所定ビット数の期間ΔＤの
遅延を有するフィルタに供給されることにより、水平期
間の整数倍だけ遅延された入力信号のフィルタ出力が得
られ、これが入力側に帰還されるので、帰還形のくし形
特性を実現することができる。
第２の遅延回路に供給されて、それぞれ所定ビット数の
期間ΔＤ及び「水平期間の整数倍＋所定ビット数の期間
ΔＤ」ずつ遅延され、その各遅延出力がくし形特性が得
られるように演算手段によって演算される。また、第２
の遅延回路を構成するCCDの「水平期間の整数倍−所定
ビット数の期間ΔＤ」だけ遅延した位置に設けられた中
間タップからの遅延信号が、所定ビット数の期間ΔＤの
遅延を有するフィルタに供給されることにより、水平期
間の整数倍だけ遅延された入力信号のフィルタ出力が得
られ、これが入力側に帰還されるので、帰還形のくし形
特性を実現することができる。
第１図は再生時における接続関係で示す。そして、バ
ンドパスフィルタ（22）からの信号（Ｃ＋CX）が、アッ
テネータ（51）により所定のレベル（１−ｋ）（ただ
し、０＜ｋ＜１）とされてから減算回路（52）を通じて
加算回路（23）に供給される。
ンドパスフィルタ（22）からの信号（Ｃ＋CX）が、アッ
テネータ（51）により所定のレベル（１−ｋ）（ただ
し、０＜ｋ＜１）とされてから減算回路（52）を通じて
加算回路（23）に供給される。
また、CCD遅延回路（11）に中間タップが設けられ、
この中間タップから「1H−ΔＤ」だけ遅延した信号−Sc
が取り出され、この信号−Scがバンドパスフィルタ（5
3）に供給されて信号−（Ｃ＋CX）が取り出される。た
だし、このとき、フィルタ（53）における遅延時間は期
間ΔＤとされ、したがって、フィルタ（53）からの信号
−（Ｃ＋CX）は、遅延回路（11）の遅延時間「1H−Δ
Ｄ」と合わせて１水平期間遅延した信号−Cdとなる。
この中間タップから「1H−ΔＤ」だけ遅延した信号−Sc
が取り出され、この信号−Scがバンドパスフィルタ（5
3）に供給されて信号−（Ｃ＋CX）が取り出される。た
だし、このとき、フィルタ（53）における遅延時間は期
間ΔＤとされ、したがって、フィルタ（53）からの信号
−（Ｃ＋CX）は、遅延回路（11）の遅延時間「1H−Δ
Ｄ」と合わせて１水平期間遅延した信号−Cdとなる。
そして、この信号−Cdが位相反転アンプ（54）により
信号Cdとされ、この信号Cdが、アッテネータ（55）によ
り所定のレベルｋとされてから減算回路（52）に供給さ
れる。
信号Cdとされ、この信号Cdが、アッテネータ（55）によ
り所定のレベルｋとされてから減算回路（52）に供給さ
れる。
また、遅延回路（11）からの信号−Scが、ローパスフ
ィルタ（33）及び位相反転アンプ（25）により信号Sdと
され、スイッチ回路（24）にドロップアウトの補償信号
として供給される。
ィルタ（33）及び位相反転アンプ（25）により信号Sdと
され、スイッチ回路（24）にドロップアウトの補償信号
として供給される。
このような構成によれば、信号C,CXに関する等価回路
は、第２図のようになる。ここで、回路（59）は、遅延
回路（11）の中間タップ及びフィルタ（53）により形成
された１水平期間の遅延回路である。また、位相反転ア
ンプ（21）と遅延回路（11）との位置を逆にすること
で、アンプ（54）がキャンセルされている。
は、第２図のようになる。ここで、回路（59）は、遅延
回路（11）の中間タップ及びフィルタ（53）により形成
された１水平期間の遅延回路である。また、位相反転ア
ンプ（21）と遅延回路（11）との位置を逆にすること
で、アンプ（54）がキャンセルされている。
そして、この等価回路によれば、１水平期間遅延され
た信号Cdがその入力側に帰還されているので、その周波
数特性は第３図に実線で示すように通過帯域幅Δｆが狭
くなる。また、値（１−ｋ）／（１＋ｋ）を垂直相関に
応じて制御すれば、同図に破線で示すようにも変化し、
ダイナミック形の特性にすることもできる。
た信号Cdがその入力側に帰還されているので、その周波
数特性は第３図に実線で示すように通過帯域幅Δｆが狭
くなる。また、値（１−ｋ）／（１＋ｋ）を垂直相関に
応じて制御すれば、同図に破線で示すようにも変化し、
ダイナミック形の特性にすることもできる。
こうして、この発明によればCCD遅延回路（11）に中
間タップを設け、この中間タップからの遅延信号を入力
側に帰還しているので、帰還形のくし形フィルタを構成
でき、通過帯域幅Δｆの狭い良好なくし形特性を得るこ
とができる。
間タップを設け、この中間タップからの遅延信号を入力
側に帰還しているので、帰還形のくし形フィルタを構成
でき、通過帯域幅Δｆの狭い良好なくし形特性を得るこ
とができる。
また、CCDにより遅延回路（11）を構成できるので、I
C化ができ、ガラス遅延線による場合に比べ、部品点数
や実装スペースなどの点において有利である。
C化ができ、ガラス遅延線による場合に比べ、部品点数
や実装スペースなどの点において有利である。
さらに、ドロップアウト補償を行うこともでき、VTR
用のくし形フィルタとして好適である。
用のくし形フィルタとして好適である。
第４図に示す例においては、フィルタ（22）からの信
号（Ｃ＋CX）にアンプ（54）からの信号Cdを加算してク
ロストーク成分CXを取り出し、この成分CXをアッテネー
タ（55）を通じて減算回路（52）に帰還した場合であ
る。
号（Ｃ＋CX）にアンプ（54）からの信号Cdを加算してク
ロストーク成分CXを取り出し、この成分CXをアッテネー
タ（55）を通じて減算回路（52）に帰還した場合であ
る。
したがって、この場合の信号C,CXに関する等価回路
は、第10図と同じになる。
は、第10図と同じになる。
なお、遅延回路（11）の中間タップにおける遅延時間
「1H−ΔＤ」の期間ΔＤは、フィルタ（33）の遅延時間
に等しければよく、遅延回路（12），（13）の遅延時間
と異なっていてもよい。
「1H−ΔＤ」の期間ΔＤは、フィルタ（33）の遅延時間
に等しければよく、遅延回路（12），（13）の遅延時間
と異なっていてもよい。
また、PAL方式の場合には、遅延回路（11）の遅延時
間を「2H＋ΔＤ」とすればよい。
間を「2H＋ΔＤ」とすればよい。
この発明によれば、入力側に接続された所定ビット数
の期間ΔＤの遅延を行うCCDにより構成された第１の遅
延回路と、同じ入力側に接続された「水平期間の整数倍
＋所定ビット数の期間ΔＤ」の遅延を行うCCDにより構
成された第２の遅延回路と、第１及び第２の遅延回路の
出力信号を演算してくし形特性を得る演算手段と、第２
の遅延回路を構成するCCDの「水平期間の整数倍−所定
ビット数の期間ΔＤ」だけ遅延した位置に設けた中間タ
ップと、その中間タップからの遅延信号が供給される所
定ビット数の期間ΔＤの遅延を有するフィルタとを有
し、そのフィルタの出力を入力側に帰還し、その帰還に
よりくし形特性を帰還形のくし形特性にしたので、帰還
形のくし形特性を有するくし形フィルタを容易に設計で
きると共に、通過帯域幅Δｆの狭い良好なくし形特性の
くし形フィルタを得ることができる。また、第１及び第
２の遅延回路はCCDで構成されているので、IC化が容易
であり、ガラス遅延線で構成したものに比べて、部品点
数が少なく、実装スペースも小さくなる。さらに、ドロ
ップアウト補償も可能なので、VTR用くし形フィルタに
適用して頗る好適である。
の期間ΔＤの遅延を行うCCDにより構成された第１の遅
延回路と、同じ入力側に接続された「水平期間の整数倍
＋所定ビット数の期間ΔＤ」の遅延を行うCCDにより構
成された第２の遅延回路と、第１及び第２の遅延回路の
出力信号を演算してくし形特性を得る演算手段と、第２
の遅延回路を構成するCCDの「水平期間の整数倍−所定
ビット数の期間ΔＤ」だけ遅延した位置に設けた中間タ
ップと、その中間タップからの遅延信号が供給される所
定ビット数の期間ΔＤの遅延を有するフィルタとを有
し、そのフィルタの出力を入力側に帰還し、その帰還に
よりくし形特性を帰還形のくし形特性にしたので、帰還
形のくし形特性を有するくし形フィルタを容易に設計で
きると共に、通過帯域幅Δｆの狭い良好なくし形特性の
くし形フィルタを得ることができる。また、第１及び第
２の遅延回路はCCDで構成されているので、IC化が容易
であり、ガラス遅延線で構成したものに比べて、部品点
数が少なく、実装スペースも小さくなる。さらに、ドロ
ップアウト補償も可能なので、VTR用くし形フィルタに
適用して頗る好適である。
第１図はこの発明の実施例を示すブロック線図、第２図
は第１図の実施例の一部の等価回路を示すブロック線
図、第３図は第２図の等価回路の周波数特性曲線図、第
４図はこの発明の他の実施例を示すブロック線図、第５
図は従来例を示すブロック線図、第６図は第５図の従来
例の記録時の接続状態を示すブロック線図、第７図は第
５図の従来例の再生時の接続状態を示すブロック線図、
第８図は第６図のフィルタ（16）の周波数特性を示すブ
ロック線図、第９図は第10図の従来例の周波数特性を示
す曲線図、第10図は他の従来例を示すブロック線図であ
る。 （11），（12）はCCD遅延回路である。
は第１図の実施例の一部の等価回路を示すブロック線
図、第３図は第２図の等価回路の周波数特性曲線図、第
４図はこの発明の他の実施例を示すブロック線図、第５
図は従来例を示すブロック線図、第６図は第５図の従来
例の記録時の接続状態を示すブロック線図、第７図は第
５図の従来例の再生時の接続状態を示すブロック線図、
第８図は第６図のフィルタ（16）の周波数特性を示すブ
ロック線図、第９図は第10図の従来例の周波数特性を示
す曲線図、第10図は他の従来例を示すブロック線図であ
る。 （11），（12）はCCD遅延回路である。
Claims (1)
- 【請求項１】入力側に接続された所定ビット数の期間Δ
Ｄの遅延を行うCCDにより構成された第１の遅延回路
と、 上記入力側に接続された「水平期間の整数倍＋上記所定
ビット数の期間ΔＤ」の遅延を行うCCDにより構成され
た第２の遅延回路と、 上記第１及び第２の遅延回路の出力信号を演算してくし
形特性を得る演算手段と、 上記第２の遅延回路を構成するCCDの「上記水平期間の
整数倍−上記所定ビット数の期間ΔＤ」だけ遅延した位
置に設けた中間タップと、 該中間タップからの遅延信号が供給される上記所定ビッ
ト数の期間ΔＤの遅延を有するフィルタとを有し、 該フィルタの出力を上記入力側に帰還し、該帰還により
上記くし形特性を帰還形のくし形特性にしたことを特徴
とするくし形フィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023300A JP2570717B2 (ja) | 1987-02-03 | 1987-02-03 | くし形フイルタ |
| US07/148,997 US4807049A (en) | 1987-02-03 | 1988-01-27 | C-type comb filter with negative feedback |
| EP88300870A EP0277808B1 (en) | 1987-02-03 | 1988-02-02 | Comb filter circuits |
| DE3851345T DE3851345T2 (de) | 1987-02-03 | 1988-02-02 | Kammfilterschaltungen. |
| KR1019880000973A KR970004199B1 (ko) | 1987-02-03 | 1988-02-03 | 콤 필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023300A JP2570717B2 (ja) | 1987-02-03 | 1987-02-03 | くし形フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63191493A JPS63191493A (ja) | 1988-08-08 |
| JP2570717B2 true JP2570717B2 (ja) | 1997-01-16 |
Family
ID=12106749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023300A Expired - Lifetime JP2570717B2 (ja) | 1987-02-03 | 1987-02-03 | くし形フイルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4807049A (ja) |
| EP (1) | EP0277808B1 (ja) |
| JP (1) | JP2570717B2 (ja) |
| KR (1) | KR970004199B1 (ja) |
| DE (1) | DE3851345T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534747B2 (ja) * | 1988-03-16 | 1996-09-18 | 株式会社日立製作所 | Ｙ／ｃ分離回路 |
| JP2861209B2 (ja) * | 1990-02-27 | 1999-02-24 | ソニー株式会社 | 映像信号再生装置 |
| JP3228800B2 (ja) * | 1992-11-11 | 2001-11-12 | 株式会社日立製作所 | モータ制御装置およびこれを用いた磁気記録再生装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117712A (en) * | 1979-02-28 | 1980-09-10 | Matsushita Electric Ind Co Ltd | Noise reduction circuit of video signal recording and reproducing device |
| JPS57160288A (en) * | 1981-03-30 | 1982-10-02 | Sony Corp | Processing circuit for chrominance signal |
| JPS5813092A (ja) * | 1981-07-16 | 1983-01-25 | Sony Corp | 帰還形くし形フイルタ |
| US4510522A (en) * | 1982-05-28 | 1985-04-09 | Rca Corporation | CCD Comb filter employing floating gate subtractor techniques |
| US4703343A (en) * | 1984-12-25 | 1987-10-27 | Matsushita Electric Industrial Co., Ltd. | Noise reduction feedback type comb filter |
| US4734758A (en) * | 1985-04-25 | 1988-03-29 | Matsushita Electric Industrial Co., Ltd. | Signal processing circuit |
| AU606606B2 (en) * | 1986-08-13 | 1991-02-14 | Sony Corporation | Chrominance signal processing circuit |
-
1987
- 1987-02-03 JP JP62023300A patent/JP2570717B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-27 US US07/148,997 patent/US4807049A/en not_active Expired - Lifetime
- 1988-02-02 DE DE3851345T patent/DE3851345T2/de not_active Expired - Fee Related
- 1988-02-02 EP EP88300870A patent/EP0277808B1/en not_active Expired - Lifetime
- 1988-02-03 KR KR1019880000973A patent/KR970004199B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3851345T2 (de) | 1995-01-19 |
| DE3851345D1 (de) | 1994-10-13 |
| KR970004199B1 (ko) | 1997-03-25 |
| EP0277808B1 (en) | 1994-09-07 |
| US4807049A (en) | 1989-02-21 |
| JPS63191493A (ja) | 1988-08-08 |
| EP0277808A2 (en) | 1988-08-10 |
| KR880010617A (ko) | 1988-10-10 |
| EP0277808A3 (en) | 1990-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001115B1 (ko) | 영상신호 처리장치 | |
| JP2570717B2 (ja) | くし形フイルタ | |
| KR100330423B1 (ko) | Vtr용신호처리회로 | |
| JPH0824379B2 (ja) | 信号分離回路 | |
| JPS60219888A (ja) | 色信号処理装置 | |
| EP0444838B1 (en) | Video signal reproducing apparatus | |
| JPH0683484B2 (ja) | くし形フイルタ | |
| JPH0683483B2 (ja) | くし形フイルタ | |
| JP3013484B2 (ja) | 映像信号再生装置 | |
| JPH0556078B2 (ja) | ||
| EP0456501B1 (en) | Pilot signal eliminating circuit | |
| JP3435446B2 (ja) | Ｖｔｒ用信号処理回路 | |
| JPH078052B2 (ja) | 色信号処理回路 | |
| JPS6167385A (ja) | 色信号処理装置 | |
| JPH0545116B2 (ja) | ||
| JPH01318485A (ja) | くし形フィルタ | |
| JPH0250649B2 (ja) | ||
| JPS6192473A (ja) | 時間軸補正回路 | |
| JPH01174091A (ja) | 色信号処理装置 | |
| JPH0797870B2 (ja) | 映像信号記録再生装置の輝度信号処理装置 | |
| JPS61234193A (ja) | 色信号雑音除去回路 | |
| JPS63191494A (ja) | 輝度信号の遅延回路 | |
| JPH0233293A (ja) | 色信号処理回路 | |
| JPH02146895A (ja) | クロストークキャンセル回路 | |
| JPH05304683A (ja) | カラー映像信号記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |