JP3228800B2 - モータ制御装置およびこれを用いた磁気記録再生装置 - Google Patents

モータ制御装置およびこれを用いた磁気記録再生装置

Info

Publication number
JP3228800B2
JP3228800B2 JP30130692A JP30130692A JP3228800B2 JP 3228800 B2 JP3228800 B2 JP 3228800B2 JP 30130692 A JP30130692 A JP 30130692A JP 30130692 A JP30130692 A JP 30130692A JP 3228800 B2 JP3228800 B2 JP 3228800B2
Authority
JP
Japan
Prior art keywords
signal
error signal
component
motor
speed error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30130692A
Other languages
English (en)
Other versions
JPH06153555A (ja
Inventor
耕治 鹿庭
晃史 三邊
弘哉 安部
行伸 多田
芳雄 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30130692A priority Critical patent/JP3228800B2/ja
Priority to US08/129,371 priority patent/US5617266A/en
Publication of JPH06153555A publication Critical patent/JPH06153555A/ja
Application granted granted Critical
Publication of JP3228800B2 publication Critical patent/JP3228800B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/467Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/473Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads
    • G11B15/4731Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the heads control of headwheel rotation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/467Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/4671Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/467Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/4673Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、VTR等の磁気記録再
生装置に用いられるモータの制御装置およびこれを用い
た磁気記録再生装置に係り、特に、モータの回転速度検
出信号にムラ成分がある場合においても、モータを安定
に回転させ得るモータ制御装置およびこれを用いた磁気
記録再生装置に関する。
【0002】
【従来の技術】VTR等に用いられるモータの制御装置
では、高集積化が容易であること、性能・信頼性が
高いこと、無調整化が可能であること、等の観点から
ディジタル信号処理によるモータ制御が一般的になって
いる。このディジタル信号処理による制御は、モータの
回転速度および回転位相をディジタル的に検出し、それ
ぞれ制御目標の速度および位相と比較し、その差分であ
るエラー信号を演算・処理の後、モータにフィードバッ
クして、モータを所望の速度と位相で回転させるもので
ある。
【0003】VTRにおいて、磁気ヘッドを搭載したド
ラムモータの制御では、1フィールドの映像信号が磁気
ヘッドの1走査(1トラック)に記録されるように、回
転速度および位相が制御される。具体的には、ドラムの
回転速度に比例した周波数信号(以下、DFG信号と記
す)と、ドラムの回転位相信号(以下、DPG信号と記
す)とにより速度および位相を検出し、フィードバック
により速度と位相の制御が行われる。DFG信号の発生
は、ドラムの回転体に着磁されたFG磁極を、コイル等
のFGセンサにて検出・増幅することにより行われ、D
PG信号は、磁気ヘッドと所定の回転角で取り付けられ
たPG磁極を、コイルあるいはホール素子等のPGセン
サにて検出・増幅することにより行われる。以上のよう
なドラムモータの制御においては、DFG信号の瞬時周
波数と実際のドラムの回転周波数が完全に一致していれ
ば、高精度にドラムの速度制御が実現できるが、一般に
は、FG磁極の着磁バラツキやFGコイルの取付精度の
バラツキ等により、検出されるDFG信号はムラ成分を
有することになる。特に、ドラム系部品の低コスト化を
進めるに従って各種バラツキは大きくなり、このムラ成
分は増大することになる。このため、ドラム制御系で
は、DFG周波数が一定になるように制御するが、これ
は必ずしもドラム自身の回転を一定にすることにはなら
ず、記録再生において映像ジッタを増大させることにな
ってしまう。
【0004】そこで、このDFG信号ムラによる映像ジ
ッタ劣化の問題を解決する手段として、例えば、「テレ
ビジョン学会技術報告」Vol.12,No.17,3
7〜42頁(1988年)、および「1991年テレビ
ジョン学会年次大会予稿集」155〜156頁等のVT
Rにおけるソフトウエアサーボ技術に関する文献に報告
されている技術がある。これらは、上記のDFG信号ム
ラ成分のほとんどが周期的成分であることを利用して、
ドラムの速度制御系に一種のくし形フィルタを挿入し、
DFG信号のムラ成分を除去しようとするものである。
【0005】
【発明が解決しようとする課題】上記従来技術では、高
Q型のフィードバックくし形フィルタにより、DFG信
号ムラの主成分であるドラムの回転周波数成分およびそ
の高調波成分を抑圧するものである。しかし、そのフィ
ルタ特性は、低域の周波数特性が微分特性となっている
ので、モータ制御において重要な低域のゲイン確保のた
め、制御系の次数を1段上げたり、低域ゲイン補償用の
積分型フィルタを直列に設けており、結果的に処理が複
雑になっている。また、位相制御系にDFG信号を用い
た場合のムラ成分の影響および抑圧に関しては何ら説明
されていない。
【0006】そこで本発明の目的は、平易なディジタル
処理にて効果的にDFG信号のムラ成分を抑圧し、安価
なモータにおいても高精度かつ安定にモータを回転する
ことのできるモータ制御装置を提供することにある。ま
た本発明の目的は、位相制御系のサンプリングレートを
DFG信号を用いて高レート化した場合に生ずる位相制
御系におけるにDFG信号のムラ成分の影響を簡単かつ
効果的に抑圧し、高精度でかつ安定にモータを回転させ
得るモータ制御装置を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、DFG信号を用いたモータ速度制御装置
において、速度制御信号発生系のフィルタにおけるフィ
ードバック系の特性が、少なくとも、伝達関数G1(Z)
が次の式を満たす特性(ただし、K1:実数,K1<
1で、N:整数,N>2)と、伝達関数G2(Z)が次の
式を満たす特性(ただしK2:実数,K2<1で、
M:整数,N>M)と、を備えたフィードバック型のく
し形フィルタを、用いる構成とした。
【0008】
【数4】
【0009】
【数5】
【0010】また、位相制御系のサンプリングレートを
DFG信号を用いて高レート化するモータ制御装置にお
いては、DFG信号周期と所定の制御目標周期とを比較
演算して発生した速度エラー信号あるいはDFG信号に
含まれるモータの回転周波数成分およびその高調波成分
を抽出すると共に除去するフィルタ手段と、DFG信号
と所定の基準位相信号とを比較演算して位相エラー信号
を発生する位相エラー信号発生手段と、上記フィルタ手
段にて抽出されたモータの回転周波数およびその高調波
成分を順次累積する積分手段と、上記位相エラー信号か
ら上記積分手段の積分出力を減算する減算手段とを、速
度および位相制御信号発生系に設ける構成にした。ある
いは、DFG信号と所定の基準位相信号とを比較演算し
て位相エラー信号を発生する位相エラー信号発生手段
と、この位相エラー信号に含まれるモータの回転周波数
成分およびその高調波成分を抽出すると共に除去するフ
ィルタ手段と、DFG信号周期と所定の制御目標周期と
を比較演算して速度エラー信号を発生する速度エラー信
号発生手段と、上記フィルタ手段にて抽出された上記位
相エラー信号に含まれるモータの回転周波数成分および
その高調波成分の変化分を順次算出する微分手段と、上
記速度エラー信号から上記微分手段の微分出力を減算す
る減算手段とを、速度および位相制御信号発生系に設け
る構成にした。
【0011】また、DFG信号におけるムラ成分の絶対
値が比較的小さなモータ制御装置においては、DFG信
号周期と所定の制御目標周期とを比較演算して速度エラ
ー信号を発生する速度エラー信号発生手段と、DFG信
号と所定の基準位相信号とを比較演算して位相エラー信
号を発生する位相エラー信号発生手段と、上記速度エラ
ー信号と上記位相エラー信号を加算する加算手段と、上
記加算手段の加算信号に含まれるモータの回転周波数成
分およびその高調波成分を除去するフィルタ手段とを、
速度および位相制御信号発生系に設ける構成にした。
【0012】
【作用】速度制御信号発生系に挿入するフィードバック
型のくし形フィルタは、DFG信号ムラの主成分である
ドラムの回転周波数成分およびその高調波成分を、低域
のゲインをほとんど減衰することなく高Q特性にて抑圧
するものである。
【0013】また、位相制御系のサンプリングレートを
DFG信号を用いて高レート化するモータ制御装置にお
いては、DFG信号周期と所定の制御目標周期とを比較
演算して発生した速度エラー信号あるいはDFG信号に
含まれるモータの回転周波数成分およびその高調波成分
を抽出すると共に除去するフィルタ手段は、DFG信号
のムラ成分を抽出すると共に、速度エラー信号に含まれ
るムラ成分を抑圧する。積分手段は、位相エラー信号発
生手段により発生される位相エラー信号にはDFG信号
のムラ成分が積分された形で含まれるために、抽出した
ムラ成分を積分するものである。そして、位相エラー信
号から上記積分手段の積分出力を減算する減算手段は、
位相エラーに含まれる積分されたムラ成分を減算により
抑圧するものである。
【0014】また、位相エラー信号に含まれるモータの
回転周波数成分およびその高調波成分を抽出すると共に
除去するフィルタ手段は、位相エラー信号に含まれるム
ラ成分を抽出すると共に、そのムラ成分を抑圧する。微
分手段は、速度エラー信号発生手段により発生される速
度エラー信号には位相エラー信号のムラ成分が微分され
た形で含まれるために、抽出したムラ成分を微分するも
のである。そして、速度エラー信号から上記微分手段の
微分出力を減算する減算手段は、速度エラーに含まれる
微分されたムラ成分を減算により抑圧するものである。
【0015】さらにまた、DFG信号におけるムラ成分
の絶対値が比較的小さなモータ制御装置においては、速
度エラー信号と位相エラー信号の加算信号に含まれるモ
ータの回転周波数成分およびその高調波成分を除去する
フィルタ手段は、最終的にモータへ供給される速度エラ
ー信号と位相エラー信号の加算信号に含まれるムラ成分
を一括して抑圧するものである。
【0016】以上の構成により、DFG信号のムラ成分
に起因する速度エラー信号と位相エラー信号およびこれ
らの加算信号に含まれるムラ成分はすべて抑圧されるこ
とになる。
【0017】
【実施例】以下、本発明の各実施例を図面を用いて詳細
に説明する。図1は本発明の第1実施例に係るVTRの
ドラムモータ制御装置のブロック図である。図1におい
て、1はドラム、2はドラムモータ、3A,3Bは磁気
ヘッド、4はDFGセンサ、5はDPGセンサ、6,7
はセンサアンプ、8は周期計測回路、9は目標周期発生
回路、10は周期比較回路、11はムラ成分抽出除去フ
ィルタ、12,14は特性補償回路、13Aは位相エラ
ー検出回路、15は加算回路、16はDAコンバータ、
17はモータドライバ、18は入力端子、19は垂直同
期信号分離回路(以下、V同期分離回路と記す)、2
0,23は分周回路、21は水晶等の発振子、22はク
ロック発生回路、24はスイッチ回路である。
【0018】まず、図1における磁気ヘッド3A,3B
を搭載したドラム1の回転制御について、その全体の動
作を説明する。図1において、ドラム1に接続されたド
ラムモータ2には、DFG磁極およびDPG磁極が着磁
されている。ドラム2の回転により、DFGセンサ4お
よびDPGセンサ5は、それぞれDFG信号およびDP
G信号を検出する。DFG信号およびDPG信号は、そ
れぞれセンサアンプ6,7で増幅されロジックレベルの
信号に変換された後、周期計測回路8および位相エラー
検出回路13Aに供給される。周期計測回路8は、DF
G信号の周期を計測しその周期データを周期比較回路1
0へ供給する。周期比較回路10はDFG周期データと
目標周期発生回路9から供給される目標周期データとの
比較演算を行い、速度エラー信号を発生する。この速度
エラー信号には、DFG信号のムラ成分が含まれている
いるが、これは次段のムラ成分抽出除去フィルタ11に
おいて、抽出除去される。DFG信号のムラ成分を除去
された速度エラー信号は、特性補償回路12を介して加
算回路15に供給される。特性補償回路12は、速度制
御系の特性が最適になるように、速度エラー信号の増幅
や位相遅れ補償特性等の特性補償を施すものである。
【0019】一方、DPG信号が供給される位相エラー
検出回路13Aは、このDPG信号とスイッチ回路24
を介して供給される位相基準信号(以下、REF信号と
記す)との位相比較を行い、位相エラー信号を発生す
る。位相エラー信号は、特性補償回路14において、位
相制御系の特性が最適になるように、増幅や位相遅れ補
償特性等の特性補償が施され、加算回路15に供給され
る。REF信号は、モータの制御モード、即ちVTRの
記録モードと再生モードによって異なる。記録モードの
場合は、スイッチ回路24はR端子側に閉じられるの
で、2分の1に分周されたV同期信号がREF信号とな
る。この2分の1V同期信号は、入力端子18を介して
供給される記録映像信号の複合同期信号からV同期信号
分離回路19でV同期信号を分離し、次段の2分の1分
周回路20により分周したものである。そして、再生モ
ードの場合はスイッチ回路24はP端子側に閉じられ、
内部クロックを分周した信号がREF信号となる。この
再生時のREF信号は、クロック発生回路22にて発振
子21を用いて発生された安定なクロックを、分周回路
23で所定の割合で分周した信号である。
【0020】加算回路15に供給された速度エラー信号
と位相エラー信号は加算され、ドラム制御信号としてD
Aコンバータ16に供給される。DAコンバータ16
は、ドラム制御信号をアナログ信号に変換の後、モータ
ドライバ17に供給する。モータドライバ17は、ドラ
ム制御信号の電力増幅を行いモータ駆動信号をドラムモ
ータ2に供給する。
【0021】以上の構成によりドラムモータ2およびド
ラム1は、一定速度の所定位相で安定に回転されること
になる。
【0022】では、次に上記のDFG信号の周期計測回
路8および位相エラー検出回路13Aの具体的構成例
を、図2および図3により説明する。図2は速度エラー
発生部の具体的構成例を示すブロック図であり、図3は
位相エラー検出回路の具体的構成例を示すブロック図で
ある。
【0023】図2および図3において、25,26,3
2,33は入力端子、27,34は出力端子、28はカ
ウンタ回路、29,30,35,37はラッチ回路、3
1,36は減算回路であり、9と10は図1で説明した
目標周期発生回路と周期比較回路である。図2の速度エ
ラー発生部において、カウンタ回路28は入力端子25
を介して供給されるクロックを連続的にカウントしてお
り、そのカウント値はラッチ回路29に供給される。な
お、このクロックは図示していないが図1のクロック発
生回路22において発生された安定なクロックである。
ラッチ回路29は、カウンタ回路28のカウント値を入
力端子26を介して供給されるDFG信号の例えば立上
りエッジにてラッチする。ラッチ回路29のラッチデー
タは、減算回路31の「+」端子と次段のラッチ回路3
0に供給される。ラッチ回路30は、ラッチ回路29と
同様にDFG信号の例えば立上りエッジにてラッチ回路
29のラッチデータをラッチし、減算回路31の「−」
端子に供給する。したがって、減算回路31は、DFG
信号の一周期時間隔てたカウンタ28のカウント値を減
算することになり、DFG信号の周期計測データを出力
することになる。このDFG信号の周期計測データは、
周期比較回路10にて目標周期発生回路9より発生され
る目標周期データと比較演算され、周期エラーデータ即
ち速度エラーデータとされ、出力端子27から出力され
る。
【0024】一方、図3の位相エラー検出回路において
は、ラッチ回路35は、カウンタ回路28のカウント値
を入力端子32を介して供給されるREF信号のタイミ
ングでラッチし、ラッチデータを減算回路36の「−」
端子に供給する。減算回路36の「+」端子には、カウ
ンタ回路28のカウント値が入力されており、減算回路
36はカウント値とラッチ回路35のラッチデータとの
減算を行い、次段のラッチ回路37に減算データを供給
する。ラッチ回路37は、減算回路36の減算データを
入力端子33を介して供給されるDPG信号のタイミン
グでラッチし、そのラッチデータを出力端子34に出力
する。このラッチ回路37のラッチデータは、REF信
号の入力タイミングからDPG信号の入力タイミングま
でのカウンタ28におけるカウンタ値の変化分であるの
で、これはREF信号とDPG信号の位相比較信号、即
ち位相エラー信号となっている。なお、速度エラー信号
と位相エラー信号の量子化精度は、速度エラー信号の方
がより高精度に設定される場合が多い。そのため、速度
エラー信号発生系はカウンタ28の最下位ビット(LS
B)からのデータを用いるが、位相エラー信号発生系で
は例えば下位3ビットを除いた4ビット目以降のカウン
ト値を用いる。
【0025】では次に、本実施例において最も重要なD
FG信号のムラ成分抽出除去フィルタ11について詳細
に説明する。
【0026】まず始めに、DFG信号ムラの周波数成分
について説明する。DFG信号ムラは、FG磁極の着磁
バラツキやFGコイルの取付精度のバラツキ等、さらに
FGセンサアンプの動作点バラツキ等により発生され
る。したがって、これらのムラ成分の殆どは、ドラムの
回転に応じた周期性のムラ、即ちドラムの回転周波数お
よびその高調波周波数に分布することになる。したがっ
て、DFG信号のムラ成分抽出除去フィルタ11に要求
される特性は、ドラムの回転周波数およびその高調波周
波数だけをいかに急峻に減衰するかである。
【0027】以下、具体的にDFG信号のムラ成分抽出
除去フィルタ11の構成とその特性について図4から図
6を用いて説明する。なお、ここでは理解を容易にする
ために、ドラムの回転周波数をNTSC方式映像信号の
フレーム周波数である30Hz(厳密には29.97…
Hzだが説明を簡単にするため30Hzとした)とし、
DFGレート(ドラムの1回転に対して発生されるDF
G信号の数)を12とした場合を例にとり説明する。し
たがって、この場合のDFG信号周波数は360Hzと
なる。図4および図6は、ムラ成分抽出除去フィルタ1
1の具体的構成例をそれぞれ示すブロック図であり、図
5はムラ成分抽出除去フィルタ11の周波数特性を表わ
す図である。
【0028】図4において、38は速度エラー信号の入
力端子、39はムラ成分を除去された速度エラー信号の
出力端子、40はムラ信号成分の出力端子(なお、出力
端子40は本実施例では不要だが図7以降の実施例で用
いるものである)、41,43は減算回路、42,45
は加算回路、44A〜44Dは遅延回路、46,47は
係数回路である。図4のムラ成分抽出除去フィルタはフ
ィードバック型のくし型フィルタとなっており、そのフ
ィードバック系F1にはさらに2系統の内部フィードバ
ック系F2およびF3を有する。
【0029】上記内部フィードバック系F2は、44A
〜44Dの遅延回路の段数および遅延時間(これは、入
力データのサンプリング周波数の逆数)によって決まる
特定周波数(所謂、くし周波数)成分を遅延回路44A
〜44Dに保持させるものである。本実施例では、ドラ
ムの回転周波数が30Hzであり、DFGレートが12
であることより遅延回路44A〜44Dの段数は12
段、そして遅延時間は1/360秒としている。これに
より遅延回路44A〜44Dに保持される信号の周波数
成分は、DFGムラ信号成分であるドラムの回転周波数
成分およびその高調波周波数成分となる。
【0030】一方、上記内部フィードバック系F3は、
このムラ成分抽出除去フィルタが直流および低域周波数
信号の伝送を可能にするため、フィードバック系F1に
入力速度エラー信号の直流成分および低域周波数信号成
分が存在しないように、遅延回路44A〜44Dに保持
されるデータの直流成分および低域周波数信号成分を除
去するものである。
【0031】以上の構成のムラ成分抽出除去フィルタの
周波数特性を図5に示す。なお、図5の特性は係数回路
46の係数K1を1/16、係数回路46の係数K2を
1/12に設定した場合である。図5の特性により、モ
ータ制御において重要な直流ゲインおよび低域ゲインを
殆ど低下すること無く、ドラムの回転周波数およびその
高調波周波数において急峻に減衰する特性となっている
ことが判る。なお、ドラムの回転周波数およびその高調
波周波数における減衰度をさらに急峻にする場合、即
ち、くし特性のQ値を高くする場合は係数K1の値を小
さくする事でこれが可能である。
【0032】ここで、図4に示した構成のムラ成分抽出
除去フィルタの伝達関数G(Z)は、 A(Z)=K2×
Z(−1)×〔1−Z(−N)〕+〔1−Z(−N)〕×〔1
−Z(−1)〕 B(Z)=K1×Z(−N)×〔1−Z(−1)〕 K1,K2:実数,K1<1,K2<1,N:整数,N
>1としたとき、次の式に示すものとなっている。
【0033】
【数6】
【0034】以上の図4に示したムラ成分抽出除去フィ
ルタの構成では、DFGレート(ドラムの1回転に対し
て発生されるDFG信号の数)が大きくなるに従って、
加算回路45の加算データ数が増加しマイクロコンピュ
ータによるソフトウエア処理の場合は処理時間が増大
し、ハードウエア処理の場合は回路規模が増大すること
になる。そこで、上記の内部フィードバックF2および
F3を分離して考え、上記式と同一の伝達関数を実現
可能であり、かつ加算データ数の少ない図6に示すムラ
成分抽出除去フィルタの構成に変形してもよい。図6に
おいて、図4と同一符号を付けた入出力端子,加算回
路,減算回路そして係数回路は図4と均等なものであ
る。異なる構成要素は、50および53の遅延回路と4
8の減算回路,49の加算回路である。
【0035】図6において、フィードバック系F1は、
点線で囲まれた51および54の2つのブロックで構成
されている。そして、51のブロックは、伝達関数G1
(Z)が次の式に示した特性となり(ただし式におい
て、K1:実数,K1<1,N:整数,N>2)、遅延
回路53はDFGムラ信号成分であるドラムの回転周波
数成分およびその高調波周波数成分を保持する。
【0036】
【数7】
【0037】また、点線で囲まれた54のブロックは、
伝達関数G2(Z)が次の式に示した特性となり(ただ
し式において、K2:実数,K2<1,M:整数,N
>M)、加算回路52に供給される信号の直流成分およ
び低域周波数信号成分を除去するものである。
【0038】
【数8】
【0039】そして、遅延回路53に保持されるムラ成
分は係数回路47でK1倍され、入力端子38を介して
供給される速度エラー信号と減算され、速度エラー信号
に含まれるDFGムラ成分を相殺抑圧する。なお、図6
に示したムラ成分抽出除去フィルタの伝達関数G’
(Z)は、 A(Z)=K2×Z(−M)×〔1−Z(−N)〕+〔1−Z
(−N)〕×〔1−Z(−M)〕 B(Z)=K1×Z(−N)×〔1−Z(−M)〕 K1,K2:実数,K1<1,K2<1,N,M:整
数,N>M≧1としたとき、次の式に示すものとな
る。
【0040】
【数9】
【0041】ここで、図6に示すムラ成分抽出除去フィ
ルタにおいて、伝達関数を図4の構成と同一にするため
には、遅延回路50における遅延段数を1段(M=1)
にし、遅延回路53における遅延段数を12段(N=1
2)に設定すればよい。
【0042】以上説明したように本実施例によれば、モ
ータ制御において重要な低域ゲインを確保したまま速度
エラー信号に含まれるDFG信号ムラ成分のみを集中し
て相殺抑圧できるので、位相回り(位相遅れ)等の制限
を受けずモータ制御系の特性を最適に設計できる。した
がって、VTRのドラムモータ等に適用すれば記録再生
映像信号のジッタ特性を改善することができる。また、
ムラ成分抽出除去フィルタの構成を変形することによ
り、加算処理等を簡略化でき装置の小型化にも貢献でき
る。
【0043】では次に、本発明の第2実施例について説
明する。本第2実施例が先の図1の第1実施例と異なる
点は、モータの位相制御系の構成である。本実施例では
位相制御系のサンプリングレートをDFG信号を用いる
ことにより高レート化するように構成している。本実施
例を図7から図11を用いて順次説明する。図7は本実
施例に係るVTRのドラムモータ制御装置のブロック図
である。図7において、先の図1と同一符号を付けた構
成要素は図1のそれと均等なものであり、その構成およ
び動作は同様である。新規あるいは異なるブロックは、
13Bの位相エラー検出回路、23’の分周回路、55
の積分補正回路、56の減算回路、57の逓倍回路、5
8のスイッチ回路である。
【0044】図7において、位相制御系のサンプリング
レートをDFG信号を用いることにより高レート化する
上で重要な動作をするのが位相エラー検出回路13Bで
ある。位相エラー検出回路13Bには、センサアンプ6
および7にてロジックレベルに増幅されたDFG信号お
よびDPG信号と、スイッチ回路24および58を介し
て供給されるREF信号および2分の1分周されたV同
期信号(以下、V/2信号と記す)が供給されている。
上記位相エラー検出回路13Bに供給されている信号の
うちREF信号は、先の図1におけるREF信号とは周
波数が異なる。まずここでREF信号の発生について説
明する。
【0045】REF信号は、モータの制御モード、即ち
VTRの記録モードと再生モードによって異なる。まず
記録モードの場合は、スイッチ回路24はR端子側に閉
じられるので、2分の1に分周されたV同期信号を逓倍
回路57で逓倍した信号がREF信号となる。逓倍回路
57における逓倍数は、DFG周波数とドラム回転周波
数の比に設定している。これにより記録モード時のRE
F信号は、V同期信号に同期した周波数がDFG信号に
一致した信号となる。一方再生モードの場合は、スイッ
チ回路24はP端子側に閉じられ、内部クロックを分周
回路23’で分周した信号がREF信号となる。なお、
分周回路23’に「’」を付けたのは図1の分周回路2
3と分周比率が異なるためである。再生モード時のRE
F信号は、クロック発生回路22にて発生されたクロッ
クをドラム目標速度におけるDFG信号に一致する周波
数に分周回路23’で分周した信号となる。本実施例に
おいても先の第1実施例と同様に、ドラムモータ回転周
波数は30Hzに、そしてその時のDFG信号周波数は
360Hzに設定しているので、逓倍回路57における
逓倍数は12に設定され、上記REF信号は360Hz
に設定されることになる。
【0046】次に位相エラー検出回路13Bについて、
図8に示した具体的構成例および図9の主要信号のタイ
ミングチャートを用いて説明する。図8において、点線
で囲まれたブロック81は、先の図2に示した速度エラ
ー発生回路の具体的構成例と同じであり、ここでの説明
は省略する。図8において、点線で囲まれたブロック8
2が位相エラー検出回路13Bの具体的構成例であり、
新規の構成要素は、59の入力端子、60,61の12
進カウンタ回路、62のデコード回路、63の減算回
路、64から66のオフセットデータ,最大値データ,
最小値データの各発生回路、そして67のデータセレク
タ回路である。
【0047】点線で囲まれたブロック82において、カ
ウンタ回路60は、入力端子26を介して供給されるD
FG信号をカウントすると共に、入力端子33を介して
供給されるDPG信号によりリセットされる。また、カ
ウンタ回路61は、入力端子32を介して供給されるR
EF信号をカウントすると共に、入力端子59を介して
供給されるV/2信号によりリセットされる。なお、V
/2信号は、再生モード時は開状態となる図7に示した
スイッチ回路58を介するため、記録時のみ供給される
ことになる。なおまた、カウンタ回路60およびカウン
タ回路61は、DFGレートを12に設定しているので
12進カウンタとしている。カウンタ回路60およびカ
ウンタ回路61のカウント値はデコード回路62に供給
され、ここで比較デコードされる。このデコード回路6
2におけるデコード結果に従って、データセレクタ回路
67はコントロールされる。
【0048】一方、クロックをカウントするカウンタ2
8のカウント値をラッチするラッチ回路35は、REF
信号のタイミングでカウント値をラッチし、ラッチデー
タを減算回路63に供給する。減算回路63は、カウン
タ28のカウントデータからラッチ回路35のラッチデ
ータとオフセットデータ発生回路64から供給されるオ
フセットデータを減算し、減算データを次段のラッチ回
路37に供給する。ラッチ回路37はDFG信号のタイ
ミングで、減算回路63からの減算データをラッチし、
ラッチデータをデータセレクタ回路67に供給する。し
たがって、ラッチ回路37のラッチデータは、オフセッ
トデータ発生回路64で設定された所定のオフセットを
持ったDFG信号とREF信号の位相比較データ、即ち
位相エラーデータとなる。
【0049】データセレクタ回路67は、デコード回路
62のデコード信号に従って、最大値データ発生回路6
5から供給される最大値データと最小値データ発生回路
66から供給される最小値データと、ラッチ回路37か
ら供給される位相エラーデータとを選択して出力端子3
4へ供給する。
【0050】上記デコード回路62とデータセレクタ回
路67の必要性について、図9のタイミングチャートを
用いて説明する。図9のタイミングチャートにおいて、
(1)はV/2信号、(2)はREF信号およびREF
カウントナンバー、(3),(5),(7)はDPG信
号、(4),(6),(8)はDFG信号およびDFG
カウントナンバーである。なお、図9において、
(3),(4)はDPG信号とV/2信号の位相が近接
している状態を表わし、(5),(6)はDPG信号が
V/2信号に対し位相が大幅に進んでいる状態を表わ
し、そして(7),(8)はDPG信号がV/2信号に
対し位相が大幅に遅れている状態を表わしている。
【0051】位相エラー検出回路13Bでは、まずDP
G信号とV/2信号の位相関係が近接しているか、大幅
にずれているかを検出する。これは、図9におけるDP
G信号とV/2信号との関係が、(1)と(3)の状態
であるか、(1)と(5)あるいは(1)と(7)の状
態であるかを検出することである。そこで、この位相状
態を検出するために、図8のデコード回路62におい
て、DFG信号のカウント値(カウンタ60のカウント
値)とREF信号のカウント値(カウンタ61のカウン
ト値)との比較を行う。そして、両カウント値が一致し
ていれば位相関係が近接状態であるとし、ラッチ回路3
7の位相エラーデータを出力端子34に供給するように
データセレクタ回路67をコントロールする。一方、カ
ウンタ60のカウント値とカウンタ61のカウント値が
異なる場合は、カウント値を比較することによりDPG
信号とV/2信号の位相関係を判断し、データセレクタ
回路67において、DPG信号が進んでいるときは最小
値データを選択し、V/2信号が進んでいるときは最大
値データを選択するようにコントロールされる。
【0052】なお、オフセットデータ発生回路64は、
例えば、図9の(2)のREF信号と(4)のDFG信
号との位相関係を位相制御の目標位相関係だとした場合
に、位相エラーデータは、REF信号あるいはDFG信
号の1/2周期のオフセットを持つため、このオフセッ
トを相殺するデータを発生するものである。
【0053】以上の処理により、位相制御系のサンプリ
ングレートは高レートされるが、この場合位相制御系に
おいてもDFG信号を用いるため、位相エラー信号にD
FG信号のムラ成分が含まれることになる。そこでこの
位相エラー信号に含まれるDFG信号のムラ成分を除去
するのが、図7の積分補正回路55である。以下、位相
制御系におけるDFG信号のムラ成分除去について、図
10および図11を用いて説明する。図10は積分補正
回路の具体的構成例を示すブロック図であり、図11は
積分補正回路の信号波形図である。図10において、6
8,80は入力端子、69は加算回路、70は遅延(ラ
ッチ)回路、71は係数回路、そして72は出力端子で
ある。また図11の信号波形において、(1)はDFG
信号のナンバー、(2)はムラ成分抽出除去フィルタ1
1から供給されるDFG信号のムラ成分データの一例、
(3)は(2)に示したDFG信号のムラ成分の積分デ
ータである。
【0054】図10において、入力端子68を介して供
給された先の図4あるいは図6に示したムラ成分抽出除
去フィルタ11におけるDFG信号のムラ成分データ
は、加算回路69と遅延回路70とで構成される積分回
路に供給される。いまドラムの一回転に対しDFG信号
は12周期に設定しているので、ムラ成分はDFG信号
の12周期で繰り返される。例えば、DFG信号の12
周期におけるムラ成分が図11の(2)に示すものであ
る場合、加算回路69の出力であるDFG信号ムラ成分
の積分出力は図11の(3)に示すものとなる。
【0055】図8の点線で囲まれたブロック82で示す
位相エラー検出回路13B中のラッチ回路37において
は、位相エラー信号に含まれるDFG信号のムラ成分
は、上記の図11の(3)に示す波形と同様の信号にな
る。ただし、位相エラー信号の量子化精度が速度エラー
信号の量子化精度と異なる場合は、ムラ成分の絶対値が
異なってくる。そこで、図10の係数回路71は、積分
された位相制御系のムラ成分を、速度制御系の周期検出
精度と位相制御系の位相検出精度を合わせたムラ成分に
レベル調整した後に、出力端子72を介して図7の減算
回路56に供給する。図7の減算回路56は、位相エラ
ー信号からDFG信号のムラ成分を減算し、ムラ成分の
ない位相エラー信号を特性補償回路14へ供給する。特
性補償回路14以降の動作は先の図1と同様である。な
お、図10において、入力端子80からはDPG信号が
供給されており、遅延回路70の保持データをリセット
している。これは積分における積分定数を一定値に設定
することに相当しており、本実施例では、ドラム回転位
相系の基準タイミングとなるDPG信号の入力タイミン
グで積分データがゼロになるようにしている。
【0056】以上説明したように本実施例によれば、速
度制御系におけるDFG信号のムラ成分を効果的に抑圧
すると共に、位相制御系のサンプリングレートをDFG
信号を用いて高レート化し、位相制御系のサーボ特性を
改善するような場合においても、小規模且つ平易なディ
ジタル処理にて、速度制御系において抽出したDFG信
号のムラ成分を用いて位相制御系のDFG信号ムラ成分
を抑圧し、高精度かつ安定にモータを回転させることを
可能にしている。したがって、速度制御系および位相制
御系におけるにDFG信号のムラ成分の影響を無くする
ことができ、VTR等に適用すれば記録再生映像におけ
るジッタを低減することができる。
【0057】なお、上記の実施例においては、ムラ成分
除去フィルタ11を速度エラー信号を発生する周期比較
回路10の後段に設けているが、周期比較回路10では
計測周期データからモードにより決められた目標周期デ
ータ(固定値データ)を減算処理するだけなので、図1
2に示すようにムラ成分除去フィルタ11を周期比較回
路10の前段に移動しても上記実施例と同様の効果があ
ることは明らかである。図12において、83はDFG
信号の入力端子、84は速度エラー信号の出力端子、そ
して、85は積分補正回路55へ供給するDFG信号の
ムラ成分信号の出力端子である。
【0058】では次に、本発明の第3実施例について説
明する。本第3実施例が先の図7の第2実施例と異なる
点は、速度制御系および位相制御系におけるDFG信号
ムラ成分の抽出および除去フィルタの構成である。本実
施例でも位相制御系のサンプリングレ−トをDFG信号
を用いることにより高レート化するように構成してい
る。以下、図13から図15を用いて、図7の第2実施
例との相違点を中心に本実施例を説明する。
【0059】図13は本実施例に係るVTRのドラムモ
ータ制御装置のブロック図である。図13において、先
の図7と同一符号を付けた構成要素は図7のそれと均等
なものであり、その構成および動作は同様である。新規
あるいは異なる構成要素は、73の微分補正回路および
74の減算回路である。本実施例が図7の第2実施例と
最も異なる点は、図7の第2実施例が速度制御系におい
てDFGムラ成分を抽出し、そのムラ成分抽出データを
用いて速度エラーに含まれるDFG信号ムラ成分を抑圧
し、さらにその速度制御系ムラ成分抽出データの積分値
データを用いて位相エラー信号に含まれるDFG信号ム
ラ成分を抑圧する構成であったのに対し、本実施例で
は、位相制御系においてDFG信号ムラ成分を抽出し、
そのムラ成分抽出データを用いて位相エラーに含まれる
DFG信号ムラ成分を抑圧すると共に、その位相制御系
ムラ成分抽出データの微分値データを用いて速度エラー
信号に含まれるDFG信号ムラ成分を抑圧する構成にし
たことである。
【0060】図13において、位相エラー検出回路13
Bにて検出された位相エラー信号は、例えば先の図4あ
るいは図6に示すようなムラ成分抽出除去フィルタ11
に供給される。ムラ成分抽出除去フィルタ11では、位
相エラー信号に含まれるDFG信号ムラ成分を抽出し、
微分補正回路73に供給すると共に、検出されたムラ成
分を位相エラー信号から減算することにより、位相エラ
ー信号に含まれるDFG信号ムラ成分を抑圧する。微分
補正回路73は、供給された位相エラー信号から抽出さ
れたDFG信号ムラ成分を微分し、レベル補正の後、減
算回路74へ供給する。減算回路74は、速度エラー信
号から上記のDFG信号ムラ成分を減算し、ムラ成分の
ない速度エラー信号として特性補償回路12へ供給す
る。特性補償回路12以降の信号処理および動作は、先
の図1に示した第1実施例と同様である。
【0061】ではここで、微分補正回路73の構成およ
び動作について、図14および図15を用いて説明す
る。図14は微分補正回路73の具体的構成例を示すブ
ロック図であり、図15は微分補正回路73の信号波形
図である。
【0062】図14において、入力端子75を介して供
給された先の図4あるいは図6に示したムラ成分抽出除
去フィルタ11における位相エラーにおけるDFG信号
のムラ成分データは、減算回路76と遅延(ラッチ)回
路77とで構成される微分回路に供給される。ドラムの
一回転に対するDFG信号は、先の実施例と同様に12
周期に設定しているのでムラ成分はDFG信号の12周
期で繰り返される。例えば、位相エラー信号に含まれる
DFG信号12周期におけるムラ成分が、図15の
(2)に示すものである場合、減算回路76の出力であ
るDFG信号ムラ成分の微分出力は図15の(3)に示
すものとなる。なお、図15における(1)はドラムの
一回転に対する12周期のDFG信号に割り付けたナン
バーであり、例えば、図8におけるカウンタ60のカウ
ント値である。位相エラー信号に含まれるDFG信号の
ムラ成分が、図15の(2)に示すように表わされる場
合、図8の点線で囲まれたブロック81に示す速度エラ
ー検出部により検出された速度エラー信号には、図15
の(3)に示すようなDFG信号のムラ成分が含まれる
ことになる。この図15の(3)に示す微分されたDF
G信号のムラ成分は、係数回路78において速度制御系
の周期検出精度と位相制御系の位相検出精度を合わせた
ムラ成分に調整された後に、出力端子79を介して図1
3の減算回路74に供給され、速度エラー信号から減算
される。
【0063】以上説明したように本実施例によれば、位
相制御系のサンプリングレートをDFG信号を用いて高
レート化し、位相制御系のサーボ特性を改善するような
場合においては、位相制御系におけるDFG信号のムラ
成分を効果的に抑圧すると共に、小規模且つ平易なディ
ジタル処理にて、位相制御系において抽出したDFG信
号のムラ成分を用いて速度制御系のDFG信号のムラ成
分を抑圧し、高精度かつ安定にモータを回転させること
ができる。したがって、速度制御系と位相制御系とで別
個にムラ成分抽出除去フィルタを設ける必要がなく、小
規模構成にて速度制御系および位相制御系におけるにD
FG信号のムラ成分の影響を無くすることが可能とな
り、VTR等に適用すれば記録再生映像におけるジッタ
を低減することができる。
【0064】では次に、本発明の第4実施例について説
明する。本第4実施例が先の図7から図15に示した第
2実施例および第3実施例と異なる点は、DFG信号ム
ラ成分の抽出除去フィルタの挿入位置である。本実施例
でも位相制御系のサンプリングレートをDFG信号を用
いることにより高レート化するように構成している。以
下、図16を用いて第2実施例および第3実施例との相
違点を中心に本実施例を説明する。
【0065】図16は本実施例に係るVTRのドラムモ
ータ制御装置のブロック図である。図16において、先
の図13と同一符号を付けた構成要素は図13における
ものと均等なものであり、その構成および動作は同様で
ある。新規に設けた構成要素は特にないが、DFG信号
ムラ成分の抽出除去フィルタ11の設置位置が今までの
実施例と異なる。図16において、ムラ成分の抽出除去
フィルタ11は、それぞれ特性補償を施された速度エラ
ー信号と位相エラー信号が加算された加算回路15の後
段に設けられている。したがって、本実施例では、速度
エラー信号に含まれるDFG信号ムラ成分と位相エラー
信号に含まれるDFG信号ムラ成分の加算されたムラ成
分を一括して抽出抑圧するものである。
【0066】ただし、本実施例では上記までの第2実施
例および第3実施例に比べ、装置の構成が簡単且つ小規
模になる反面、ムラ成分を除去するのが速度エラー信号
と位相エラー信号を加算した後であるため、ムラ成分の
絶対値が大きく、例えば加算回路15の前段に設けられ
た特性補償回路12および14等における信号処理ダイ
ナミックレンジをムラ成分だけでオーバーするような場
合には適さない。したがって、本実施例はDFG信号ム
ラ成分が比較的小さな場合においては、上記の第2実施
例および第3実施例に対して、さらに装置の小規模化が
実現できるものである。
【0067】以上の第1実施例から第4実施例におい
て、DFG信号ムラ成分の抽出除去フィルタ11の動作
を、以下に述べるように速度制御レンジ内および位相制
御レンジ内あるいはその近傍においてダイナミックにコ
ントロールすれば、さらに効果的にDFG信号のムラ成
分を抑圧できる。なお、速度制御レンジとは速度変化に
対して速度エラー信号がほぼリニアな特性で変化する範
囲を意味し、位相制御レンジとは位相変化に対して位相
エラー信号がほぼリニアな特性で変化する範囲を意味す
る。
【0068】図1および図7に示した第1実施例および
第2実施例において、図17に示すような速度レンジ判
別回路85を設ける。図17において、先の図7と同一
符号を付けた構成要素は図7におけるものと均等なもの
であり、その構成および動作は同様である。図17にお
いて、速度レンジ判別回路85は、入力される速度エラ
ー信号の絶対値を検出し、その値がある所定の値を超え
ている場合は、実際のドラム回転速度が速度制御レンジ
外にあると判断し、ムラ成分の抽出除去フィルタ11に
リセット信号を供給する。ムラ成分の抽出除去フィルタ
11は、このリセット信号により図4あるいは図6にお
ける各遅延回路44A〜44Dあるいは50,53の保
持データをゼロにリセットするものである。これにより
ドラム速度が目標速度に対して大幅にずれている場合の
データ保持を禁止することができ、ドラム速度が目標速
度の近傍に近づいた場合に、正確且つ迅速にムラ成分を
抽出できるようになる。
【0069】また、ムラ成分の抽出除去フィルタ11を
位相制御系に設ける図13の第3実施例の場合は、図1
8に示す位相レンジ判別回路86を設ける。図18にお
いて、先の図13と同一符号を付けた構成要素は図13
おけるものと均等なものであり、その構成および動作は
同様である。図18において、位相レンジ判別回路86
は、入力される位相エラー信号の絶対値を検出し、その
値がある所定の値を超えている場合は、実際のドラム回
転位相が位相制御レンジ外にあると判断し、ムラ成分の
抽出除去フィルタ11にリセット信号を供給する。ムラ
成分の抽出除去フィルタ11は、このリセット信号によ
り図4あるいは図6における各遅延回路44A〜44D
あるいは50,53の保持データをゼロにリセットする
ものである。これによりドラム位相が目標位相に対して
大幅にずれている場合のデータ保持を禁止することがで
き、ドラム位相が目標位相の近傍に近づいた場合に、正
確且つ迅速にムラ成分を抽出できるようになる。
【0070】では、ここで上記までに説明してきたモー
タ制御装置を磁気記録再生装置(VTR)に適用した場
合の一例について図19を用いて説明する。図19は本
発明のモータ制御装置を備えた磁気記録再生装置のブロ
ック図である。図19において、ドラム制御回路92
は、先の図1,図7,図13,図16に示した何れかの
モータ制御装置における信号処理系を表わしている。ま
た、図19において、87は磁気テープ、88はキャプ
スタン、89はキャプスタンモータ、90はキャプスタ
ンFG信号(以下、CFG信号と記す)センサ、93は
キャプスタン制御回路、94は映像・音声信号処理回
路、95は映像信号の入力端子、96は映像信号の出力
端子、97は音声信号の入力端子、98は音声信号の出
力端子である。なお、図19において、先の図1と同一
符号を付けた構成要素は図1におけるものと均等なもの
であり、その構成および動作は同様である。
【0071】まず記録時の動作について説明する。図1
9において、キャプスタン制御回路93は、キャプスタ
ンモータ89の回転速度に比例して発生されるCFG信
号を用いて、先のドラムモータ制御とほぼ同様の動作に
よりキャプスタンモータ89の制御を行う。これにより
キャプスタンモータ89に取り付けられたキャプスタン
88は、一定速度で回転し磁気テープ87が走行する。
このとき、ドラム制御回路92は、映像・音声信号処理
回路94から供給される映像信号の同期信号に同期する
ようにドラムモータ2を制御する。そしてドラム1に搭
載されている磁気ヘッド3A,3Bは、映像・音声信号
処理回路94から供給される磁気記録に適した信号形態
に変換された記録映像音声信号を磁気テープ87上に記
録していく。一方再生時は、キャプスタン制御回路93
は、CFG信号を用いた速度制御をすると共に、図示は
していないが、コントロール信号(CTL信号)あるい
はパイロット信号を用いたトラッキング制御を行い、磁
気テープ87の走行制御を行う。そして、磁気ヘッド3
A,3Bにより再生された再生映像音声信号は、映像・
音声信号処理回路94において元の映像信号及び音声信
号に復元され、出力端子96,98を介して出力され
る。以上の様にVTRのドラム制御系に、先に述べたモ
ータ制御装置を導入すれば、ドラムを安定に回転するこ
とが可能となり、高品質の映像および音声を再生するこ
とができる。
【0072】なお、上記までの各実施例ではドラムモー
タの制御装置として説明してきたが、本モータ制御装置
は当然キャプスタンモータを始め他のモータの制御にお
いても有効であることは明らかである。
【0073】
【発明の効果】以上のように本発明によれば、平易なデ
ィジタル処理にて効果的にDFG信号のムラ成分を抑圧
し、安価なモータを用いても高精度かつ安定にモータを
回転させることができる。また、位相制御系のサンプリ
ングレートをDFG信号を用いて高レート化した場合に
おいても、速度制御系および位相制御系におけるDFG
信号のムラ成分の影響を簡単かつ効果的に抑圧し、高精
度かつ安定にモータを回転することができ、VTR等に
適用すれば記録再生映像におけるジッタを低減すること
ができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るモータ制御装置のブ
ロック図である。
【図2】本発明の第1実施例による速度エラー発生部の
具体的構成の1例を示すブロック図である。
【図3】本発明の第1実施例による位相エラー発生回路
の具体的構成の1例を示すブロック図である。
【図4】本発明の第1実施例によるムラ成分抽出除去フ
ィルタの具体的構成の1例を示すブロック図である。
【図5】本発明の第1実施例によるムラ成分抽出除去フ
ィルタの周波数特性の1例を表わす説明図である。
【図6】本発明の第1実施例によるムラ成分抽出除去フ
ィルタの具体的構成の他の1例を示すブロック図であ
る。
【図7】本発明の第2実施例に係るモータ制御装置のブ
ロック図である。
【図8】本発明の第2実施例による速度エラーおよび位
相エラー発生回路の具体的構成の1例を示すブロック図
である。
【図9】本発明の第2実施例によるドラム制御における
主要タイミング信号のタイミングチャート図である。
【図10】本発明の第2実施例による積分補正回路の具
体的構成の1例を示すブロック図である。
【図11】本発明の第2実施例による積分補正回路の動
作説明用の信号波形図である。
【図12】本発明の第2実施例においてムラ成分除去フ
ィルタの挿入位置を変えた場合の変形例を示すブロック
図である。
【図13】本発明の第3実施例に係るモータ制御装置の
ブロック図である。
【図14】本発明の第3実施例による微分補正回路の具
体的構成の1例を示すブロック図である。
【図15】本発明の第3実施例による微分補正回路の動
作説明用の信号波形図である。
【図16】本発明の第4実施例に係るモータ制御装置の
ブロック図である。
【図17】本発明の第1,第2実施例において速度レン
ジ判別回路を設けた速度エラー発生系の変形例を示すブ
ロック図である。
【図18】本発明の第3実施例において位相レンジ判別
回路を設けた位相エラー発生系の変形例を示すブロック
図である。
【図19】本発明の第1乃至第4実施例のモータ制御装
置を備えた磁気記録再生装置を示すブロック図である。
【符号の説明】
1 ドラム 2 ドラムモータ 3A,3B 磁気ヘッド 4 DFGセンサ 5 DPGセンサ 6,7 センサアンプ 8 周期計測回路 9 目標周期発生回路 10 周期比較回路 11 ムラ成分抽出除去フィルタ 12,14 特性補償回路 13A,13B 位相エラー検出回路 15,42,45,49,52,69 加算回路 16 DAコンバータ 17 モータドライバ 18 入力端子 19 垂直同期信号分離回路 20,23,23’ 分周回路 21 水晶等の発振子 22 クロック発生回路 24,58 スイッチ回路 28,60,61 カウンタ回路 29,30,35,37 ラッチ回路 31,36,41,43,48,56,63,76 減
算回路 44A,44B,44C,44D,50,53,70,
77 遅延回路 46,47,71,78 係数回路 55 積分補正回路 57 逓倍回路 62 デコード回路 64 オフセットデータ発生回路 65 最大値データ発生回路 66 最小値データ発生回路 67 データセレクタ回路 73 微分補正回路 85 速度レンジ判別回路 86 位相レンジ判別回路 88 キャプスタン 89 キャプスタンモータ 90 CFG信号センサ 93 キャプスタン制御回路 94 映像・音声信号処理回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安部 弘哉 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 多田 行伸 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所 映像メディア研究 所内 (72)発明者 成田 芳雄 茨城県勝田市大字稲田1410番地 株式会 社日立製作所 AV機器事業部内 (56)参考文献 特開 平4−248395(JP,A) 特開 平4−120609(JP,A) 特開 平3−82384(JP,A) 特開 平4−71378(JP,A) 特開 平4−255486(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02P 5/00 G11B 15/473

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項1】 モータの回転周波数に比例した周波数信
    号を発生する周波数信号発生手段と、上記周波数信号の
    周期を計測する周期計測手段と、上記周波数信号の周期
    と所定の制御目標周期とを比較演算して速度エラー信号
    を発生する速度エラー信号発生手段と、上記周波数信号
    あるいは上記速度エラー信号に含まれるモータの回転周
    波数成分およびその高調波成分を除去するフィルタ手段
    と、上記フィルタ手段によりモータの回転周波数成分お
    よびその高調波成分を除去された速度エラー信号をモー
    タへ負帰還する速度エラー信号帰還手段と、を備えたモ
    ータ制御装置において、 上記フィルタ手段は、フィードバック型のフィルタ構成
    で構成されると共に、該フィードバック系に、 上記速度エラー信号の更新周期と同一の更新周期で、後
    記櫛形フィルタ手段へ入力される信号から、上記周波数
    信号あるいは上記速度エラー信号の直流成分を算出する
    と共に除去する、次式の伝達関数G2(Z)を満たす特性
    (ただしK2:実数,K2<1で、M:整数)の直流成
    分除去フィルタ手段と、 【数1】 上記直流成分除去フィルタ手段によって直流成分が除去
    された信号から、上記回転周波数成分およびその高調波
    成分を抽出する、次式の伝達関数G1(Z)を満たす特性
    (ただし、K1:実数,K1<1で、N:整数,N>
    2,N>M≧1)の櫛形フィルタ手段と、 【数2】 上記フィルタ手段に入力される上記周波数信号あるいは
    上記速度エラー信号から、上記櫛形フィルタ手段によっ
    て抽出された上記回転周波数成分およびその高調波成分
    を減算する手段とを、 備えたものであることを特徴とするモータ制御装置。
  2. 【請求項2】 モータの回転周波数に比例した周波数信
    号を発生する周波数信号発生手段と、上記周波数信号の
    周期を計測する周期計測手段と、上記周波数信号の周期
    と所定の制御目標周期とを比較演算して速度エラー信号
    を発生する速度エラー信号発生手段と、上記周波数信号
    あるいは上記速度エラー信号に含まれるモータの回転周
    波数成分およびその高調波成分を除去するフィルタ手段
    と、上記フィルタ手段によりモータの回転周波数成分お
    よびその高調波成分を除去された速度エラー信号をモー
    タへ負帰還する速度エラー信号帰還手段と、を備えたモ
    ータ制御装置において、 上記フィルタ手段が、 上記速度エラー信号の現更新タイミングからモータ過去
    1回転分の上記速度エラー信号の直流成分を、上記速度
    エラー信号の更新周期毎に算出すると共に除去する直流
    成分除去フィルタ手段と、 上記速度エラー信号のモータ1回転分の更新回数分連結
    された記憶手段を有し、上記直流成分除去フィルタ手段
    によって直流成分が除去された信号と上記記憶手段の最
    終段から出力される1回転前の記憶値を加算して再び上
    記記憶手段の初段に入力して、上記回転周波数成分およ
    びその高調波成分を抽出する櫛形フィルタ手段と、 上記フィルタ手段に入力される上記周波数信号あるいは
    上記速度エラー信号から、上記櫛形フィルタ手段によっ
    て抽出された上記回転周波数成分およびその高調波成分
    を減算する手段とを、 備え、上記直流成分除去フィルタ手段の直流成分除去の
    収束時間が、上記櫛形フィルタ手段の上記回転周波数成
    分およびその高調波成分抽出の収束時間よりも高速であ
    ることを特徴とするモータ制御装置。
  3. 【請求項3】 請求項1記載において、 上記フィルタ手段の伝達関数G(z)が、 A(Z)=K2×Z(−M)×〔1−Z(−N)〕+〔1−Z(−N)〕×〔1−Z( −M)〕 B(Z)=K1×Z(−N)×〔1−Z(−M)〕 (ただし、K1,K2:実数,K1<1,K2<1,
    N,M:整数,N>M≧1)としたとき、次式を満たす
    ものであることを特徴とするモータ制御装置。 【数3】
  4. 【請求項4】 請求項1または2または3記載におい
    て、 上記速度エラー信号発生手段における速度エラー信号の
    絶対値が所定の値以下であるかどうかを判別する速度エ
    ラー判別手段と、上記速度エラー判別結果により、速度
    エラー信号の絶対値が所定の値を超えている場合は、上
    記フィルタ手段が、モータの回転周波数成分およびその
    高調波成分を除去することを停止する手段とを備えたこ
    とを特徴とするモータ制御装置。
  5. 【請求項5】 請求項1乃至4の何れか1項に記載にお
    いて、 上記周波数信号発生手段により発生される周波数信号
    が、モータの1回転に対してN周期であることを特徴と
    するモータ制御装置。
  6. 【請求項6】 モータの回転周波数に比例した周波数信
    号を発生する周波数信号発生手段と、上記周波数信号の
    周期を計測する周期計測手段と、上記周波数信号の周期
    と所定の制御目標周期とを比較演算して速度エラー信号
    を発生する速度エラー信号発生手段と、上記周波数信号
    に含まれるモータの回転周波数成分およびその高調波成
    分による上記速度エラー信号のムラ成分を抽出すると共
    に除去するフィルタ手段と、上記周波数信号と所定の基
    準位相信号とを比較演算して位相エラー信号を発生する
    位相エラー信号発生手段と、上記ムラ成分が除去された
    速度エラー信号と上記位相エラー信号を加算する加算手
    段と、該加算手段の出力信号をモータへ負帰還する加算
    エラー信号帰還手段とを備えたモータ制御装置におい
    て、 上記位相エラー信号の生成がモータの1回転中複数回行
    われ、 上記フィルタ手段にて抽出された上記速度エラー信号の
    ムラ成分を順次累積して上記回転周波数成分およびその
    高調波成分による位相エラー信号のムラ成分を算出する
    積分手段と、上記位相エラー信号から上記積分手段の累
    積された位相エラー信号のムラ成分を減算する減算手段
    とを備え、 位相エラー信号のムラ成分を除去した後上記加算手段に
    よって速度エラー信号と加算してモータへ帰還する構成
    としたことを特徴とするモータ制御装置。
  7. 【請求項7】 請求項6記載おいて、 上記速度エラー信号発生手段における速度エラー信号の
    絶対値が所定の値以下であるかどうかを判別する速度エ
    ラー判別手段と、上記速度エラー判別結果により、速度
    エラー信号の絶対値が所定の値を超えている場合は、上
    記フィルタ手段が、モータの回転周波数成分およびその
    高調波成分を抽出および除去することを停止する手段
    と、を備えたことを特徴とするモータ制御装置。
  8. 【請求項8】 請求項6または7記載おいて、 上記積分手段がラッチ手段と加算手段により構成され、
    上記ラッチ手段がドラム回転の所定の位相においてリセ
    ットされる手段を備えたことを特徴とするモータ制御装
    置。
  9. 【請求項9】 請求項6または7または8記載おいて、 上記速度エラー信号発生手段における速度エラー信号の
    量子化精度と上記位相エラー信号発生手段における位相
    エラー信号の量子化精度との比に応じて、上記減算手段
    における累積されたモータの回転周波数成分およびその
    高調波成分に所定の係数を乗じる係数手段を備え、上記
    係数手段の出力信号を上記位相エラー信号から減算する
    ようにしたことを特徴とするモータ制御装置。
  10. 【請求項10】 モータの回転周波数に比例した周波数
    信号を発生する周波数信号発生手段と、上記周波数信号
    と所定の基準位相信号とを比較演算して位相エラー信号
    を発生する位相エラー信号発生手段と、上記周波数信号
    に含まれるモータの回転周波数成分およびその高調波成
    分による位相エラー信号のムラ成分を抽出すると共に除
    去するフィルタ手段と、上記周波数信号の周期を計測す
    る周期計測手段と、上記周波数信号の周期と所定の制御
    目標周期とを比較演算して速度エラー信号を発生する速
    度エラー信号発生手段と、上記ムラ成分が除去された位
    相エラー信号と上記速度エラー信号を加算する加算手段
    と、該加算手段の出力信号をモータへ負帰還する加算エ
    ラー信号帰還手段とを備えたモータ制御装置において、 上記位相エラー信号発生手段と上記フィルタの更新周期
    は、上記速度エラー信号発生手段のエラー更新周期と同
    一かそれより短い周期とされていて、 上記フィルタ手段にて抽出された上記位相エラー信号の
    ムラ成分の変化分を順次算出して、上記周波数信号に含
    まれる上記回転周波数成分およびその高調波成分による
    上記速度エラー信号のムラ成分を算出する微分手段と、
    上記速度エラー信号から上記微分手段で算出された速度
    エラー信号のムラ成分を減算する減算手段とを備え、 上記速度エラー信号から上記微分手段で算出された速度
    エラー信号のムラ成分を除去した後上記加算回路によっ
    て上記位相エラー信号と加算してモータへ帰還する構成
    としたことを特徴とするモータ制御装置。
  11. 【請求項11】 請求項10記載において、 上記位相エラー信号発生手段における位相エラー信号の
    絶対値が所定の値以下であるかどうかを判別する位相エ
    ラー判別手段と、上記位相エラー判別結果により、位相
    エラー信号の絶対値が所定の値を超えている場合は、上
    記フィルタ手段が、モータの回転周波数成分およびその
    高調波成分を抽出および除去することを停止する手段
    と、を備えたことを特徴とするモータ制御装置。
  12. 【請求項12】 請求項10または11記載において、 上記速度エラー信号発生手段における速度エラー信号の
    量子化精度と上記位相エラー信号発生手段における位相
    エラー信号の量子化精度との比に応じて、上記減算手段
    におけるモータの回転周波数成分およびその高調波成分
    の変化分に所定の係数を乗じる係数手段を備え、上記係
    数手段の出力信号を上記速度エラー信号から減算するよ
    うにしたことを特徴とするモータ制御装置。
  13. 【請求項13】 モータの回転周波数に比例した周波数
    信号を発生する周波数信号発生手段と、上記周波数信号
    の周期を計測する周期計測手段と、上記周波数信号の周
    期と所定の制御目標周期とを比較演算して速度エラー信
    号を発生する速度エラー信号発生手段と、上記周波数信
    号と所定の基準位相信号とを比較演算して位相エラー信
    号を発生する位相エラー信号発生手段と、上記速度エラ
    ー信号と上記位相エラー信号を加算する加算手段と、該
    加算手段の出力信号をモータへ負帰還する信号帰還手段
    とを備えたモータ制御装置において、 少なくとも上記位相エラー信号の生成がモータの1回転
    中複数回行われ、 上記周波数信号に含まれるモータの回転周波数成分およ
    びその高調波成分による上記速度および位相の加算エラ
    ー信号に含まれる速度および位相の重畳ムラ成分を抽出
    すると共に除去するフィルタ手段を、備えたことを特徴
    とするモータ制御装置。
  14. 【請求項14】 請求項13記載において、 上記速度エラー信号発生手段における速度エラー信号の
    絶対値が所定の値以下であるかどうかを判別する速度エ
    ラー判別手段、および/または、上記位相エラー信号発
    生手段における位相エラー信号の絶対値が所定の値以下
    であるかどうかを判別する位相エラー判別手段と、上記
    速度エラー判別結果により速度エラー信号の絶対値が所
    定の値を超えている場合、および/または、上記位相エ
    ラー判別結果により位相エラー信号の絶対値が所定の値
    を超えている場合は、上記フィルタ手段が、モータの回
    転周波数成分およびその高調波成分を除去することを停
    止する手段と、を備えたことを特徴とするモータ制御装
    置。
  15. 【請求項15】 磁気ヘッドと、上記磁気ヘッドを搭載
    したドラムと、上記ドラムを駆動するドラムモータと、
    ドラムモータ制御手段と、磁気テープと、上記磁気テー
    プを駆動するキャプスタンおよびキャプスタンモータ
    と、キャプスタンモータ制御手段と、映像信号および/
    または音声信号の記録並びに再生処理手段とを備えた磁
    気記録再生装置において、 上記ドラムモータ制御手段が、少なくとも請求項第1項
    から第14項記載のいずれかのモータ制御装置を備える
    ことを特徴とする磁気記録再生装置。
JP30130692A 1992-11-11 1992-11-11 モータ制御装置およびこれを用いた磁気記録再生装置 Expired - Fee Related JP3228800B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP30130692A JP3228800B2 (ja) 1992-11-11 1992-11-11 モータ制御装置およびこれを用いた磁気記録再生装置
US08/129,371 US5617266A (en) 1992-11-11 1993-09-30 Motor stabilizing control apparatus for use with motors, including for use with a drum motor in a magnetic tape system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30130692A JP3228800B2 (ja) 1992-11-11 1992-11-11 モータ制御装置およびこれを用いた磁気記録再生装置

Publications (2)

Publication Number Publication Date
JPH06153555A JPH06153555A (ja) 1994-05-31
JP3228800B2 true JP3228800B2 (ja) 2001-11-12

Family

ID=17895262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30130692A Expired - Fee Related JP3228800B2 (ja) 1992-11-11 1992-11-11 モータ制御装置およびこれを用いた磁気記録再生装置

Country Status (2)

Country Link
US (1) US5617266A (ja)
JP (1) JP3228800B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900709A (en) * 1996-02-23 1999-05-04 Konica Corporation Rotation control device
JP3393170B2 (ja) * 1996-12-03 2003-04-07 シャープ株式会社 モータ速度制御装置
JP5854677B2 (ja) * 2011-07-22 2016-02-09 キヤノンプレシジョン株式会社 モータ速度検出装置およびモータ制御装置
JP6163135B2 (ja) * 2014-05-30 2017-07-12 日立オートモティブシステムズ株式会社 モータ制御装置
CN105595403B (zh) * 2016-01-29 2017-05-24 江苏中烟工业有限责任公司 一种根据生产状态自动调整滚筒转速的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296446A (en) * 1979-11-15 1981-10-20 Rca Corporation Motor speed control circuit
US4521815A (en) * 1981-07-10 1985-06-04 Victor Company Of Japan, Limited Reproducing apparatus capable of performing high-speed reproduction of a video signal
JPS5845651A (ja) * 1981-09-07 1983-03-16 Victor Co Of Japan Ltd ヘツドサ−ボ回路
JPS60114017A (ja) * 1983-11-26 1985-06-20 Victor Co Of Japan Ltd 帰還型くし形フイルタ
US4684976A (en) * 1985-04-18 1987-08-04 Mitsubishi Denki Kabushiki Kaisha Feedback comb-type filter
US4804894A (en) * 1986-06-10 1989-02-14 Sony Corporation Motor rotation servo control apparatus
JP2570717B2 (ja) * 1987-02-03 1997-01-16 ソニー株式会社 くし形フイルタ
JP2898991B2 (ja) * 1988-06-21 1999-06-02 キヤノン株式会社 回転制御装置
US5335189A (en) * 1989-01-21 1994-08-02 Canon Kabushiki Kaisha Rotation phase control device
JP3006850B2 (ja) * 1990-05-29 2000-02-07 松下電器産業株式会社 くし型フィルタ
KR940004952B1 (ko) * 1991-11-08 1994-06-07 주식회사 금성사 직류모터 가동 제어장치

Also Published As

Publication number Publication date
JPH06153555A (ja) 1994-05-31
US5617266A (en) 1997-04-01

Similar Documents

Publication Publication Date Title
US20080316338A1 (en) Electronic device, video camera apparatus, and control method therefor
JP3228800B2 (ja) モータ制御装置およびこれを用いた磁気記録再生装置
US7848530B2 (en) Electronic device and its control method
JP3400330B2 (ja) 雑音低減回路及びビデオカメラ装置
JP2888595B2 (ja) モータ制御装置
US5239245A (en) Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr
JP2878528B2 (ja) 磁気記録再生装置
JP3121256B2 (ja) ビデオカセットレコーダのサーボ制御装置
JPH08147892A (ja) デジタル信号再生装置
JPH0646587A (ja) モータサーボ装置
JP2991262B2 (ja) 磁気記録再生装置
JP2001320794A (ja) 記録再生装置
JP2825171B2 (ja) 磁気記録再生装置
JP2789826B2 (ja) トラッキング装置
JP2534725B2 (ja) ディスク回転制御装置
JP2658575B2 (ja) トラッキング装置
JPH06236602A (ja) モータ制御装置およびこれを用いた磁気記録再生装置
JP2784284B2 (ja) 磁気記録再生装置
JP2651053B2 (ja) サーボ回路
KR100230773B1 (ko) 디지탈 브이씨알의 디지탈 등화회로
JP2702849B2 (ja) 磁気記録再生装置
JP2976718B2 (ja) 磁気テープ記録再生装置
JP2702363B2 (ja) 磁気記録再生装置
JP2808676B2 (ja) 時間軸補正装置
JP2881035B2 (ja) サーボ制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070907

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees