JP2651053B2

JP2651053B2 - サーボ回路

Info

Publication number: JP2651053B2
Application number: JP3063459A
Authority: JP
Inventors: 邦明藤井
Original assignee: Consejo Superior de Investigaciones Cientificas CSIC
Current assignee: Consejo Superior de Investigaciones Cientificas CSIC
Priority date: 1991-03-27
Filing date: 1991-03-27
Publication date: 1997-09-10
Anticipated expiration: 2012-09-10
Also published as: JPH04298844A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＶＴＲやＬＤ等の再生
信号のジッタを補正するサーボ回路に関するものであ
り、詳細には、再生信号のジッタ量を基にして例えば回
転ヘッドドラムを制御するサーボ回路に関するものであ
る。

【０００２】

【従来の技術】磁気テープや光ディスク等に映像信号等
の情報信号を記録し再生するＶＴＲやＬＤ等の機器は、
情報信号を安定して高精度に記録再生させるため、各駆
動機器が所定の速度や回転数となるように制御されてい
る。特に、情報信号の記録再生に直接影響する例えばＶ
ＴＲの回転ヘッドドラムは、磁気ヘッドと磁気テープと
の相対速度を一定に維持するため、回転速度を制御する
速度サーボおよび回転位相を制御する位相サーボで制御
されるようになっている。

【０００３】従来、上記の速度サーボおよび位相サーボ
は、図７に示すように、一対の磁気ヘッド５２ａ・５２
ｂを備えた回転ヘッドドラム５１に接続されたサーボ回
路５３で実行されるようになっており、速度サーボは、
回転ヘッドドラム５１の回転軸に設けられた周波数ゼネ
レータから出力される周波数ゼネレータ信号（以下ＦＧ
信号と称する。）を比較信号として使用するようになっ
ている。また、位相サーボは、回転ヘッドドラムに設け
られたパルスゼネレータから出力されるパルスゼネレー
タ信号（以下ＰＧ信号と称する。）を比較信号として使
用するようになっている。

【０００４】そして、従来のサーボ回路５３は、上記の
ＦＧ信号とＰＧ信号とを基にしてモータ５４を制御する
ことで、回転ヘッドドラム５１の回転を安定化させて情
報信号を高精度に記録再生させるようになっている。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のサーボ回路５３では、ＦＧ信号とＰＧ信号とを基に
してモータ５４を制御しているため、ＦＧ信号やＰＧ信
号が誤差を有していると、この誤差を有した状態で速度
サーボや位相サーボが実行されることになり、情報信号
の高精度な記録再生が不十分になるという問題がある。

【０００６】また、記録時にジッタが情報信号に付加さ
れていた場合には、回転ヘッドドラム５１の回転から出
力されるＦＧ信号およびＰＧ信号で情報信号中のジッタ
を検出することができないため、記録時のジッタを有し
た状態で情報信号が再生されることになる。そこで、再
生された情報信号である再生信号のジッタ量を検出し、
検出されたジッタ量とＦＧ信号およびＰＧ信号とで速度
サーボおよび位相サーボを実行してジッタを改善させる
ことも考えられるが、この場合には、前後する各ジッタ
量のバラツキが大きかったり、或いはノイズの重畳によ
り、サーボが不安定化してジッタの安定した改善ができ
ないという問題を招来することになる。

【０００７】従って、本発明においては、ＦＧ信号やＰ
Ｇ信号が誤差を有している場合でも、また、記録時にジ
ッタが情報信号に付加されている場合でも、再生信号の
ジッタを安定して改善させることができるサーボ回路を
提供することを目的としている。

【０００８】

【課題を解決するための手段】請求項１ないし請求項３
の発明のサーボ回路は、上記課題を解決するために、回
転部材である回転ヘッドドラムの回転で再生信号が得ら
れる装置に設けられ、上記回転部材の回転をジッタ量を
基にして制御するサーボ回路において、以下の特徴を有
している。

【０００９】即ち、請求項１のサーボ回路は、回転部材
から出力されるＦＧ信号等のジッタ検出信号のジッタ量
と再生信号のジッタ量とを検出し、上記両ジッタ量で回
転部材の回転を制御するものであり、上記再生信号のジ
ッタ量は、ジッタ検出信号に同期して平均化されている
ことを特徴としている。

【００１０】また、請求項２の発明のサーボ回路は、回
転部材から出力されるジッタ検出信号のジッタ量と再生
信号のジッタ量とを検出し、上記両ジッタ量で回転部材
の回転を制御するものであり、上記再生信号のジッタ量
は、ジッタ検出信号のジッタ量が検出される前に、ジッ
タ検出信号に同期して平均化されていることを特徴とし
ている。

【００１１】また、請求項３の発明のサーボ回路は、回
転部材から出力されるジッタ検出信号のジッタ量と再生
信号のジッタ量とを検出し、上記両ジッタ量から回転部
材の回転を制御するものであり、上記再生信号のジッタ
量は、回転部材の周波数特性に対応した時期および割合
でジッタ検出信号に同期して平均化されていることを特
徴としている。

【００１２】

【作用】請求項１ないし請求項３の構成によれば、サー
ボ回路は、回転部材から出力されるジッタ検出信号のジ
ッタ量と再生信号のジッタ量とで回転部材を制御するよ
うになっているため、回転部材から得られるジッタ検出
信号のジッタ量が誤差を有している場合でも、再生信号
のジッタを改善して高精度に再生することが可能になっ
ている。また、サーボ回路は、再生信号のジッタ量を平
均化するようになっているため、前後する各ジッタ量の
バラツキが大きな場合でも、また、ノイズが再生信号に
重畳された場合でも、ジッタの安定した改善が可能にな
っている。

【００１３】また、請求項２のサーボ回路は、ジッタ検
出信号のジッタ量が検出される前に、再生信号のジッタ
量をジッタ検出信号に同期して平均化させているため、
たとえ回転部材の慣性が大きな場合でも、低い周波数の
ジッタと共に、高い周波数のジッタも改善することが可
能になっている。

【００１４】また、請求項３のサーボ回路は、回転部材
の周波数特性に対応した時期および割合でジッタ検出信
号に同期してジッタ量を平均化させていることから、回
転部材の応答に一致したフィードバックを行なえること
になり、より正確なジッタの改善が可能になっている。

【００１５】

【実施例】〔実施例１〕請求項１の発明の一実施例を図
１および図２に基づいて説明すれば、以下の通りであ
る。

【００１６】本実施例に係るサーボ回路は、ＶＴＲやＬ
Ｄ等の音声信号や映像信号を有した情報信号を少なくと
も再生可能な装置に使用されるようになっており、例え
ばＶＴＲの場合には、図１に示すように、回転部材であ
る回転ヘッドドラム１の回転速度および回転位相を安定
化させるようになっている。そして、上記の回転速度や
回転位相は、ジッタ検出信号であるＦＧ信号およびＰＧ
信号で制御されるようになっており、ＦＧ信号は、回転
ヘッドドラム１の回転軸に設けられた周波数ゼネレータ
から出力されるようになっている。また、ＰＧ信号は、
回転ヘッドドラム１に設けられたパルスゼネレータから
出力されるようになっている。尚、ジッタ検出信号は、
ＦＧ信号やＰＧ信号に限定されることはなく、回転ヘッ
ドドラム１に同期する信号であれば良い。

【００１７】上記のＦＧ信号およびＰＧ信号は、サーボ
回路３を構成するドラムサーボ回路４に入力されるよう
になっており、このドラムサーボ回路３は、ＦＧ信号お
よびＰＧ信号から回転ヘッドドラム１の回転ムラ等の回
転ヘッドドラム１自体が有するジッタ量を検出するよう
になっている。そして、このドラムサーボ回路４は、一
対の入力端子を有した加算器５の一方の入力端子に接続
されており、この加算器５に回転ヘッドドラム１のジッ
タ量を出力するようになっている。

【００１８】また、上記の回転ヘッドドラム１には、一
対の磁気ヘッド２ａ・２ｂが設けられており、これらの
磁気ヘッド２ａ・２ｂは、ＦＭ信号化した情報信号であ
る映像信号を磁気テープに記録し再生するようになって
いる。上記の磁気ヘッド２ａ・２ｂは、ＦＭ復調器６に
接続されており、このＦＭ復調器６は、再生された映像
信号を復調して輝度信号に変換し、再生信号である再生
輝度信号として出力させるようになっている。

【００１９】上記のＦＭ復調器６は、サーボ回路３を構
成する同期分離回路７に接続されており、この同期分離
回路７は、再生輝度信号から水平同期信号を分離するよ
うになっている。そして、この同期分離回路７は、再生
信号自体に含まれているジッタを検出するジッタ検出回
路８に接続されており、このジッタ検出回路８は、例え
ば水平同期信号と基準比較信号とを比較し、比較差に対
応した直流電圧をジッタ量として出力するようになって
いる。

【００２０】上記のジッタ検出回路８は、直流電圧を例
えば８ビットのデジタル量に変換するＡＤコンバータ９
に接続されている。このＡＤコンバータ９は、レジスタ
回路１１と信号処理回路１２とを有した平均化処理回路
１０に接続されており、この平均化処理回路１０は、Ａ
Ｄコンバータ９でデジタル化されたジッタ量を平均化し
て例えば１６ビットにデジタル化されたジッタ量として
出力させるようになっている。

【００２１】上記の平均化処理回路１０は、１６ビット
にデジタル化されたジッタ量を直流電圧に変換するＤＡ
コンバータ１３に接続されており、このＤＡコンバータ
１３は、上述の加算器５の他方の入力端子に接続されて
いる。そして、上記の加算器５は、回転ヘッドドラム１
を回転させるモータ１４に接続されており、一方の入力
端子に入力された回転ヘッドドラム１のジッタ量と、他
方の入力端子に入力された再生信号のジッタ量とを加算
してモータ１４の回転を制御するようになっている。

【００２２】ところで、上記の平均化処理回路１０を詳
細に説明すると、平均化処理回路１０は、図２に示すよ
うに、３０Ｈｚと高調波とが山になるくし型フィルタと
なる巡回型デジタルフィルタであり、８ビットのジッタ
量に巡回係数（１−Ｋ）を乗算し、１６ビットにデジタ
ル化して出力する乗算器１５を有している。そして、こ
の乗算器１５は、加算器１６の一方の入力端子に接続さ
れており、この加算器１６は、出力端子が後述のＤＡコ
ンバータ１３に接続されていると共に、レジスタ回路１
１に接続されている。

【００２３】上記のレジスタ回路１１は、２４段のフリ
ップフロップ１７〜２０からなっており、フリップフロ
ップ１７〜２０は、Ｄ端子１７ａ〜２０ａとＣＫ端子１
７ｂ〜２０ｂと出力端子１７ｃ〜２０ｃとを有してい
る。そして、ＣＫ端子１７ｂ〜２０ｂには、７２０Ｈｚ
のＦＧ信号がシュミットトリガ回路２２を介して入力さ
れるようになっており、１段目のフリップフロップ１７
のＤ端子１７ａには、上述の加算器１６の出力端子が接
続されている。

【００２４】一方、フリップフロップ１７の出力端子１
７ｃは、次段のフリップフロップ１８のＤ端子１８ａに
接続されており、隣接するフリップフロップ１７〜２０
は、Ｄ端子１８ａ〜２０ａと出力端子１７ｃ〜１９ｃと
が接続されている。そして、最終段のフリップフロップ
２０の出力端子２０ｃは、巡回係数（Ｋ）を乗算する乗
算器２１を介して上述の加算器１６の他方の入力端子に
接続されている。

【００２５】上記の構成において、サーボ回路３の動作
について説明する。

【００２６】先ず、図１に示すように、モータ１４で回
転ヘッドドラム１が回転されると、回転ヘッドドラム１
の回転軸に設けられた周波数ゼネレータからＦＧ信号が
出力されることになると共に、回転ヘッドドラム１に設
けられたパルスゼネレータからＰＧ信号が出力されるこ
とになる。そして、これらのＦＧ信号およびＰＧ信号
は、ドラムサーボ回路４に入力されることになり、この
ドラムサーボ回路４で回転ヘッドドラム１自体のジッタ
が検出され、ジッタ量に対応した直流電圧が加算器５の
一方の入力端子へ出力されることになる。

【００２７】一方、回転ヘッドドラム１が回転すると、
磁気テープにＦＭ信号化されて記録された映像信号は、
磁気ヘッド２ａ・２ｂを介して読み出され、ＦＭ復調器
６に入力されることになる。そして、この再生信号は、
ＦＭ復調器６で復調されて再生輝度信号として出力され
ることになり、図示しない信号処理系へ出力されると共
に、サーボ回路３の同期分離回路７へ出力されることに
なる。

【００２８】上記の再生輝度信号は、同期分離回路７で
水平同期信号が分離されることになり、この水平同期信
号は、ジッタ検出回路８へ出力されることになる。そし
て、ジッタ検出回路８は、入力された水平同期信号と基
準比較信号とを比較し、比較差に対応した直流電圧をジ
ッタ量としてＡＤコンバータ９に入力させることにな
る。

【００２９】上記の直流電圧は、ＡＤコンバータ９で８
ビットのデジタル量に変換されることになり、このＡＤ
コンバータ９でデジタル化されたジッタ量は、図２に示
すように、平均化処理回路１０の乗算器１５に入力され
ることになる。そして、乗算器１５は、ジッタ量に巡回
係数（１−Ｋ）を乗算して１６ビットのジッタ量として
出力することになる。

【００３０】上記の巡回係数（１−Ｋ）が乗算されたジ
ッタ量は、加算器１６の一方の入力端子に入力されるこ
とになる。また、加算器１６の他方の入力端子には、レ
ジスタ回路１１から出力されたジッタ量を巡回係数
（Ｋ）で乗算したジッタ量が入力されており、加算器１
６は、乗算器１５からのジッタ量と乗算器２１からのジ
ッタ量とを加算して出力することになる。

【００３１】上記の両ジッタ量が加算されたジッタ量
は、１段目のフリップフロップ１７のＤ端子１７ａに入
力されることになる。この際、フリップフロップ１７〜
２０のＣＫ端子１７ｂ〜２０ｂには、７２０ＨｚのＦＧ
信号がシュミットトリガ回路２２で波形成形されて入力
されており、各フリップフロップ１７〜２０のジッタ量
は、ＦＧ信号の入力毎に次段のフリップフロップ１７〜
２０に伝達されることになる。そして、最終段のフリッ
プフロップ２０に到達したジッタ量は、上述の乗算器２
１へ出力され、巡回係数（Ｋ）が乗算された後、加算器
１６の他方の入力端子へ出力されることになる。

【００３２】また、上記の加算器１６による加算で平均
化されたジッタ量は、ＤＡコンバータ１３へも出力され
ることになり、図１に示すように、ＤＡコンバータ１３
でデジタル量からアナログ量である直流電圧に変換され
た後、加算器５の他方の入力端子へ出力されることにな
る。そして、この加算器５は、他方の入力端子に入力さ
れた再生信号のジッタ量と、一方の入力端子に入力され
た回転ヘッドドラム１のジッタ量とを加算することにな
り、回転ヘッドドラム１を回転させるモータ１４は、上
記の両ジッタ量で回転が制御されることになる。

【００３３】このように、本実施例のサーボ回路３は、
回転ヘッドドラム１のジッタ量と再生信号のジッタ量と
で回転ヘッドドラム１を制御するようになっているた
め、回転ヘッドドラム１の回転から得られるＦＧ信号や
ＰＧ信号が誤差を有している場合でも、再生信号のジッ
タを改善して高精度に再生することが可能になってい
る。さらに、本実施例のサーボ回路３は、再生信号のジ
ッタ量をＦＧ信号に同期して平均化するようになってい
るため、前後する各ジッタ量のバラツキが大きな場合で
も、また、ノイズが再生信号に重畳された場合でも、ジ
ッタの安定した改善が可能になっている。

【００３４】尚、本実施例の平均化処理回路１０は、巡
回型デジタルフィルタで構成されているが、これに限定
されることはなく、ジッタ量を単純に加算平均する回路
構成であっても良い。

【００３５】〔実施例２〕請求項２の発明の一実施例を
図３および図４に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、実施例１の構成部材と同一の構
成部材には同一の符号を付記して説明を省略する。

【００３６】本実施例に係るサーボ回路は、図３に示す
ように、例えば８ビットにデジタル化された再生信号の
ジッタ量を平均化して例えば１６ビットにデジタル化さ
れたジッタ量として出力する平均化処理回路２３を有し
ている。この平均化処理回路２３は、図４に示すよう
に、レジスタ回路１１と信号処理回路１２とからなる巡
回型デジタルフィルタであり、８ビットのジッタ量に巡
回係数（１−Ｋ）を乗算し、１６ビットにデジタル化し
て出力する乗算器１５を有している。そして、この乗算
器１５は、加算器１６の一方の入力端子に接続されてお
り、加算器１６の出力端子は、レジスタ回路１１に接続
されている。

【００３７】上記のレジスタ回路１１は、２４段のフリ
ップフロップ１７〜２０からなっており、フリップフロ
ップ１７〜２０は、Ｄ端子１７ａ〜２０ａとＣＫ端子１
７ｂ〜２０ｂと出力端子１７ｃ〜２０ｃとを有してい
る。そして、ＣＫ端子１７ｂ〜２０ｂには、７２０Ｈｚ
のジッタ検出信号であるＦＧ信号がシュミットトリガ回
路２２を介して入力されるようになっており、１段目の
フリップフロップ１７のＤ端子１７ａには、上述の加算
器１６の出力端子が接続されている。

【００３８】一方、フリップフロップ１７の出力端子１
７ｃは、次段のフリップフロップ１８のＤ端子１８ａに
接続されており、隣接するフリップフロップ１７〜２０
は、Ｄ端子１８ａ〜２０ａと出力端子１７ｃ〜１９ｃと
が接続されている。そして、最終段のフリップフロップ
２０の出力端子２０ｃは、巡回係数（Ｋ）を乗算する乗
算器２１を介して上述の加算器１６の他方の入力端子に
接続されている。また、上記のレジスタ回路１１は、例
えば２２段目のフリップフロップ１８の出力端子１８ｃ
がＤＡコンバータ１３に接続されており、このＤＡコン
バータ１３は、フリップフロップ１８からのジッタ量を
直流電圧に変換して出力するようになっている。

【００３９】その他の図３の構成は、実施例１の構成と
同様であるため、説明を省略する。

【００４０】上記の構成において、サーボ回路３の動作
について説明する。

【００４１】先ず、実施例１と同様の動作で、再生輝度
信号からの水平同期信号が分離され、この水平同期信号
を基にして再生信号のジッタ量が直流電圧として出力さ
れることになる。そして、この直流電圧は、ＡＤコンバ
ータ９に入力され、８ビットのデジタル量に変換される
ことになり、このＡＤコンバータ９でデジタル化された
ジッタ量は、図４に示すように、平均化処理回路２３の
乗算器１５に入力されることになる。そして、乗算器１
５は、ジッタ量に巡回係数（１−Ｋ）を乗算して１６ビ
ットのジッタ量として出力することになる。

【００４２】上記の巡回係数（１−Ｋ）が乗算されたジ
ッタ量は、加算器１６の一方の入力端子に入力されるこ
とになる。また、加算器１６の他方の入力端子には、レ
ジスタ回路１１から出力されたジッタ量を巡回係数
（Ｋ）で乗算したジッタ量が入力されており、加算器１
６は、乗算器１５からのジッタ量と乗算器２１からのジ
ッタ量とを加算して出力することになる。

【００４３】上記の両ジッタ量が加算されたジッタ量
は、１段目のフリップフロップ１７のＤ端子１７ａに入
力された後、ＦＧ信号の入力毎に次段のフリップフロッ
プ１７〜２０に伝達されることになる。そして、最終段
のフリップフロップ２０に到達したジッタ量は、上述の
乗算器２１へ出力され、巡回係数（Ｋ）が乗算された
後、加算器１６の他方の入力端子へ出力されることにな
る。

【００４４】また、上記の加算器１６による加算で平均
化されたジッタ量は、２２段目のフリップフロップ１８
から出力される際に、ＤＡコンバータ１３へも出力され
ることになり、ＤＡコンバータ１３でデジタル量からア
ナログ量である直流電圧に変換された後、図３に示すよ
うに、加算器５の入力端子へ出力されることになる。

【００４５】そして、この加算器５は、上記の再生信号
のジッタ量と、回転ヘッドドラムのジッタ量とを加算す
ることになり、回転部材である回転ヘッドドラム１を回
転させるモータ１４は、上記の両ジッタ量で回転が制御
されることになる。

【００４６】このように、本実施例のサーボ回路３は、
回転ヘッドドラム１のジッタ量と再生信号のジッタ量と
で回転ヘッドドラム１を制御するようになっているた
め、回転ヘッドドラム１の回転から得られるＦＧ信号や
ＰＧ信号が誤差を有している場合でも、再生信号のジッ
タを改善して高精度に再生することが可能になってい
る。また、本実施例のサーボ回路３は、再生信号のジッ
タ量をＦＧ信号に同期して平均化するようになっている
ため、前後する各ジッタ量のバラツキが大きな場合で
も、また、ノイズが再生信号に重畳された場合でも、ジ
ッタの安定した改善が可能になっている。

【００４７】さらに、本実施例のサーボ回路３は、平均
化処理回路２３で平均化したジッタ量の演算結果をドラ
ムサーボ回路４でのジッタ量の検出前に加算器５の読み
出しサーボに入力させるようになっているため、たとえ
回転ヘッドドラム１の慣性が大きな場合でも、低い周波
数のジッタと共に、高い周波数のジッタも改善すること
が可能になっている。

【００４８】〔実施例３〕請求項３の発明の一実施例を
図５および図６に基づいて説明すれば、以下の通りであ
る。尚、説明の便宜上、実施例１の構成部材と同一の構
成部材には同一の符号を付記して説明を省略する。

【００４９】本実施例に係るサーボ回路は、図５に示す
ように、例えば８ビットにデジタル化された再生信号の
ジッタ量を平均化して例えば１６ビットにデジタル化さ
れたジッタ量として出力する平均化処理回路２４を有し
ている。この平均化処理回路２４は、レジスタ回路２５
と信号処理回路２６とからなる巡回型デジタルフィルタ
であり、図６に示すように、８ビットのジッタ量に巡回
係数（１−Ｋ）を乗算し、１６ビットにデジタル化して
出力する乗算器１５を有している。そして、この乗算器
１５は、加算器１６の一方の入力端子に接続されてお
り、加算器１６の出力端子は、レジスタ回路２５に接続
されている。

【００５０】上記のレジスタ回路２５は、２４段のフリ
ップフロップ２７〜３２からなっており、これらのフリ
ップフロップ２７〜３２は、Ｄ端子２７ａ〜３２ａとＣ
Ｋ端子２７ｂ〜３２ｂと出力端子２７ｃ〜３２ｃとを有
している。そして、ＣＫ端子２７ｂ〜３２ｂには、７２
０Ｈｚのジッタ検出信号であるＦＧ信号がシュミットト
リガ回路２２を介して入力されるようになっており、１
段目のフリップフロップ２７のＤ端子２７ａには、上述
の加算器１６の出力端子が接続されている。

【００５１】一方、フリップフロップ２７の出力端子２
７ｃは、次段のフリップフロップ２８のＤ端子２８ａに
接続されており、隣接するフリップフロップ２７〜３２
は、Ｄ端子２８ａ〜３２ａと出力端子２７ｃ〜３１ｃと
が接続されている。そして、最終段のフリップフロップ
３２の出力端子３２ｃは、巡回係数（Ｋ）を乗算する乗
算器２１を介して上述の加算器１６の他方の入力端子に
接続されている。

【００５２】また、上記のレジスタ回路２５は、各フリ
ップフロップ２７〜３２の出力端子２７ｃ〜３２ｃが乗
算器３３〜３８に接続されている。これらの各乗算器３
３〜３８は、それぞれ独立して設定可能な係数α₁〜α
₂₄を有しており、これらの係数α₁〜α₂₄を各フリップ
フロップ２７〜３２から出力されたジッタ量に乗算する
ようになっている。そして、これらの乗算器３３〜３８
は、加算器３９を介してＤＡコンバータ１３に接続され
ており、加算器３９は、乗算器３３〜３８で係数α₁〜
α₂₄が乗算された各ジッタ量を加算してＤＡコンバータ
１３へ出力させるようになっている。

【００５３】その他の図５の構成は、実施例１の構成と
同様であるため、説明を省略する。

【００５４】上記の構成において、サーボ回路３の動作
について説明する。

【００５５】先ず、実施例１と同様の動作で、再生輝度
信号から水平同期信号が分離され、この水平同期信号を
基にして再生信号のジッタ量が直流電圧として出力され
ることになる。そして、この直流電圧は、ＡＤコンバー
タ９に入力され、８ビットのデジタル量に変換されるこ
とになり、このＡＤコンバータ９でデジタル化されたジ
ッタ量は、図６に示すように、平均化処理回路２４の乗
算器１５に入力されることになる。そして、乗算器１５
は、ジッタ量に巡回係数（１−Ｋ）を乗算して１６ビッ
トのジッタ量として出力することになる。

【００５６】上記の巡回係数（１−Ｋ）が乗算されたジ
ッタ量は、加算器１６の一方の入力端子に入力されるこ
とになる。また、加算器１６の他方の入力端子には、レ
ジスタ回路２５から出力されたジッタ量を巡回係数
（Ｋ）で乗算したジッタ量が入力されており、加算器１
６は、乗算器１５からのジッタ量と乗算器２１からのジ
ッタ量とを加算して出力することになる。

【００５７】上記の両ジッタ量が加算されたジッタ量
は、１段目のフリップフロップ２７のＤ端子２７ａに入
力された後、ＦＧ信号の入力毎に次段のフリップフロッ
プ２８〜３２に伝達されることになる。そして、最終段
のフリップフロップ３２に到達したジッタ量は、上述の
乗算器２１へ出力され、巡回係数（Ｋ）が乗算された
後、加算器１６の他方の入力端子へ出力されることにな
る。

【００５８】また、上記の加算器１６による加算で平均
化されたジッタ量は、各フリップフロップ２７〜３２か
ら乗算器３３〜３８にも出力されており、これらの各ジ
ッタ量は、乗算器３３〜３８で係数α₁〜α₂₄が乗算さ
れた後、加算器３９へ出力されることになる。そして、
加算器３９は、入力された全てのジッタ量を加算した総
和をＤＡコンバータ１３へ出力することになる。

【００５９】この後、ＤＡコンバータ１３は、入力され
たジッタ量をデジタル量からアナログ量である直流電圧
に変換した後、図５に示すように、加算器５の入力端子
へ出力させることになる。そして、加算器５は、上記の
再生信号自体のジッタ量と、回転ヘッドドラムのジッタ
量とを加算することになり、回転部材である回転ヘッド
ドラム１を回転させるモータ１４は、上記の両ジッタ量
で回転が制御されることになる。

【００６０】このように、本実施例のサーボ回路３は、
回転ヘッドドラム１のジッタ量と再生信号のジッタ量と
で回転ヘッドドラム１を制御するようになっているた
め、回転ヘッドドラム１の回転から得られるＦＧ信号や
ＰＧ信号が誤差を有している場合でも、再生信号のジッ
タを改善して高精度に再生することが可能になってい
る。また、本実施例のサーボ回路３は、再生信号のジッ
タ量をＦＧ信号に同期して平均化するようになっている
ため、前後する各ジッタ量のバラツキが大きな場合で
も、また、ノイズが再生信号に重畳された場合でも、ジ
ッタの安定した改善が可能になっている。

【００６１】さらに、本実施例のサーボ回路３は、各フ
リップフロップ２７〜３２から出力されたジッタ量を乗
算器３３〜３８の係数α₁〜α₂₄で乗算し、これらのジ
ッタ量の総和で回転ヘッドドラム１を制御するようにな
っている。従って、このサーボ回路３は、各係数α₁〜
α₂₄を回転ヘッドドラム１の周波数特性に対応させて設
定することで、ジッタ量を平均化させたものを周波数に
対応した時期および割合で読み出すことが可能なことか
ら、回転ヘッドドラム１の応答に一致したフィードバッ
クを行なえることになり、より正確なジッタの改善が可
能になっている。また、このサーボ回路３は、回転ヘッ
ドドラム１の応答に一致したフィードバックを行なえる
ことで、外付けのフィルタを簡略化することも可能にな
っている。

【００６２】

【発明の効果】請求項１の発明のサーボ回路は、以上の
ように、回転部材の回転で再生信号が得られる装置に設
けられ、上記回転部材の回転をジッタ量を基にして制御
するサーボ回路は、上記回転部材から出力されるジッタ
検出信号のジッタ量と再生信号のジッタ量とを検出し、
上記両ジッタ量で回転部材の回転を制御するものであ
り、上記再生信号のジッタ量は、ジッタ検出信号に同期
して平均化されている構成である。

【００６３】これにより、回転部材から出力されるジッ
タ検出信号のジッタ量と再生信号のジッタ量とで回転部
材を制御するようになっているため、回転部材から得ら
れるジッタ検出信号のジッタ量が誤差を有している場合
でも、再生信号のジッタを改善して高精度に再生するこ
とが可能である。また、再生信号のジッタ量を平均化す
るようになっているため、前後する各ジッタ量のバラツ
キが大きな場合でも、また、ノイズが再生信号に重畳さ
れた場合でも、ジッタの安定した改善が可能であるとい
う効果を奏する。

【００６４】請求項２の発明のサーボ回路は、以上のよ
うに、回転部材の回転で再生信号が得られる装置に設け
られ、上記回転部材の回転をジッタ量を基にして制御す
るサーボ回路は、上記回転部材から出力されるジッタ検
出信号のジッタ量と再生信号のジッタ量とを検出し、上
記両ジッタ量で回転部材の回転を制御するものであり、
上記再生信号のジッタ量は、ジッタ検出信号のジッタ量
が検出される前に、ジッタ検出信号に同期して平均化さ
れている構成である。

【００６５】これにより、請求項１の効果と同様に、回
転部材から出力されるジッタ検出信号のジッタ量と再生
信号の平均化されたジッタ量とで回転部材を制御するよ
うになっているため、再生信号のジッタの安定した改善
が可能である。さらに、ジッタ検出信号のジッタ量が検
出される前に、再生信号のジッタ量をジッタ検出信号に
同期して平均化させているため、たとえ回転部材のの慣
性が大きな場合でも、低い周波数のジッタと共に、高い
周波数のジッタも改善することが可能であるという効果
を奏する。

【００６６】請求項３の発明のサーボ回路は、以上のよ
うに、回転部材の回転で再生信号が得られる装置に設け
られ、上記回転部材の回転をジッタ量を基にして制御す
るサーボ回路は、上記回転部材から出力されるジッタ検
出信号のジッタ量と再生信号のジッタ量とを検出し、上
記両ジッタ量から回転部材の回転を制御するものであ
り、上記再生信号のジッタ量は、回転部材の周波数特性
に対応した時期および割合でジッタ検出信号に同期して
平均化されている構成である。

【００６７】これにより、請求項１の効果と同様に、回
転部材から出力されるジッタ検出信号のジッタ量と再生
信号の平均化されたジッタ量とで回転部材を制御するよ
うになっているため、再生信号のジッタの安定した改善
が可能である。さらに、回転部材の周波数特性に対応し
た時期および割合でジッタ検出信号に同期してジッタ量
を平均化させていることから、回転部材の応答に一致し
たフィードバックを行なえることになり、より正確なジ
ッタの改善が可能になっている。

【図面の簡単な説明】

【図１】実施例１を示すものであり、サーボ回路のブロ
ック図である。

【図２】実施例１を示すものであり、平均化処理回路の
ブロック図である。

【図３】実施例２を示すものであり、サーボ回路のブロ
ック図である。

【図４】実施例２を示すものであり、平均化処理回路の
ブロック図である。

【図５】実施例３を示すものであり、サーボ回路のブロ
ック図である。

【図６】実施例３を示すものであり、平均化処理回路の
ブロック図である。

【図７】従来例を示すものであり、サーボ回路のブロッ
ク図である。

【符号の説明】

１回転ヘッドドラム（回転部材）３サーボ回路４ドラムサーボ回路５加算器６ＦＭ復調器７同期分離回路８ジッタ検出回路９ＡＤコンバータ１０平均化処理回路１１レジスタ回路１２信号処理回路１３ＤＡコンバータ１４モータ１５乗算器１６加算器１７〜２０フリップフロップ２１乗算器２２シュミットトリガ回路２３平均化処理回路２４平均化処理回路２５レジスタ回路２６信号処理回路２７〜３２フリップフロップ

Claims

(57)【特許請求の範囲】

【請求項１】回転部材の回転で再生信号が得られる装置
に設けられ、上記回転部材の回転をジッタ量を基にして
制御するサーボ回路において、上記ジッタ量は、回転部
材から出力されるジッタ検出信号のジッタ量と、上記ジ
ッタ検出信号に同期して平均化された再生信号のジッタ
量とからなっていることを特徴とするサーボ回路。
【請求項２】回転部材の回転で再生信号が得られる装置
に設けられ、上記回転部材の回転をジッタ量を基にして
制御するサーボ回路において、上記ジッタ量は、回転部
材から出力されるジッタ検出信号のジッタ量と、上記ジ
ッタ検出信号のジッタ量が検出される前に、ジッタ検出
信号に同期して平均化された再生信号のジッタ量とから
なっていることを特徴とするサーボ回路。
【請求項３】回転部材の回転で再生信号が得られる装置
に設けられ、上記回転部材の回転をジッタ量を基にして
制御するサーボ回路において、上記ジッタ量は、回転部
材から出力されるジッタ検出信号のジッタ量と、回転部
材の周波数特性に対応した時期および割合で上記ジッタ
検出信号に同期して平均化された再生信号のジッタ量と
からなっていることを特徴とするサーボ回路。