JPH10172203A - 再生装置 - Google Patents

再生装置

Info

Publication number
JPH10172203A
JPH10172203A JP8326686A JP32668696A JPH10172203A JP H10172203 A JPH10172203 A JP H10172203A JP 8326686 A JP8326686 A JP 8326686A JP 32668696 A JP32668696 A JP 32668696A JP H10172203 A JPH10172203 A JP H10172203A
Authority
JP
Japan
Prior art keywords
clock
circuit
data
reproducing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8326686A
Other languages
English (en)
Inventor
Akira Aida
亮 合田
Yasuyuki Tanaka
康之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8326686A priority Critical patent/JPH10172203A/ja
Publication of JPH10172203A publication Critical patent/JPH10172203A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】 【課題】 ディジタル信号を再生するVTRのATF回
路の構成を簡単にすると共に、特性を安定化する。 【解決手段】 磁気テープ3からヘッドHA、HBによ
り再生された再生信号は、イコライザ51、AGC回路
50を経てA/D変換器63でディジタル化された後、
データ整形回路65で再生ディジタルデータが検出され
る。このデータはLPF77、間引き回路79を経てB
PF121、123によりf1 、f2 のATF用パイロ
ット信号が検出される。一方、上記再生信号はPLL回
路70に送られ、ここで再生データに同期したクロック
CLKを得る。このクロックCLKにより、A/D変換
器63とBPF121、123とを駆動することによっ
て、温度変化等の影響を受けない特性の安定したATF
回路が構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はディジタル信号が記
録された記録媒体を再生する場合等に用いて好適な再生
装置に関するものである。
【0002】
【従来の技術】近年、磁気記録再生技術の進歩及び磁気
記録媒体の進歩等により、小型の磁気テープや磁気ディ
スクに対して大量のディジタル情報を記録することが可
能となってきた。このように高密度記録を行う場合は、
記録媒体上の記録トラックのピッチはますます小さくな
る。このような小さなピッチのトラックを再生ヘッドが
正確にトレースするようにする技術、即ちトラッキング
制御はこの種の装置において重要な技術課題となってい
る。そこで、トラックに記録するディジタル信号に対し
て、トラッキング制御用のパイロット信号成分を重畳す
るべくディジタル変調を施す技術が提案されている。す
なわち、記録するディジタルデータに冗長ビットを設
け、この冗長ビットを適宜、1もしくは0に設定するこ
とで、所定周波数のパイロット信号(例えばf 1
2 )を重畳する。
【0003】図10はディジタル信号に重畳されたパイ
ロット信号を検出して、トラッキング制御(ATF制
御)を行うVTRの再生系の概略構成を示すブロック図
である。図において、回転ヘッドドラム1には磁気テー
プ3がおおよそ180゜の角範囲にわたって巻かれてお
り、互いに180゜の位相差をもって回転する二つの回
転ヘッドHA、HBによって磁気テープ3上に形成され
た多数のトラックが順次再生されることになる。ヘッド
HA、HBの出力は再生アンプ5、7によって増幅さ
れ、スイッチ13に入力される。ドラム1の回転位相は
PGヘッド9によって検出され、検出された回転位相検
出信号(PG)に応じてヘッドスイッチング回路(HS
W回路)11によりヘッドスイッチングパルス(HS
W)が形成される。
【0004】図11は磁気テープ3上の記録パターンを
示す図、図12は図10の各部の波形を示すタイミング
チャートである。図12に示すようにHSW回路11か
らは短形波のHSWパルスが得られる。スイッチ13は
HSWパルスに応じて動作し、磁気テープ3上をトレー
スしている側のヘッドの出力を後段の回路に出力する。
【0005】ここで、スイッチ13から出力される再生
信号のエンペローブ波形は図12に示すようになるが、
図示のようにf0 、f1 、f2 で示すパイロット信号成
分を含んでいる。図11において、f1 、f2 で示され
るトラックは各々所定周波数f1 、f2 のパイロット信
号成分が重畳されているという意味であり、f0 はいず
れのパイロット信号f1 、f2 も重畳されておらず、f
1 、f2 成分が減衰されていることを示す。従って、ス
イッチ13から出力される信号中に主に含まれるパイロ
ット信号成分は図12に示すようになる。
【0006】スイッチ13の出力は再生信号処理回路1
5に供給され、ここで元のディジタル情報が検出され、
誤り訂正、データの復号、等の処理が施され、元のディ
ジタルビデオ信号を復元して、再生ビデオ信号を出力端
子17に出力する。
【0007】一方、スイッチ13の出力は帯域通過フィ
ルタ(BPF)21、23に入力され、前述のf1 、f
2 のパイロット信号成分が検出される。トラッキング制
御はf0 で示されたトラックを再生している際に、再生
信号中にその両隣接トラックから洩れ込んだf1 成分と
2 成分とを比較し、これら各成分の比率が一定(通常
1:1)となるように磁気テープ3の搬送量を制御する
ことによって達成される。
【0008】BPF21、23で抽出されたf1 、f2
成分は、各々スイッチ25、27に入力される。ここ
で、f1 、f2 の両成分が重畳されたトラックのf0
示されるトラックに対する向きは、2トラック毎に反転
するので、HSWを1/2分周器19で分周した信号に
よってスイッチ25、27を2トラック周期で切替え
る。これによって、検波回路29、31に各々現在トレ
ースしているトラック(f 0 )に対して所定の向きのト
ラックから洩れ込んだパイロット信号成分が供給される
ようにしている。1/2分周器19の出力も図12に示
している。
【0009】検波回路29、31においては、入力され
た信号を検波して電圧の大きさに変える。減算回路33
は両隣接トラックからの漏洩量を比較し、トラッキング
誤差信号としてスイッチ35に入力する。スイッチ35
の開閉タイミングは、図12のHSWパルスがハイレベ
ルの時にはf0 で示されるトラックを再生中であるの
で、スイッチ35を閉じ、図12のHSWパルスがロー
レベルの時にはf1 もしくはf2 で示されるトラックを
再生中であるので、スイッチ35を開放して、その直前
の電圧をホールドする。このスイッチ35の出力はルー
プフィルタ37により平滑化され、トラッキングエラー
信号として加算回路39に入力される。
【0010】一方、キャプスタンモータ47には周波数
発生器(以下FGヘッドと称する)45が取り付けられ
ており、キャプスタンモータ47の回転数に比例した周
波数のパルスを出力する。FGヘッド45の出力する周
波数信号(キャプスタンFG)は速度ループサーボ回路
41に入力され、キャプスタンの回転数を所望の回転数
にするための速度制御信号が形成される。
【0011】加算回路39は上記トラッキングエラー信
号と上記速度制御信号とを加算し、最終的なキャプスタ
ンモータ47の制御電圧としてモータドライバ43に入
力する。このモータドライバ43によりキャプスタンモ
ータ47が駆動されることによって、磁気テープ3はそ
の長手方向に搬送され、各ヘッドHA、HBが磁気テー
プ3上の各トラックを正しくトレースするように制御さ
れる。
【0012】
【発明が解決しようとする課題】しかしながら上述の従
来例では、トラッキング制御回路(ATF回路)のう
ち、特にBPF21、23がろ波帯域がかなり低く、し
かも狭帯域(数10kHz)の帯域ろ波器となってしま
うので、回路構成が大型化していた。また検出回路をア
ナログ回路で構成しているため温度等の変化により検出
特性が悪化していた。
【0013】本発明は上記の問題を解決するためのもの
で、回路を小型化できると共に、特性変化のない再生装
置を得ることを目的としている。
【0014】
【課題を解決するための手段】本発明においては、記録
媒体から信号を再生する再生手段と、上記再生手段から
出力された再生信号から再生ディジタルデータを検出す
ると共に所定のクロックで駆動されるデータ検出手段
と、上記再生ディジタルデータに重畳されているパイロ
ット信号成分を検出すると共に上記所定クロックで駆動
されるパイロット信号検出手段とを設けている。
【0015】
【作用】本発明によれば、再生信号から再生ディジタル
データを検出するデータ検出手段と、検出された再生デ
ィジタルデータからパイロット信号を検出するパイロッ
ト信号検出手段とを同一クロックで動作させることによ
って、温度変化等の影響を受けずに動作することがで
き、特性変化をなくすことができる。
【0016】
【発明の実施の形態】以下、本発明の第1の実施の形態
について図面を参照して説明する。図1は本発明を適用
したVTRの再生系回路の概略構成を示すブロック図で
あり、図中、図10と同一の構成要件については同一番
号を付し、詳しい説明は省略する。各ヘッドHA、HB
の出力を増幅した信号を選択的に出力するスイッチ13
の出力は、イコライザ51に入力される。このイコライ
ザ(等化器)は、リングヘッドの微分特性に従って失わ
れた低域成分とスペーシングロス等による高域成分とを
補償する、いわゆる積分等化を行うもので、等化後の信
号を後段のAGC回路50に入力する。
【0017】AGC回路50は、アナログ乗算回路5
3、振幅検出回路55、ボリューム61、減算回路59
及びループフィルタ57により成り、AGC回路50の
出力が目標の振幅となるように、アナログ乗算回路53
のゲインが調整される。AGC回路50の出力はA/D
変換器63以降のディジタルATF回路とPLL回路7
0とに入力される。
【0018】PLL回路70は、位相検出回路71、ル
ープフィルタ73、及び電圧制御発振器(VCO)75
より構成され、入力される信号のエッジの位相とVCO
75の出力クロックのエッジの位相とが一定になるよう
にフィードバック制御を行うことにより、入力データ信
号に同期したクロックCLKを作りだし、A/D変換器
63からD/A変換器81に至るディジタルATF回路
の各部にこのクロックCLKを供給する。
【0019】ディジタルATF回路は、A/D変換器6
3、データ整形回路65、低域通過フィルタ(LPF)
77、間引き回路79、BPF121、123、スイッ
チ125、127、ディジタル検波回路129、13
1、減算器133、スイッチ135及びD/A変換器8
1から構成され、全体がディジタル回路で構成されてお
り、上述のPLL回路70から出力されるクロックCL
Kによって動作する。
【0020】前述のようにイコライザ51で積分等化さ
れ、AGC回路50でその振幅が所定の振幅となった再
生信号はA/D変換器63に入力され、ディジタル値に
変換される。本実施の形態においては、このA/D変換
器63により8ビットの正負のサイン付のディジタル値
が出力されるものとする。このA/D変換器63の出力
はデータ整形回路65に入力される。
【0021】図2は図1におけるデータ整形回路65の
具体例を示すブロック図である。データ整形回路65に
入力された信号は、前述のAGC回路50によってディ
ジタルレベル“1”、“0”が各々+Aと−Aとに設定
されるようにその振幅が制御されているものとする。即
ち、言い替えれば、この値+Aと−Aとは再生信号がと
るべき複数の振幅値であり、AGC回路50の目標振幅
値である。この信号は8ビットのパラレルデータとして
比較器202及び減算器205に入力される。
【0022】比較器202においては、再生データが上
記“1”、“0”のいずれかを示すかが検出される。こ
こでは、上記8ビットのパラレルデータが符合付である
ので、その最上位ビット(MSB)を検出してやれば良
い。これをさらに定量的に説明すると、比較器202に
おいて入力された8ビットデータと値0とが比較され、
その結果が出力されるということになる。ただ実際には
単に最上位ビット(MSB)を抽出しているだけであ
る。比較器202の出力は端子203から出力されると
共に、データセレクタ204に入力される。端子203
からの出力は再生データ復元回路69で元のビデオ情報
が復元され、復元されたビデオ情報は端子85から再生
ビデオ信号として出力される。
【0023】一方、データセレクタ204は8ビットデ
ータのMSBが“1”の場合には値+Aを選択し、
“0”の場合には値−Aを選択する。選択された値は減
算器205に入力される。減算器205においては、入
力8ビットデータから値+Aもしくは値−Aを差し引い
た値が、比較器206に入力される。この比較器206
は減算器205の出力値を0と比較し、その結果を1ビ
ットのバイナリデータとして出力端子207に供給す
る。ここで、この比較器206についても0との比較な
ので、そのMSBを検出することによって結果を得るこ
とができる。
【0024】ここで、Aを2のべき乗に設定した場合に
は上記構成を簡略化することが可能である。即ち、上記
図2の構成全体を単に特定のピットを取り出したり、特
定のピットを取り出して、その簡単な論理演算により結
果を得ることができる。例えば、Aを64とした場合に
は、MSBはディジタル値を示し、その隣のビットに上
記比較回路206の出力が得られる。
【0025】このデータ整形回路65の出力はLPF7
7に入力される。LPF77は後段の回路を1/10程
度のクロック周波数で動作させるためのプレフィルタで
あり、入力が1ビットデータであるので、アップダウン
カウンタで構成するのが最適である。LPF77の出力
は間引き回路79において1/10程度にダウンサンプ
ルされ、BPF121およびBPF123に入力され
る。BPF121、123は各々f1 、f2 を抽出する
ためのディジタルフィルタである。
【0026】以上説明したように、ディジタル回路であ
るATF回路は、再生信号から抽出された再生クロック
CLKで駆動されており、その周波数特性はクロックC
LKに比例する。特にBPF121、123のバンドパ
ス特性は再生クロックCLKにトラッキングするため、
温度変化や、装置の互換性に影響されない理想的なバン
ドパス特性を得ることができる。
【0027】図3は、図1の回路における各部の波形を
示すタイミングチャートであり、BPF121の出力す
る再生エンペロープは図示の如くになる。BPF12
1、123の出力は2トラックごとにデータセレクタ1
25、127により切り換えられ、ディジタル検波回路
129、131に供給される。検波回路129、131
は入力された信号を検波してその検波出力を減算回路1
33に入力する。減算回路133は両隣接トラックから
のパイロット信号の漏洩量を比較し、その差を誤差信号
として出力する。
【0028】スイッチ135の開閉タイミングは1/2
分周期19の出力※2によって定められる点は、図10
の場合と同様である。スイッチ135の出力はD/A変
換器81によりアナログ値に変換され、ディジタルAT
F回路の出力としてループフィルタ37に入力される。
ここで、ループフィルタ37は信号を平滑化し、加算器
39において速度ループサーボ回路41からの速度制御
信号と加算され、図10の場合と同様にキャプスタンモ
ータ47の制御信号を導出する。
【0029】次に、イコライザ51による等化法が積分
等化の場合を仮定してA/D変換器63に入力されるデ
ィジタル再生信号の振幅と、BPF121もしくはBP
F123に出力されるパイロット信号成分の量との関係
について図4を用いて説明する。なお、以下の説明は説
明の簡単のため、データ整形回路65において入力され
た8ビットデータのMSBに隣接するビットを抽出する
場合について説明する。
【0030】図4において、横軸はA/D変換器に入力
される再生信号の振幅を示し、振幅Aとの関係について
は図5に示す。ここで、AGC回路50において設定さ
れる目標振幅Aはボリウム61を用いて任意に設定でき
る。図4の縦軸はトラッキング制御状態が良好な場合に
BPF121もしくはBPF123に出力されるクロス
トーク量である。
【0031】図4から明らかな様に、Aを64と設定し
た場合にクロストーク量が最大になる。これは、データ
の検出点での大きさが+64と−64近傍に集中するた
め、再生すべきディジタルデータはA/D変換された8
ビットのうちのMSBに集中し、隣のビットには残った
隣接トラックからのパイロット信号のクロストーク成分
がノイズや等化誤差でディザされて重畳されるからであ
る。図6はこの再生データを検出する場合のアイパター
ンを示す。
【0032】上述の説明は記録信号が2値のディジタル
データを示す場合であったが、3値以上のディジタルデ
ータから再生信号を復元する装置にも本発明の考え方を
適用することができる。
【0033】図7はデータが3値記録されていた場合
の、図1のデータ整形回路65の一具体例を示す図であ
り、図8はこの3値信号から再生データを検出する場合
のアイパターンを示す。入力端子300に3値に等化さ
れたディジタルデータが入力されると、3値検出器を構
成する比較器301、302において、それぞれ値+
A、値−Aと比較される。この比較器301、302の
出力は2ビットデータとして端子304、305に出力
され、後段の再生データ復元回路69に供給される。
【0034】これら比較器301、302の出力はデー
タセレクタ306にも供給され、セレクタ306では3
値検出される再生信号レベルが+A以上、+Aと−Aの
中間もしくは−A以下のいずれかに応じて値+2A、
0、−2Aのいずれかを選択する。減算器307では入
力された8ビットデータから上記選択されたデータを減
算する。比較器308においてはこの減算されたデータ
を0と比較して1ビットデータを形成し、端子309か
ら出力する。
【0035】ここで、Aを32とする様にAGC回路5
0のボリウム61を調整すると、検出されたデータの値
(+2A、0、−2A)はそれぞれ(+64、0、−6
4)となる。これらの1つをもとのディジタルデータか
ら減算して得た結果のMSBは、端子300に入力され
た8ビットデータのMSBから数えて3ビット目とな
る。従って、同様にA/D変換器63の出力のMSBか
ら数えて3ビット目を用いてトラッキング制御を行うこ
とによって、上述の場合と同様に良好なトラッキング制
御が極めて小規模な回路構成で実現できる。
【0036】尚、3値検出を行う場合においては、PR
(1、1)等、低域成分が保存される等化方式に特に有
効であるが、PR(1、0、−1)やPR(1、−1)
等の他の等化方式によっても、S/Nが多少劣化するも
ののトラッキング制御を行うことができる。
【0037】次に、本発明の第2の実施の形態について
図9を用いて説明する。図9は第2の実施の形態として
のディジタルVTRの再生系の構成を示す図であり、図
1と同様の構成要件については同一番号を付し、詳細な
説明は省略する。
【0038】イコライザ51によって積分等化された再
生波形は、AGCのためのアナログ乗算器53を介して
A/D変換器63に加えられ、例えば8ビット符号付き
のディジタルデータに変換される。変換されたデータは
位相検出器151及び振幅検出器161及びデータ整形
回路65に供給される。
【0039】位相検出器151は入力波形のエッジと後
述するVCO157から出力されるクロックのエッジと
の位相差を検出し、その結果をループフィルタ153に
出力する。このループフィルタ153は検出された位相
差情報を平滑化し、その結果をD/A変換器155に印
加する。このD/A変換器155の出力はVCO157
に入力され、結果として入力された波形に位相ロックし
たクロックCLKが発生される。このVCO157の出
力は全体のクロックCLKとして用いられる。
【0040】一方、振幅検出器161は入力された積分
等化波形の振幅を求め、その結果を減算器163に供給
する。減算器163においては、この積分等化波形の振
幅からレジスタ165から出力される目標振幅値が減算
され、この減算出力がループフィルタ167に入力され
る。ループフィルタ167は入力された振幅差を平滑化
し、D/A変換器163に供給する。D/A変換器16
3はこのディジタルデータをアナログ量に変換し、アナ
ログ乗算器53に印加する。この結果、AGCループが
構成され、A/D変換器63に入力される波形の振幅
が、ディジタル値の平均として望む目標値、例えば64
になるようにフィードバックループが働く。
【0041】本実施の形態においては、ディジタルAG
Cを用いることによって、アナログの場合と比較して応
答速度を速めることができ、上述したディジタル値の平
均を所望の値に設定できることと相まって、データ整形
回路65の出力する1ビットに重畳されるパイロット信
号成分のクロストーク量が大幅に安定する。
【0042】また、本実施の形態では、キャプスタンサ
ーボをマイコンを用いて行っている。即ち、FG検出器
45の出力するキャプスタンFGはそのままサーボマイ
コン(MPU)171に入力される。また、両隣接トラ
ックからのパイロット信号成分のクロストーク分は減算
器133で比較差分され、スイッチ135、LPF17
3を介して平滑化され、MPU171に入力される。
【0043】このMPU171はFGの周波数からキャ
プスタンの回転する誤差を計算し、LPF173からの
トラッキングエラー信号を加算して、その大きさに比例
したパルス幅を持つPWM信号として出力する。このP
WM信号はLPF175で平滑化され、モータドライバ
43に入力される。これによって、ヘッドHA、HBが
所望のトラックを正しくトレースするように磁気テープ
3の搬送が制御される。
【0044】本実施の形態によればATF回路をディジ
タル化したことにより、サーボマイコンに対してATF
制御信号をディジタルデータのまま供給することがで
き、さらに回路構成を簡略化することができる。
【0045】尚、上記第1、第2の実施の形態において
は図11のように記録された磁気テープ3を再生するデ
ィジタルVTRを例にとって説明したが、トラッキング
制御の方法についてはこれに限られるものではなく、デ
ィジタル信号にパイロット信号を重畳し、このパイロッ
ト信号成分を抽出する装置において、本発明を適用する
ことにより、同様に回路規模を大幅に削減でき。かつ特
性も安定化することができる。
【0046】上述したように、各実施の形態において
は、ATF回路とデータ検出回路とをディジタル回路で
構成し、ATF回路とデータ検出回路のクロックとして
同じクロックを用いることにより、回路を小型化し、か
つ温度変化等による特性変化のないディジタル信号再生
装置を実現している。
【0047】
【発明の効果】以上説明したように本発明によれば、記
録媒体から信号を再生する再生手段と、再生手段から出
力された再生信号から再生ディジタルデータを検出する
データ検出手段と、上記再生ディジタルデータに重畳さ
れているパイロット信号成分を検出するパイロット信号
検出手段とを設け、上記データ検出手段と上記パイロッ
ト信号検出手段とを同一クロックで駆動するように構成
したことにより、回路規模が小さく、特性が安定した再
生装置を実現することができる。
【図面の簡単な説明】
【図1】本発明による再生装置の第1の実施の形態とし
てのディジタルVTRの再生系の構成を示すブロック図
である。
【図2】図1のデータ整形回路の具体的な構成を示すブ
ロック図である。
【図3】図1における各部の波形を示すタイミングチャ
ートである。
【図4】ディジタル再生信号の振幅と検出されるパイロ
ット信号成分の量との関係を示す特性図である。
【図5】再生信号の振幅と振幅Aとの関係を示す構成図
である。
【図6】図2の回路で再生データを検出する場合のアイ
パターンを示す構成図である。
【図7】図1のデータ整形回路の他の具体的な構成を示
すブロック図である。
【図8】図7の回路で再生データを検出する場合のアイ
パターンを示す構成図である。
【図9】本発明の第2の実施の形態としてのディジタル
VTRの再生系の構成を示すブロック図である。
【図10】従来のディジタルVTRの再生系の構成例を
示すブロック図である。
【図11】磁気テープ上の記録パターンの一例を示す構
成図である。
【図12】図10における各部の波形を示すタイミング
チャートである。
【符号の説明】
3 磁気テープ HA、HB ヘッド 63 A/D変換器 65 データ整形回路 70 PLL回路 121、123 帯域通過フィルタ

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 記録媒体から信号を再生する再生手段
    と、 上記再生手段から出力された再生信号から再生ディジタ
    ルデータを検出すると共に所定のクロックで駆動される
    データ検出手段と、 上記再生ディジタルデータに重畳されているパイロット
    信号成分を検出すると共に上記所定クロックで駆動され
    るパイロット信号検出手段とを備えた再生装置。
  2. 【請求項2】 上記データ検出手段は、上記再生手段か
    ら出力された再生信号をディジタル信号に変換するAD
    変換手段と、このAD変換手段から出力されたディジタ
    ル信号から再生ディジタルデータを検出する検出手段と
    から成ることを特徴とする請求項1記載の再生装置。
  3. 【請求項3】 上記再生ディジタルデータに同期した再
    生クロックを発生し、この再生クロックを上記AD変換
    手段にサンプリングクロックとして供給する再生クロッ
    ク発生手段を設けたことを特徴とする請求項2記載の再
    生装置。
  4. 【請求項4】 上記AD変換手段のサンプリングクロッ
    クとして上記再生クロックをてい倍したものを用いるこ
    とを特徴とする請求項3記載の再生装置。
  5. 【請求項5】 上記AD変換手段のサンプリングクロッ
    クとして上記再生クロックを分周したものを用いること
    を特徴とする請求項3記載の再生装置。
  6. 【請求項6】 上記再生ディジタルデータに同期した再
    生クロックを発生し、この再生クロックを上記パイロッ
    ト信号検出手段に駆動クロックとして供給する再生クロ
    ック発生手段を設けたことを特徴とする請求項1記載の
    再生装置。
  7. 【請求項7】 上記パイロット信号検出手段の駆動クロ
    ックとして上記再生クロックをてい倍したものを用いる
    ことを特徴とする請求項6記載の再生装置。
  8. 【請求項8】 上記パイロット信号検出手段の駆動クロ
    ックとして上記再生クロックを分周したものを用いるこ
    とを特徴とする請求項6記載の再生装置。
  9. 【請求項9】 上記パイロット信号検出手段にディジタ
    ルフィルタを用いると共に上記AD変換手段のサンプリ
    ングクロックとして上記再生クロックを用いることを特
    徴とする請求項3記載の再生装置。
  10. 【請求項10】 上記AD変換手段のサンプリングクロ
    ックとして上記再生クロックをてい倍したものを用いる
    ことを特徴とする請求項9記載の再生装置。
  11. 【請求項11】 上記AD変換手段のサンプリングクロ
    ックとして上記再生クロックを分周したものを用いるこ
    とを特徴とする請求項9記載の再生装置。
JP8326686A 1996-12-06 1996-12-06 再生装置 Pending JPH10172203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8326686A JPH10172203A (ja) 1996-12-06 1996-12-06 再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8326686A JPH10172203A (ja) 1996-12-06 1996-12-06 再生装置

Publications (1)

Publication Number Publication Date
JPH10172203A true JPH10172203A (ja) 1998-06-26

Family

ID=18190533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8326686A Pending JPH10172203A (ja) 1996-12-06 1996-12-06 再生装置

Country Status (1)

Country Link
JP (1) JPH10172203A (ja)

Similar Documents

Publication Publication Date Title
US5448424A (en) AGC circuit and recording and reproducing apparatus using AGC circuit
JP3129156B2 (ja) 位相検出方法およびその実施装置
JP3647069B2 (ja) デジタル信号再生装置
JP2661062B2 (ja) データ再生装置
US6141170A (en) Signal processing with frequency component detection in two modes
JPH10172203A (ja) 再生装置
JP2000182335A (ja) Pll回路及びそれを備えた光ディスク装置
JP2977031B2 (ja) データ検出器及びその方法
JP2661064B2 (ja) データ再生装置
US5982310A (en) Digital signal processing apparatus
JP3818031B2 (ja) 記録情報再生装置
JP3818032B2 (ja) 記録情報再生装置
JP2574746B2 (ja) デイジタル信号再生装置
JP3225588B2 (ja) ディジタル信号再生回路
JPH07296524A (ja) デイジタルデータ再生装置
JP3140298B2 (ja) チャージポンプ型d/aコンバータ
JP2651053B2 (ja) サーボ回路
JPS6318564A (ja) ヘリカルスキヤン方式テ−プ再生装置のキヤプスタン制御回路
JP3291942B2 (ja) 磁気記録再生装置及び記録方法
JPH09223343A (ja) デジタル信号処理装置
JP2005025937A (ja) 再生装置
JPH02156475A (ja) デジタル信号の記録再生装置
JPH1027306A (ja) ノイズ白色化装置
JPH08203006A (ja) 利得制御回路及びそれを用いた記録再生装置
JPH09213009A (ja) 再生装置