JP2574746B2

JP2574746B2 - デイジタル信号再生装置

Info

Publication number: JP2574746B2
Application number: JP24705385A
Authority: JP
Inventors: 敏文渋谷; 孝雄荒井; 浩遠藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-11-06
Filing date: 1985-11-06
Publication date: 1997-01-22
Anticipated expiration: 2012-01-22
Also published as: JPS62107475A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ディジタル・オーディオ・ディスク（DA
D）等のディジタル信号再生装置に係り、特に伝送速度
を可変させるシステムに好適な信号処理回路に関する。

〔発明の背景〕

ディジタル信号を記録再生し、高品質な音楽再生信号
を得る装置としては、現在民生機器として普及している
コンパクト・ディスク（CD）を用いたプレーヤ（以下、
CDプレーヤという）がある。これは、ディスク上にピッ
トと言われる凹凸が記録信号に応じて刻みこまれてお
り、ディスクを回転させ、光ピックアップにより、ピッ
トを検出して記録されているディジタル信号を再生する
もので、この再生ディジタル信号を誤り訂正処理等を行
ない、ディジタル−アナログ変換器（DAC）に加え音楽
信号を復元するものである。

CDプレーヤが正しく音楽信号を再生するためには、デ
ィスクを固定周波数を基準として所定の回転数となるよ
うに制御すると共に、ディスクから再生されたディジタ
ル信号に同期したクロックを再生してデータを取り込
み、訂正処理等を行ない、固定周波数を基準とした標本
化周波数でデータを出力する処理回路が必要である。

従来のこのような信号処理回路では、特開昭58−2198
52号公報、特開昭59−124012号公報などに示されている
ように、ディスク回転制御及びデータ出力等の信号処理
は、１個の水晶発振器の周波数を基準として行なわれ、
又、データ取り込み用のクロックはPLL回路によって生
成され、データに同期するようにしている。このような
信号処理回路においては、通常再生時には、正常に処理
動作を行なうが、２倍の速度等可変速で再生する場合に
ついては、配慮されていなかった。

また、回転ヘッド方式磁気記録再生装置では、第10図
に示すように、回転するシリンダ8,83の磁気ヘッド82A,
82B,84A,84Bでテープ80に記録再生する。第11図（ａ）
（ｂ）は、第10図（ａ）（ｂ）の再生信号を示したもの
である。このような、回転ヘッド方式磁気記録再生装置
においても、上記CDプレーヤと同様、高速でダビングす
ることに関して配慮されていなかった。

〔発明の目的〕

本発明の目的は、上記従来技術を鑑み、通常再生はも
とより、２倍速再生等の伝送速度が可変となった場合に
おいても、音楽信号の再生が可能なディジタル信号再生
装置を提供するにある。

〔発明の概要〕

この目的を達成するために、本発明は、固定周波数の
基準クロックを分周してディジタル信号を処理するクロ
ックを生成するとともに、該ディジタル信号の伝送速度
に応じて分周比を切換え、夫々の伝送速度に対して該デ
ィジタル信号に同期したクロックを生成するようにした
点に特徴がある。

〔発明の実施例〕

以下、本発明の実施例を図面によって説明する。

第１図は本発明によるディジタル信号再生装置の一実
施例を示すブロック図であって、１は入力端子、２はプ
リアンプ、３はイコライザ、４はコンパレータ、５はデ
ータストローブ回路、６は切換スイッチ、７はクロック
発生器、８は信号処理回路、９は出力端子である。

同図において、図示しない記録媒体から再生されたデ
ィジタル信号は、入力端子１からプリアンプ２に供給さ
れて増幅された後、イコライザ３に供給され、ディジタ
ル信号が受ける記録媒体などの伝送路の周波数特性のず
れに起因する符号間干渉などが除去される。このイコラ
イザ３から出力されるディジタル信号は、コンパレータ
４で波形整形されて“1",“0"のレベルの信号Ａとな
り、クロック発生器７からの基準クロックφ_０とともに
データストローブ回路５に供給される。データストロー
ブ回路５は、基準クロックφ_０を分周してディジタル信
号Ｅに同期したクロックφを生成し、このディジタル信
号Ｅとともに信号処理回路８に供給する。この信号処理
回路８は、クロックφによってデータストローブ回路５
からのディジタル信号Ｅを取り込み、クロック発生器７
からの基準クロックφ_０によってディジタル信号Ｅの誤
り訂正などの処理を行なう。そして、信号処理回路８で
処理されたディジタル信号は出力端子９に出力される。

ここで、入力端子１には、たとえば、通常再生や２倍
速再生で得られた再生信号のように、異なる伝送速度で
ディジタル信号が入力される。このために、切換スイッ
チ６が設けられ、これを切換操作することにより、デー
タストローブ回路５での分周比がディジタル信号の伝送
速度に応じて設定可能である。これによってデータスト
ローブ回路５からは、伝送速度にかかわらず、常にディ
ジタル信号Ｅに同期したクロックφが得られる。したが
って、信号処理回路８では、ディジタル信号Ｅの伝送速
度が変わっても、これに比例して誤り訂正などの処理速
度が変化し、常に正しい処理が行なわれる。

また、イコライザ３も、入力ディジタル信号の伝送速
度に応じてイコライズする入力ディジタル信号に対する
周波数特性が変化するから、常に最適な周波数特性とな
るように、切換スイッチ６からの電圧Ｖにより、入力デ
ィジタル信号の伝送速度に応じて切換制御される。

第２図は第１図におけるデータストローブ回路の一具
体例を示すブロック図であって、10,11は入力端子、12
はエッジ検出回路、13,14はｎ進/m進のカウンタ、15は
アンド回路、16はＤフリップフロップ、17,18は出力端
子である。

同図において、入力端子10には、コンパレータ４（第
１図）からディジタル信号Ａが供給される。このディジ
タル信号Ａの通常の（たとえば、通常再生時の）伝送速
度をrrとすると、このｎ倍の周波数の（すなわち、ｎ
・frrの周波数の）基準クロックφ_０が入力端子３か
ら供給される。カウンタ13,14は切換スイッチ６からの
電圧Ｖのレベルによってｎ進とｍ進に切換え可能であ
る。カウンタ13は入力端子11からの基準クロックφ_０を
カウントするとともに、エッジ検出回路12で検出された
ディジタル信号Ａのエッジ検出信号Ｂによってクリアさ
れる。また、カウンタ14は入力端子11からの基準クロッ
クφ_０をカウントするとともに、エッジ検出信号Ｂとカ
ウンタ13の出力信号Ｃとを入力するアンド回路15の出力
パルスＤによってクリアされる。ここで、カウンタ13,1
4は、切換スイッチ６からハイレベルの電圧Ｖが供給さ
れたとき、ｎ進に設定され、ローレベルの電圧Ｖが供給
されたとき、ｍ進に設定されるものとする。

次に、ｎ＝8,m＝４とし、第３図を用いてこの具体例
の動作を説明する。なお、第３図の各信号には、第１図
の対応する信号と同一符号をつけている。

まず、通常の伝送速度rrのディジタル信号Ａの場合
を第３図（ａ）によって説明する。

入力端子11には、８・rrの周波数の基準のロックφ
_０が加わり、カウンタ13,14は、スイッチ６からのハイ
レベルの電圧Ｖにより、８進カウンタの動作を行なう。
したがって、第３図（ａ）に示すように、ディジタル信
号Ａのエッジ検出信号Ｂでカウンタ13はクリアされ、８
進カウント動作を行なう。これにより、カウンタ13から
はディジタル信号Ｂの伝送速度rrの周期でパルスＣが
発生する。このパルスＣとエッジ検出回路12の出力Ｂと
がアンド回路15に供給され、アンド回路15からは、ディ
ジタル信号Ａのエッジからエッジまでの時間がデータ伝
送速度rrに一致したエッジ検出信号だけが出力され
る。これにより、ディジタル信号Ｂ中に誤って発生した
エッジ等の誤エッジが除却され、ディジタル信号の正し
い位相情報を得ることができる。このアンド回路15の出
力パルスＤでカウンタ14をクリアし、８進カウント動作
を行なわせる。これにより、カウンタ14からは、周波数
rrのクロックφが得られ、Ｄフリップフロップ16にお
いて、その立上りエッジでディジタル信号Ａを正しく取
り込むことができる。したがって、ディジタル信号Ｅと
クロックφとは同期する。

次に、ディジタル信号Ａの伝送速度が通常の場合の２
倍、すなわち、２・rrとなったときの動作を説明す
る。

入力端子11には、通常の伝送速度のディジタル信号が
供給された時と同様周波数８・rrの基準クロックφ_０
が加わり、一方、カウンタ13,14は、スイッチ６からロ
ーレベルの電圧Ｖが加わることにより、４進カウンタの
動作を行なう。したがって、ディジタル信号Ａのエッジ
検出信号Ｂでカウンタ13はクリアされ、４進カウント動
作を行なう。カウンタ13はディジタル信号Ａの伝送速度
２rrの周期でパルスＣを発生する。これにより、アン
ド回路15からは、ディジタル信号が通常伝送速度である
時と同様に、ディジタル信号Ａの正しい位相情報が得ら
れる。このパルスＣはカウンタ14をクリアし、４進カウ
ント動作を行なわせる。これにより、カウンタ14から
は、周波数２rrのクロックφが得られ、その立上りエ
ッジでディジタル信号Ａを正しく取り込むことができ
る。

以上のようにして、入力端子11に加える基準クロック
φ_０の周波数を変えることなく、ディジタル信号の夫々
の伝送速度に対応するデータ取り込み用のクロックφを
生成することができる。

第４図は第２図におけるカウンタ13の一具体例を示す
ブロック図であって、19,20は入力端子、21はノア回
路、22はカウンタ、23〜26はアンド回路、27はオア回
路、28はインバータ、29は入力端子、30は出力端子であ
る。

同図において、入力端子19には、エッジ検出回路12
（第２図）からのエッジ検出信号Ｂが、入力端子20には
基準クロックφ_０が、また、入力端子29にはスイッチ６
（第２図）からの電圧Ｖが夫々供給される。カウンタ22
は、汎用のTTLの74LS163と同様の動作を行ない、入力端
子19からのエッジ検出信号Ｂ毎にクリアされるととも
に、入力端子20からの基準クロックφ_０をカウントす
る。カウント22の出力は、Q_Aを最下位桁、Q_Dを最上位桁
とする４桁のデータであり、Q_A,Q_B出力がアンド回路23
の入力となるとともに、Q_A〜Q_C出力がアンド回路24の入
力となる。アンド回路25,26は入力端子29からの電圧Ｖ
のレベルに応じていずれか一方がオンして他方がオフす
る。これらアンド回路25,26によってアンド回路23,24の
出力の一方が選択され、オア回路27を通り、出力パルス
Ｃとして出力端子30から第２図のアンド回路15に供給さ
れる。この出力パルスＣは、また、ノア回路21を通り、
クリアパルスとしてカウンタ22に供給される。

そこで、いま、入力端子29からの電圧Ｖがハイレベル
とすると、アンド回路26がオンし、アンド回路24の出力
が選択されて出力パルスＣとなる。このために、カウン
タ22は、エッジ検出信号Ｂでクリアされた後、基準クロ
ックφ_０を８個カウントする毎にクリアされる。したが
って、カウンタ22は８進カウンタとして動作し、基準ク
ロックφ_０の周波数８・rrの1/8の周波数rrのパル
スＣを生成する。また、入力端子29からの電圧Ｖがロー
レベルのときには、アンド回路25がオンしてアンド回路
23の出力を出力パルスＣとして選択する。これにより、
カウンタ22は４進カウンタとして動作し、周波数２rr
のパルスＣを生成する。

このようにして、スイッチ６（第２図）を切換えるこ
とにより、カウンタ22は８進カウント動作と４進カウン
ト動作に切換え可能となる。

第２図のカウンタ14についても同様である。また、カ
ウンタ22の出力桁数およびその出力のアンド処理の組み
合わせを適宜設定することにより、カウンタ13,14を８
進、４進以外の注意のｎ進,m進切換可能とすることもで
きる。

第５図は第１図におけるイコライザ４の一具体例を示
すブロック図であって、31は入力端子、32〜35は遅延回
路、26〜40は可変利得増幅器、41は加算回路、42は可変
利得増幅器36〜40の利得を制御する制御端子、43は出力
端子である。

同図において、入力端子31には、プリアンプ２からの
ディジタル信号が供給される。制御端子42は切換スイッ
チ６（第１図）に接続され、電圧Ｖのレベルに応じて
（すなわち、ディジタル信号の伝送速度に応じて）可変
利得増幅器36〜40の利得が切換えられる。

この具体例は、トランスバーサルフィルタの構成をな
しており、これのタップ係数の可変利得増幅器36〜40で
可変することにより、ディジタル信号の伝送速度に応じ
た最適の周波数が得られるものである。

第６図は第１図におけるイコライザ３の他の具体例を
示すブロック図であって、44〜47は遅延回路、48,49は
増幅器、50,51は加算回路、52は切換スイッチであり、
第５図に対応する部分には同一符号をつけている。

この具体例は、遅延回路44,45、増幅器48および加算
回路50でトランスバーサルフィルタを形成し、遅延回路
46,47、増幅器49および加算回路51で他のトランスバー
サルフィルタを形成している。これらトランスバーサル
フィルタはディジタル信号の異なる伝送速度に応じた異
なる特性を有しており、入力端子42からの電圧Ｖのレベ
ルに応じて切換え制御される切換スイッチ52により、入
力端子31からのディジタル信号の伝送速度に適合した周
波数特性のトランスバーサルフィルタが選択される。

第７図は本発明によるディジタル信号再生装置の他の
実施例を示すブロック図であって、7A,7Bはクロック発
生器,53は切換スイッチであり、第１図に対応する部分
には同一符号をつけている。

第１図に示した実施例では、１個のクロック発生器７
を用いるものであったから、ディジタル信号としては、
n/m倍で示されるように、伝送速度が離散的な値となる
ものを対象としたが、この実施例では、第７図に示すよ
うに、２個の周波数が異なるクロック発生器7A,7Bを用
い、これらを切換スイッチ53で選択することにより、よ
り多くの伝送速度のディジタル信号に対応させることが
できる。

もちろん、クロック発生器としては３個以上用いるこ
とができ、これにより、注意の伝送速度のディジタル信
号に対応することができる。

第８図は、コンパクトディスクプレーヤとする本発明
によるディジタル信号再生装置のさらに他の実施例を示
す構成図であって、54はディスク、55はモータ、56は光
ピックアップ、57は回転数制御回路であり、第１図に対
応する部分には同一符号をつけている。

第８図において、モータ55は回転数制御回路57によっ
て設定される回転数でディスク54を回転駆動する。回転
数制御回路57は、クロック発生器７から基準クロックφ
_０が、信号処理回路８からディスク54の回転数に対応し
たフレーム同期信号が供給される。また、回転数制御回
路57は切換スイッチ６からの電圧Ｖのレベルに応じて切
換制御され、光ピックアップ56から再生されるディジタ
ル信号の伝送速度の所定の値に変化するように、モータ
55の回転数を切換える。

第９図は第８図における回転数制御回路57の一具体例
を示す構成図であって、58は基準クロックφ_０の入力端
子、59は信号処理回路８で検出したフレーム同期信号の
入力端子、60はスイッチ６から電圧Ｖが供給される切換
制御端子、61は入力端子60からの電圧がハイレベルの時
ｎ分周、ローレベルの時ｍ分周となる分周器、62は速度
検出用の周波数カウンタで、入力端子59に加わるフレー
ム同期信号の周波数をカウントする速度検出用の周波数
カウンタ、63は分周器、64は周波数カウンタ62の出力に
よってパルス幅を制御するパルス幅変調器、65は位相比
較器で、分周器63の出力とフレーム同期信号との位相比
較する位相比較器、66〜74は抵抗器、75,76はコンデン
サ、77は増幅器、78はパルス幅変調された速度検出信号
であるパルス幅変調器64の出力と位相検出信号である位
相比較器65の出力を加算して増幅する増幅器、79はモー
タ55の制御電圧を出力する出力端子である。

同図において、通常再生時、分周器61はｎ分周動作を
行ない、分周器61の出力の周波数を基準にして、速度検
出と位相検出とを夫々周波数カウンタ62、位相比較器65
で行なう。一方、ディスク54の回転数をn/m倍にするに
は、スイッチ６を操作して制御端子60からの電圧Ｖをロ
ーレベルとする。これにより、分周器61は、ｍ分周動作
を行なう。

いま、n,mの値をｎ＝16、ｍ＝８とし、通常再生に対
して２倍の速度で再生させるものとすると、分周期61の
出力の周波数は通常再生時に比べて２倍の周波数とな
る。これにより、周波数カウンタ62、位相比較器65の基
準信号が２倍となることから、ディスク54を回転するモ
ータ55は、通常回転に比べ２倍の回転数で回転する。

第８図において、第９図に示した回転数制御回路57に
よってディスク54の回転数を制御すると同時に、データ
ストローブ回路５により、伝送速度に対応して再生ディ
ジタル信号を取り込むことが可能である。したがって、
この実施例によれば、クロック発生器が１個用いられて
も、スイッチ６を切換えることにより、回転数制御回路
57の基準信号が変わってモータ55の回転数が変化し、こ
れに応じて再生ディジタル信号の伝送速度が変化して
も、データストローブ回路６で再生ディジタル信号を取
り込み処理することができ、可変速再生を実現すること
ができる。

〔発明の効果〕

以上説明したように、本発明によれば、固定周波数の
発振器を用いて、異なる伝送速度のディジタル信号を正
確に取り込むことができるし、伝送速度が異なっても素
子スピードを変える必要なく、したがって、伝送速度が
異なる複数のシステムに兼用可能となるものであって、
上記従来技術の問題点を解消して優れた機能のディジタ
ル信号再生装置を提供することができる。

【図面の簡単な説明】

第１図は本発明によるディジタル信号再生装置の一実施
例を示すブロック図、第２図は第１図におけるデータス
トローブ回路の一具体例を示すブロック図、第３図はそ
の動作を説明するためのタイミングチャート、第４図は
第２図におけるカウンタの一具体例を示すブロック図、
第５図および第６図は夫々第１図におけるイコライザの
具体例を示すブロック図、第７図および第８図は夫々本
発明によるディジタル信号再生装置の他の実施例を示す
ブロック図、第９図は第８図における回転数制御回路の
一具体例を示す構成図、第10図はディジタル信号の伝送
速度が異なるシステムの一例を示す説明図、第11図はこ
れらシステムにおけるディジタル信号を示す波形図であ
る。１……ディジタル信号入力端子５……データストローブ回路６……切換スイッチ 7,7A,7B……クロック発生器８……信号処理回路９……ディジタル信号出力端子 12……エッジ検出回路 13,14……ｎ進/m進可変カウンタ 53……切換スイッチ 54……ディスク 55……モータ 56……光ピックアップ 57……回転数制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者遠藤浩豊川市白鳥町野口前９番地の５株式会社日立製作所豊川工場内 (56)参考文献特開昭55−142405（ＪＰ，Ａ) 実開昭60−85720（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】クロックを発生するクロック発生手段と、上記クロック発生手段からのクロックを処理し、ディジ
タル信号が記録された記録媒体を駆動する信号を生成す
る駆動手段と、上記記録媒体からディジタル信号を取り出す手段と、上記クロック手段からのクロックを処理し、上記取り出
されたディジタル信号に同期したクロックを生成するク
ロック再生手段と、上記クロック再生手段からのクロックにより、上記ディ
ジタル信号を取り込み、上記クロック発生手段からのク
ロックにより、上記取り込まれたディジタル信号に含ま
れる誤りデータを検出し訂正処理動作を行う誤り検出手
段と、上記クロック再生手段と上記駆動手段で処理される上記
クロック発生手段からのクロックの周波数を変化させる
切換手段と、上記切換手段と上記ディジタル信号を取り出す手段とに
再生ディジタル信号の伝送速度を切り換える指示を与
え、該伝送速度に応じて、上記クロック再生手段と上記
駆動手段で処理される上記クロック発生手段からのクロ
ックの周波数を変化させ、上記ディジタル信号を取り出
す手段の特性を変化させるスイッチ手段とからなることを特徴とするディジタル信号再生装置。
【請求項２】特許請求の範囲第１項において、前記クロック発生手段は、ｎ×f1なる周波数の前記クロ
ックを生成するものであり前記切換手段は、通常再生時にf1なる周波数で、ｎ倍速
再生時はｎ×f1なる周波数に切り換えるものであり、前記クロック再生手段は、通常再生時とｎ倍速再生時と
にかかわらず、前記クロック発生手段からのｎ×f1なる
周波数のクロックを用い、前記取り出されたディジタル
信号に同期したクロックを再生することを特徴とするデ
ィジタル信号再生装置。