JP2881035B2 - サーボ制御装置 - Google Patents
サーボ制御装置Info
- Publication number
- JP2881035B2 JP2881035B2 JP3016478A JP1647891A JP2881035B2 JP 2881035 B2 JP2881035 B2 JP 2881035B2 JP 3016478 A JP3016478 A JP 3016478A JP 1647891 A JP1647891 A JP 1647891A JP 2881035 B2 JP2881035 B2 JP 2881035B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- signal
- error signal
- output
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、ビデオテープレコー
ダ（ＶＴＲ）、デジタルオーディオテープレコーダ（Ｄ
ＡＴ）、コンパクトディスクプレーヤなどに組込まれる
モータをサーボ制御するサーボ制御装置に関し、特に位
相同期に引込む速度を速くすることのできるサーボ制御
装置に関するものである。
ダ（ＶＴＲ）、デジタルオーディオテープレコーダ（Ｄ
ＡＴ）、コンパクトディスクプレーヤなどに組込まれる
モータをサーボ制御するサーボ制御装置に関し、特に位
相同期に引込む速度を速くすることのできるサーボ制御
装置に関するものである。
【０００２】
【従来の技術】ＶＴＲ、ＤＡＴ、コンパクトディスクプ
レーヤなどは、一般のオーディオテープレコーダと相違
して複雑であり、かつ精度が要求される。このため、磁
気テープ、メタルテープ、コンパクトディスクなどに所
定周期のコントロールパルスを記録し、コントロールパ
ルスに基づいてモータの回転位置（回転位相）を制御す
る。このようなモータ制御装置として、ＶＴＲのキャプ
スタンモータのサーボ制御装置を例にして説明する。
レーヤなどは、一般のオーディオテープレコーダと相違
して複雑であり、かつ精度が要求される。このため、磁
気テープ、メタルテープ、コンパクトディスクなどに所
定周期のコントロールパルスを記録し、コントロールパ
ルスに基づいてモータの回転位置（回転位相）を制御す
る。このようなモータ制御装置として、ＶＴＲのキャプ
スタンモータのサーボ制御装置を例にして説明する。
【０００３】図２は、ＶＴＲキャプスタンモータ制御装
置のブロック図である。同図を参照して、このキャプス
タンモータの制御装置は、キャプスタンモータ１の回転
周波数を検出するＦＧ回路（Frequency palse generato
r ）３と、検出された回転周波数信号を増幅するＦＧア
ンプ４と、磁気テープ２のトラック２ａに記録されたコ
ントロールパルスＣＴＬを再生する磁気ヘッド５と、コ
ントロールパルスを増幅するＣＴＬアンプ６と、増幅さ
れた周波数信号およびコントロールパルスとが入力され
るマイクロコンピュータ７とを有する。なお、１６はキ
ャプスタンモータ１を駆動するモータドライバー回路で
ある。
置のブロック図である。同図を参照して、このキャプス
タンモータの制御装置は、キャプスタンモータ１の回転
周波数を検出するＦＧ回路（Frequency palse generato
r ）３と、検出された回転周波数信号を増幅するＦＧア
ンプ４と、磁気テープ２のトラック２ａに記録されたコ
ントロールパルスＣＴＬを再生する磁気ヘッド５と、コ
ントロールパルスを増幅するＣＴＬアンプ６と、増幅さ
れた周波数信号およびコントロールパルスとが入力され
るマイクロコンピュータ７とを有する。なお、１６はキ
ャプスタンモータ１を駆動するモータドライバー回路で
ある。
【０００４】マイクロコンピュータ７は、速度エラー算
出器８と、位相エラー算出器９と、積分器１０と、増幅
率がＫｓ倍にされたアンプ１１と、増幅率がＫｓｉ倍に
されたアンプ１２と、増幅率がＫｐ倍にされたアンプ１
３と、増幅率がＫａ倍にされたアンプ１４と、加算器１
５とを含む。ただし、増幅率Ｋｐはワウフラを考慮して
１より非常に小さくされている。
出器８と、位相エラー算出器９と、積分器１０と、増幅
率がＫｓ倍にされたアンプ１１と、増幅率がＫｓｉ倍に
されたアンプ１２と、増幅率がＫｐ倍にされたアンプ１
３と、増幅率がＫａ倍にされたアンプ１４と、加算器１
５とを含む。ただし、増幅率Ｋｐはワウフラを考慮して
１より非常に小さくされている。
【０００５】以下、図２に示すキャプスタンモータの制
御装置の動作を説明する。ＶＴＲでは、録画時に磁気テ
ープ２に記録される映像信号に組まれる垂直同期信号の
１／２の周波数のコントロールパルスが、磁気テープ２
の走行方向に対して真直ぐに設けられてトラック２ａに
記録される。再生時において、磁気テープ２からこのコ
ントロールパルスが映像信号とともに読取られる。読取
られたコントロールパルスは、磁気テープ２を走行させ
るキャプスタンモータ１の回転速度／回転位相を磁気テ
ープ２の走行速度が指定された再生モードに応じた速度
に制御するために用いられる。
御装置の動作を説明する。ＶＴＲでは、録画時に磁気テ
ープ２に記録される映像信号に組まれる垂直同期信号の
１／２の周波数のコントロールパルスが、磁気テープ２
の走行方向に対して真直ぐに設けられてトラック２ａに
記録される。再生時において、磁気テープ２からこのコ
ントロールパルスが映像信号とともに読取られる。読取
られたコントロールパルスは、磁気テープ２を走行させ
るキャプスタンモータ１の回転速度／回転位相を磁気テ
ープ２の走行速度が指定された再生モードに応じた速度
に制御するために用いられる。
【０００６】キャプスタンモータ１を制御するキャプス
タンサーボ系は、速度制御系と、速度積分系と、位相制
御系とから構成される。該速度制御系は、ＦＧ回路３
と、ＦＧアンプ４と、位相エラー算出器８と、アンプ１
１とから構成される。位相制御系は、磁気ヘッド５と、
ＣＴＬアンプ６と、位相エラー算出器９と、アンプ１３
とから構成される。速度積分系は、加算器１０ａと、遅
延回路１０ｂとから構成される。
タンサーボ系は、速度制御系と、速度積分系と、位相制
御系とから構成される。該速度制御系は、ＦＧ回路３
と、ＦＧアンプ４と、位相エラー算出器８と、アンプ１
１とから構成される。位相制御系は、磁気ヘッド５と、
ＣＴＬアンプ６と、位相エラー算出器９と、アンプ１３
とから構成される。速度積分系は、加算器１０ａと、遅
延回路１０ｂとから構成される。
【０００７】前記速度制御系は、キャプスタンモータ１
に取付けられたＦＧ回路３の出力から、キャプスタンモ
ータ１の実際の回転速度を検出する。検出された回転速
度は、速度エラー算出器８において、そのときの再生モ
ードに応じた適正な回転速度に基づいて定められた基準
値ｒｅｆ１と比較され、基準値とのずれが算出される。
この算出された速度誤差は、アンプ１１によってＫｓ倍
にされ、さらにアンプ１４によってＫａ倍にされた後
に、モータドライバー１６に与えられる。モータドライ
バー１６は、増幅された速度誤差信号に応答してキャプ
スタンモータ１の速度を目標値に近付けるように制御す
る。
に取付けられたＦＧ回路３の出力から、キャプスタンモ
ータ１の実際の回転速度を検出する。検出された回転速
度は、速度エラー算出器８において、そのときの再生モ
ードに応じた適正な回転速度に基づいて定められた基準
値ｒｅｆ１と比較され、基準値とのずれが算出される。
この算出された速度誤差は、アンプ１１によってＫｓ倍
にされ、さらにアンプ１４によってＫａ倍にされた後
に、モータドライバー１６に与えられる。モータドライ
バー１６は、増幅された速度誤差信号に応答してキャプ
スタンモータ１の速度を目標値に近付けるように制御す
る。
【０００８】次に位相制御系の動作を説明する。磁気ヘ
ッド５によって再生されたコントロールパルスは、ＣＴ
Ｌアンプ６を通して位相エラー算出器９に与えられる。
位相エラー算出器９は、増幅されたコントロールパルス
と、垂直同期信号に基づいて作成された基準信号ｒｅｆ
２とを比較し、コントロールパルスと基準信号ｒｅｆ２
との位相差を位相誤差信号として検出する。そして、検
出結果はアンプ１３に与えられ、アンプ１３は位相誤差
信号をＫｐ倍に減衰し、積分器１０の遅延回路１０ｂに
与える。
ッド５によって再生されたコントロールパルスは、ＣＴ
Ｌアンプ６を通して位相エラー算出器９に与えられる。
位相エラー算出器９は、増幅されたコントロールパルス
と、垂直同期信号に基づいて作成された基準信号ｒｅｆ
２とを比較し、コントロールパルスと基準信号ｒｅｆ２
との位相差を位相誤差信号として検出する。そして、検
出結果はアンプ１３に与えられ、アンプ１３は位相誤差
信号をＫｐ倍に減衰し、積分器１０の遅延回路１０ｂに
与える。
【０００９】次に速度積分系の動作を説明する。加算器
１０ａは、遅延回路１０ｂに蓄積された値にキャプスタ
ンモータ１の１回転ごとに入力される速度誤差信号を加
算する。遅延回路１０ｂは加算器１０ａの出力とアンプ
１３からの出力とを加算し、加算結果を加算器１０ａに
与える。加算器１５は、アンプ１２によりＫｓｉ倍され
た値と、アンプ１１によりＫＳ倍された速度誤差信号と
を加算し、アンプ１４に与える。
１０ａは、遅延回路１０ｂに蓄積された値にキャプスタ
ンモータ１の１回転ごとに入力される速度誤差信号を加
算する。遅延回路１０ｂは加算器１０ａの出力とアンプ
１３からの出力とを加算し、加算結果を加算器１０ａに
与える。加算器１５は、アンプ１２によりＫｓｉ倍され
た値と、アンプ１１によりＫＳ倍された速度誤差信号と
を加算し、アンプ１４に与える。
【００１０】以上説明したごとく、速度制御系によって
キャプスタンモータの回転速度を制御して、ほほ一定の
目標値に引込んだ後に、位相制御系によってコントロー
ルパルスと垂直同期信号に基づいて作成された基準信号
とを比較して、回転位相を制御する。このようにして速
度制御系、速度積分系、および位相制御系による制御を
行なうことにより、キャプスタンモータ１の回転周期
（ほぼ１ＫＨｚ）で位相ロックをかけることになるた
め、速度制御系と位相制御系によって制御する一般のモ
ータ制御装置と比較して、位相ゲインが大幅に向上す
る。
キャプスタンモータの回転速度を制御して、ほほ一定の
目標値に引込んだ後に、位相制御系によってコントロー
ルパルスと垂直同期信号に基づいて作成された基準信号
とを比較して、回転位相を制御する。このようにして速
度制御系、速度積分系、および位相制御系による制御を
行なうことにより、キャプスタンモータ１の回転周期
（ほぼ１ＫＨｚ）で位相ロックをかけることになるた
め、速度制御系と位相制御系によって制御する一般のモ
ータ制御装置と比較して、位相ゲインが大幅に向上す
る。
【００１１】
【発明が解決しようとする課題】しかしながら、キャプ
スタンモータ１の回転速度が目標値になった状態におい
ては、位相誤差信号の値は大きく、しかも速度積分系の
ゲインはアンプ１３のゲインよりも高いため、位相ロッ
クするまでにかなり時間がかかることになる。
スタンモータ１の回転速度が目標値になった状態におい
ては、位相誤差信号の値は大きく、しかも速度積分系の
ゲインはアンプ１３のゲインよりも高いため、位相ロッ
クするまでにかなり時間がかかることになる。
【００１２】また、この問題を解消するためには、アン
プ１３のゲインを切替えることも考えられるが、アンプ
１３のゲインを切替えるときに、制御系が乱れることに
なり、スムーズな立上りとはならないという問題があ
る。
プ１３のゲインを切替えることも考えられるが、アンプ
１３のゲインを切替えるときに、制御系が乱れることに
なり、スムーズな立上りとはならないという問題があ
る。
【００１３】それゆえに、この発明の目的は位相制御の
開始から位相ロックに至るまでの時間を短縮するととも
に、スムーズに位相ロックに引込むことのできるサーボ
制御装置を提供することにある。
開始から位相ロックに至るまでの時間を短縮するととも
に、スムーズに位相ロックに引込むことのできるサーボ
制御装置を提供することにある。
【００１４】
【課題を解決するための手段】この目的を達成するため
にこの発明に係るサーボ制御装置は、所定の繰返しパル
スが記録された信号記録媒体を、回転もしくは走行させ
るためのモータに駆動信号を与えて速度制御および位相
制御するように、以下の特徴を有する。すなわち、モー
タの回転速度と所定の速度基準値とを比較して速度誤差
信号を発生する手段と、発生された速度誤差信号に基づ
いてモータの回転速度が所定速度基準値に達した速度ロ
ック状態にあるか否か判定して出力する速度ロック判定
手段と、モータの回転に伴って検出される所定の繰返し
パルスと所定の基準値とを比較して位相誤差信号を発生
する手段と、速度ロック判定手段の判定出力を入力する
とともに、速度誤差信号を逐次入力して積分し、判定出
力が速度ロック状態を示すときは与えられる所定信号を
積分値に代入した結果信号に基づいてモータに駆動信号
を与え、判定出力が非速度ロック状態を示すときは与え
られる所定信号と積分値とを加算した結果信号に基づい
てモータに駆動信号を与える制御手段と、位相誤差信号
出力切換手段とを備える。そして位相誤差信号出力切換
手段は、発生された位相誤差信号と速度ロック判定手段
の判定出力とが入力されて、判定出力が速度ロック状態
を示すときには入力した位相誤差信号を所定信号として
制御手段に出力し、非速度ロック状態を示すときには入
力した位相誤差信号を減衰して所定信号と上て制御手段
に出力する。
にこの発明に係るサーボ制御装置は、所定の繰返しパル
スが記録された信号記録媒体を、回転もしくは走行させ
るためのモータに駆動信号を与えて速度制御および位相
制御するように、以下の特徴を有する。すなわち、モー
タの回転速度と所定の速度基準値とを比較して速度誤差
信号を発生する手段と、発生された速度誤差信号に基づ
いてモータの回転速度が所定速度基準値に達した速度ロ
ック状態にあるか否か判定して出力する速度ロック判定
手段と、モータの回転に伴って検出される所定の繰返し
パルスと所定の基準値とを比較して位相誤差信号を発生
する手段と、速度ロック判定手段の判定出力を入力する
とともに、速度誤差信号を逐次入力して積分し、判定出
力が速度ロック状態を示すときは与えられる所定信号を
積分値に代入した結果信号に基づいてモータに駆動信号
を与え、判定出力が非速度ロック状態を示すときは与え
られる所定信号と積分値とを加算した結果信号に基づい
てモータに駆動信号を与える制御手段と、位相誤差信号
出力切換手段とを備える。そして位相誤差信号出力切換
手段は、発生された位相誤差信号と速度ロック判定手段
の判定出力とが入力されて、判定出力が速度ロック状態
を示すときには入力した位相誤差信号を所定信号として
制御手段に出力し、非速度ロック状態を示すときには入
力した位相誤差信号を減衰して所定信号と上て制御手段
に出力する。
【００１５】
【作用】以上の本発明では、速度誤差信号の値が目標値
に近付いた場合には、減衰されてない位相誤差信号を選
択し、減衰されてない位相誤差信号を、速度誤差信号の
積分値に代入しているため、位相制御の開始時点におけ
る制御量は従来例と比較して大きくなる。したがって、
位相制御における立上り時間が短縮されることになる。
また、ゲインの切替えを行なっていないため、系を乱す
こともない。
に近付いた場合には、減衰されてない位相誤差信号を選
択し、減衰されてない位相誤差信号を、速度誤差信号の
積分値に代入しているため、位相制御の開始時点におけ
る制御量は従来例と比較して大きくなる。したがって、
位相制御における立上り時間が短縮されることになる。
また、ゲインの切替えを行なっていないため、系を乱す
こともない。
【００１６】
【実施例】以下、本発明をＶＴＲのキャプスタンモータ
の制御装置を例にして説明する。
の制御装置を例にして説明する。
【００１７】図１は、本発明の一実施例を示すブロック
図である。同図を参照して、図２に示した装置の相違
は、キャプスタンモータ１の回転速度が目標値に近付い
たときに、減衰されていない位相誤差信号を速度誤差信
号の積分値に代入する回路Ａが設けられていることであ
る。なお、図２と同じ回路には同一の符号を付し、その
説明は適宜省略する。
図である。同図を参照して、図２に示した装置の相違
は、キャプスタンモータ１の回転速度が目標値に近付い
たときに、減衰されていない位相誤差信号を速度誤差信
号の積分値に代入する回路Ａが設けられていることであ
る。なお、図２と同じ回路には同一の符号を付し、その
説明は適宜省略する。
【００１８】代入回路Ａは、速度ロック判定回路２０
と、Ｄ−ＦＦ回路２１および２２と、ＥＸ−ＯＲゲート
２３と、選択回路２４と、クリア入力端子を有する遅延
回路２５とを含む。速度ロック判定回路２０は、速度エ
ラー算出器８の出力が目標値に基づいて定められたある
基準範囲に入っているかどうかを判定し、基準範囲に入
っている場合には、「１」を出力する。Ｄ−ＦＦ回路２
１は、入力端子Ｄが速度ロック判定回路２０の出力に接
続され、ＦＧアンプ４からの回転パルス信号に応答して
入力端子Ｄの状態を出力する。Ｄ−ＦＦ回路２２は、そ
の入力端子ＤがＤ−ＦＦ回路２１の出力端子Ｑに接続さ
れ、ＦＧアンプ４からの回転パルスに応答して、入力端
子の状態を出力する。ＥＸ−ＯＲゲート２３は、入力端
子がＤ−ＦＦ回路２１および２２の出力端子に接続さ
れ、出力が選択回路２４および積分器１０の遅延回路２
５に接続される。選択回路２４は、位相エラー算出器９
とアンプ１３に接続され、ＥＸ−ＯＲゲート２３の出力
が「１」のとき、位相エラー算出器９の出力、すなわち
減衰されていない位相誤差信号を選択する。逆に、ＥＸ
−ＯＲゲート２３の出力が「Ｏ」のとき、アンプ１３の
出力、すなわち減衰された位相誤差信号を選択する。遅
延回路２５は、選択回路２４の出力に接続され、ＥＸ−
ＯＲゲート２３からの信号が「１」の場合には、蓄積し
た内容をクリアして、減衰されていない位相誤差信号を
取込む。
と、Ｄ−ＦＦ回路２１および２２と、ＥＸ−ＯＲゲート
２３と、選択回路２４と、クリア入力端子を有する遅延
回路２５とを含む。速度ロック判定回路２０は、速度エ
ラー算出器８の出力が目標値に基づいて定められたある
基準範囲に入っているかどうかを判定し、基準範囲に入
っている場合には、「１」を出力する。Ｄ−ＦＦ回路２
１は、入力端子Ｄが速度ロック判定回路２０の出力に接
続され、ＦＧアンプ４からの回転パルス信号に応答して
入力端子Ｄの状態を出力する。Ｄ−ＦＦ回路２２は、そ
の入力端子ＤがＤ−ＦＦ回路２１の出力端子Ｑに接続さ
れ、ＦＧアンプ４からの回転パルスに応答して、入力端
子の状態を出力する。ＥＸ−ＯＲゲート２３は、入力端
子がＤ−ＦＦ回路２１および２２の出力端子に接続さ
れ、出力が選択回路２４および積分器１０の遅延回路２
５に接続される。選択回路２４は、位相エラー算出器９
とアンプ１３に接続され、ＥＸ−ＯＲゲート２３の出力
が「１」のとき、位相エラー算出器９の出力、すなわち
減衰されていない位相誤差信号を選択する。逆に、ＥＸ
−ＯＲゲート２３の出力が「Ｏ」のとき、アンプ１３の
出力、すなわち減衰された位相誤差信号を選択する。遅
延回路２５は、選択回路２４の出力に接続され、ＥＸ−
ＯＲゲート２３からの信号が「１」の場合には、蓄積し
た内容をクリアして、減衰されていない位相誤差信号を
取込む。
【００１９】以下、図１のサーボ制御装置の動作を説明
する。キャプスタンモータ１に取付けられたＦＧ回路３
によって検出された回転周波数は、ＦＧアンプ４によっ
て増幅された後、マイクロコンピュータ７の速度エラー
算出器８、Ｄ−ＦＦ回路２１、Ｄ−ＦＦ回路２２に与え
られる。また、磁気テープ２に記録されたコントロール
信号は、磁気ヘッド５によって再生される。再生された
コントロール信号は、ＣＴＬアンプ６によって増幅され
た後、マイクロコンピュータ７の位相エラー算出器９に
与えられる。マイクロコンピュータ７の速度エラー算出
器８は、ＦＧアンプ４からの速度信号と基準値ｒｅｆ１
とを比較して、速度誤差を算出し、この速度誤差をアン
プ１１に与えるとともに、積分器１０に与える。アンプ
１１に与えられた速度誤差信号は、Ｋｓ倍された後、加
算器１５に与えられる。加算器１５に与えられた速度誤
差信号は、アンプ１４によってＫａ倍された後、モータ
ドライバー１６に与えられる。モータドライバー１６
は、アンプ１１およびアンプ１４によって増幅されたデ
ジタル信号である速度誤差信号をアナログ信号に変換
し、キャプスタンモータ１に与える。
する。キャプスタンモータ１に取付けられたＦＧ回路３
によって検出された回転周波数は、ＦＧアンプ４によっ
て増幅された後、マイクロコンピュータ７の速度エラー
算出器８、Ｄ−ＦＦ回路２１、Ｄ−ＦＦ回路２２に与え
られる。また、磁気テープ２に記録されたコントロール
信号は、磁気ヘッド５によって再生される。再生された
コントロール信号は、ＣＴＬアンプ６によって増幅され
た後、マイクロコンピュータ７の位相エラー算出器９に
与えられる。マイクロコンピュータ７の速度エラー算出
器８は、ＦＧアンプ４からの速度信号と基準値ｒｅｆ１
とを比較して、速度誤差を算出し、この速度誤差をアン
プ１１に与えるとともに、積分器１０に与える。アンプ
１１に与えられた速度誤差信号は、Ｋｓ倍された後、加
算器１５に与えられる。加算器１５に与えられた速度誤
差信号は、アンプ１４によってＫａ倍された後、モータ
ドライバー１６に与えられる。モータドライバー１６
は、アンプ１１およびアンプ１４によって増幅されたデ
ジタル信号である速度誤差信号をアナログ信号に変換
し、キャプスタンモータ１に与える。
【００２０】マイクロコンピュータ７の位相エラー算出
器９は、ＣＴＬアンプ６からのコントロール信号と、垂
直同期信号に基づいて作成された基準信号ｒｅｆ２とを
比較して、位相誤差を算出し、算出した位相誤差をアン
プ１３および代入回路Ａに与える。アンプ１３に与えら
れた位相誤差信号はアンプ１３によってＫｐ倍に減衰さ
れた後、積分器１０の遅延回路２５に与えられる。この
ようにして制御することにより、キャプスタンモータ１
の回転速度が目標値に近づき、速度エラー算出器８から
出力される速度誤差の値が所定の範囲よりも小さくなる
と、速度ロック判定回路２０から「１」が出力される。
速度ロック判定回路２０の出力が「１」の場合には、Ｄ
−ＦＦ回路２１の出力およびＤ−ＦＦ回路２２の出力が
順番に「１」となるが、Ｄ−ＦＦ回路２１の出力が
「１」、Ｄ−ＦＦ回路２２の出力が「０」のとき、ＥＸ
−ＯＲゲート２３の出力は「１」となる。すなわち、Ｅ
Ｘ−ＯＲゲート２３の出力が「１」になるのは、速度ロ
ックした後において、ＦＧアンプ４から出力される１回
目のパルスに対してのみである。
器９は、ＣＴＬアンプ６からのコントロール信号と、垂
直同期信号に基づいて作成された基準信号ｒｅｆ２とを
比較して、位相誤差を算出し、算出した位相誤差をアン
プ１３および代入回路Ａに与える。アンプ１３に与えら
れた位相誤差信号はアンプ１３によってＫｐ倍に減衰さ
れた後、積分器１０の遅延回路２５に与えられる。この
ようにして制御することにより、キャプスタンモータ１
の回転速度が目標値に近づき、速度エラー算出器８から
出力される速度誤差の値が所定の範囲よりも小さくなる
と、速度ロック判定回路２０から「１」が出力される。
速度ロック判定回路２０の出力が「１」の場合には、Ｄ
−ＦＦ回路２１の出力およびＤ−ＦＦ回路２２の出力が
順番に「１」となるが、Ｄ−ＦＦ回路２１の出力が
「１」、Ｄ−ＦＦ回路２２の出力が「０」のとき、ＥＸ
−ＯＲゲート２３の出力は「１」となる。すなわち、Ｅ
Ｘ−ＯＲゲート２３の出力が「１」になるのは、速度ロ
ックした後において、ＦＧアンプ４から出力される１回
目のパルスに対してのみである。
【００２１】このＥＸ−ＯＲゲート２３の出力「１」に
応答して、選択回路２４は位相エラー算出器９の出力す
なわち、減衰されていない位相誤差信号を選択する。こ
の選択された誤差信号を遅延回路２５に与える。遅延回
路２５は、先に出力されているＥＸ−ＯＲゲート２３の
出力「１」に応答して、蓄積した内容をクリアしてお
り、クリアした後に入力される位相エラー算出器９から
の信号を取込む。この減衰されてない位相誤差信号の値
は、アンプ１３の出力よりも大きいため、制御量は大き
くなる。この結果、キャプスタンモータ１は急速に位相
同期状態に引込まれる。
応答して、選択回路２４は位相エラー算出器９の出力す
なわち、減衰されていない位相誤差信号を選択する。こ
の選択された誤差信号を遅延回路２５に与える。遅延回
路２５は、先に出力されているＥＸ−ＯＲゲート２３の
出力「１」に応答して、蓄積した内容をクリアしてお
り、クリアした後に入力される位相エラー算出器９から
の信号を取込む。この減衰されてない位相誤差信号の値
は、アンプ１３の出力よりも大きいため、制御量は大き
くなる。この結果、キャプスタンモータ１は急速に位相
同期状態に引込まれる。
【００２２】なお、以上の実施例では、ＶＴＲのキャプ
スタンモータのサーボ制御を例にして説明したが、ＶＴ
Ｒのキャプスタンモータの制御に変えて、ＤＡＴにキャ
プスタンモータの制御やコンパクトディスクプレーヤの
回転モータの制御を行なうようにしてもよい。
スタンモータのサーボ制御を例にして説明したが、ＶＴ
Ｒのキャプスタンモータの制御に変えて、ＤＡＴにキャ
プスタンモータの制御やコンパクトディスクプレーヤの
回転モータの制御を行なうようにしてもよい。
【００２３】
【発明の効果】以上の本発明であれば、位相制御の開始
時において、速度誤差信号の値が目標の速度に近付いた
場合には、減衰されていない位相誤差信号を速度積分値
に代入しているため、従来例と比較して制御量を大きく
することができ、モータの回転位相を急速に位相同期状
態に引込むことができる。この結果、位相ロックに至る
までの時間を大幅に短縮することができる。また、位相
制御系のゲインを切替えていないため、サーボ系が乱れ
ることもないという特有の効果が得られる。
時において、速度誤差信号の値が目標の速度に近付いた
場合には、減衰されていない位相誤差信号を速度積分値
に代入しているため、従来例と比較して制御量を大きく
することができ、モータの回転位相を急速に位相同期状
態に引込むことができる。この結果、位相ロックに至る
までの時間を大幅に短縮することができる。また、位相
制御系のゲインを切替えていないため、サーボ系が乱れ
ることもないという特有の効果が得られる。
【図１】ＶＴＲのキャプスタンモータの制御装置を示す
ブロック図である。
ブロック図である。
【図２】従来のサーボ制御装置のブロック図である。
１ キャプスタンモータ ２ 磁気テープ ７ マイクロコンピュータ ８ 速度エラー算出器 ９ 位相エラー算出器 １０ 積分器 １１〜１４ アンプ １５ 加算器 Ａ 代入回路 ２０ 速度ロック判定回路 ２１、２２ Ｄ−ＦＦ回路 ２３ ＥＸ−ＯＲゲート ２４ 選択回路 ２５ 遅延回路
Claims (1)
- 【請求項１】 所定の繰返しパルスが記録された信号記
録媒体を、回転もしくは走行させるためのモータに駆動
信号を与えて速度制御および位相制御するサーボ制御装
置であって、 前記モータの回転速度と所定の速度基準値とを比較して
速度誤差信号を発生する手段と、前記速度誤差信号に基づいて前記回転速度が前記所定速
度基準値に達した速度ロック状態にあるか否かを判定し
て出力する速度ロック判定手段と、 前記モータの回転に伴って検出される前記 所定の繰返し
パルスと所定の基準値とを比較して位相誤差信号を発生
する手段と、前記速度ロック判定手段の判定出力を入力するととも
に、前記速度誤差信号を逐次入力して積分し、前記判定
出力が前記速度ロック状態を示すときは与えられる所定
信号を積分値に代入した結果信号に基づいて前記モータ
に前記駆動信号を与え、前記判定出力が非速度ロック状
態を示すときは与えられる所定信号と積分値とを加算し
た結果信号に基づいて前記モータに前記駆動信号を与え
る制御手段と、 位相誤差信号出力切換手段とを備え、 前記位相誤差信号出力切換手段は、発生された前記位相
誤差信号と前記速度ロック判定手段の判定出力とが入力
されて、前記判定出力が前記速度ロック状態を示すとき
には入力した前記位相誤差信号を前記所定信号として前
記制御手段に出力し、非速度ロック状態を示すときには
入力した前記位相誤差信号を減衰して前記所定信号とし
て前記制御手段に出力することを特徴とする、 サーボ制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016478A JP2881035B2 (ja) | 1991-02-07 | 1991-02-07 | サーボ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016478A JP2881035B2 (ja) | 1991-02-07 | 1991-02-07 | サーボ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255487A JPH04255487A (ja) | 1992-09-10 |
| JP2881035B2 true JP2881035B2 (ja) | 1999-04-12 |
Family
ID=11917392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016478A Expired - Fee Related JP2881035B2 (ja) | 1991-02-07 | 1991-02-07 | サーボ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881035B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181987A (ja) * | 1983-03-30 | 1984-10-16 | Canon Inc | 映画撮影装置 |
| JPH02197283A (ja) * | 1989-01-24 | 1990-08-03 | Canon Inc | 回転制御装置 |
-
1991
- 1991-02-07 JP JP3016478A patent/JP2881035B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04255487A (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2881035B2 (ja) | サーボ制御装置 | |
| JP3153928B2 (ja) | 信号再生装置 | |
| US5239245A (en) | Method of controlling rotational speeds and phases of a drum motor and a capstan motor in a vcr | |
| JPH0544908Y2 (ja) | ||
| JPH0729256A (ja) | ヘリカル走査型の磁気記録再生装置 | |
| KR200262019Y1 (ko) | 타임 랩스 비디오 카세트 레코더의 캡스턴 위상 제어 회로 | |
| JP4065469B2 (ja) | 再生方法及び装置 | |
| JP2825171B2 (ja) | 磁気記録再生装置 | |
| JP2563610B2 (ja) | 磁気記録再生装置 | |
| JP2625455B2 (ja) | 磁気記録再生装置の制御装置 | |
| JP2673038B2 (ja) | Ｄａｔのアフレコ装置 | |
| JPH0648582Y2 (ja) | 磁気記録再生装置 | |
| KR970005048Y1 (ko) | 가변속 데이타 기록재생장치 | |
| US5809205A (en) | Automatic tracking apparatus and method for a hifi video cassette recorder | |
| JPH0689487A (ja) | 回転ヘッド型再生装置 | |
| JP3225629B2 (ja) | 再生装置 | |
| JPH03113858A (ja) | 記録信号再生装置 | |
| JPS6240664A (ja) | デイスク再生装置のデ−タスライス回路 | |
| JPH06131743A (ja) | 磁気記録再生装置 | |
| JPS6262462A (ja) | 磁気記録再生装置 | |
| JPH0562297A (ja) | モータブレーキ制御装置 | |
| KR930010946A (ko) | 비데오의 더빙시 에러 방지회로 | |
| JPH04129484A (ja) | 磁気記録再生装置 | |
| JPS63152001A (ja) | 磁気記録再生装置 | |
| JPH0660492A (ja) | キャプスタンモーター制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |