JP2568101Y2

JP2568101Y2 - 半導体アナログスイッチ

Info

Publication number: JP2568101Y2
Application number: JP1989001856U
Authority: JP
Inventors: 久雄北爪; 惣篠原; 健彦蓑輪
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-01-11
Filing date: 1989-01-11
Publication date: 1998-04-08
Anticipated expiration: 2004-01-11
Also published as: JPH0293839U

Description

【考案の詳細な説明】（イ）産業上の利用分野本考案は、マルチプレクサ回路のスイッチ回路や、音
響装置の音量調節器等に用いられる半導体アナログスイ
ッチに関する。

（ロ）従来の技術従来の半導体アナログスイッチは、第２図に示される
如く、Ｎ型半導体領域（１）内に形成されたＰ−MOS
（２）とＰウエル（３）内に形成されたＮ−MOS（４）
とが並列接続され、各MOS（２）（４）のゲート電極
（５）（６）に合い反するレベルの制御信号CK及び＊CK
を印加することによって制御される。

このＰ−MOS（２）とＮ−MOS（４）は、同一のチャン
ネル長Ln、Lpとチャンネル幅Wn、Wpで形成されている。
このような半導体アナログスイッチは、特開昭58−9423
2号公報に詳細に記載されている。

ところが、半導体アナログスイッチのオン抵抗特性
は、チャンネル長とチャンネル幅の比W/Lによって決定
されるのであるが、Ｐ−MOSは、電子移動度がＮ−MOSに
比べて低いため、Ｐ−MOS（２）とＮ−MOS（４）のオン
抵抗が異なってしまった。

そこで、第３図に示すごとく、Ｐ−MOSとＮ−MOSのオ
ン抵抗を等しくするために、Ｐ−MOS（７）のチャンネ
ル幅WpをＮ−MOS（８）のチャンネル幅Wnより長く形成
することが知られている。

（ハ）考案が解決しようとする課題しかしながら、第３図に示された半導体アナログスイ
ッチでは、オン抵抗特性を維持しながら設計面積を最小
とするには最適であるが、互いの面積が異なるために、
半導体アナログスイッチがオン及びオフするときに、切
り替えノイズが信号ラインに発生してしまう欠点があっ
た。

即ち、Ｐ−MOS（７）のゲートとチャンネル間の容量
がＮ−MOS（８）のゲートとチャンネル間の容量より大
きいため、第４図（ａ）の如く、半導体アナログスイッ
チの入出力が中点電位にバイアスされている場合、Ｐ−
MOS（７）に充電される電荷量は、Ｎ−MOS（８）の電荷
量より多くなる。この時、各々のゲート電極の電圧が反
転すると、第４図（ｂ）の如く、電荷がＰ−MOS（７）
とＮ−MOS（８）の間で移動する。ところが、Ｐ−MOS
（７）とＮ−MOS（８）に充電された電荷がことなるた
め、余った電荷が信号の入出力に流れだし、これがノイ
ズとなっていた。

（ニ）課題を解決するための手段本考案は、上述した点に鑑みて創作されたものであ
り、ＰチャンネルMOSトランジスタとＮチャンネルの各
々のチャンネル幅とチャンネル長を互いに異ならしめる
と共にＰチャンネルMOSトランジスタとＮチャンネルの
各々のゲート面積を等しくするものであり、更に、Ｐチ
ャンネルMOSトランジスタとＮチャンネルのオン抵抗を
等しくすることにより、容量の差によるノイズの発生を
防止するものである。

（ホ）作用上述の手段によれば、Ｐ−MOSトランジスタのサイズ
を、Ｎ−MOSトランジスタのオン抵抗と等しくなるよう
にして、チャンネル長とチャンネル幅を拡大し、ゲート
面積を等しくするので、互いのゲート容量が等しくな
り、半導体アナログスイッチのオン及びオフ時に余った
電化が信号ラインに流れ込むことがなくなり、ノイズの
発生が防止できる。

（ヘ）実施例第１図は、本考案の実施例を示す平面図である。Ｎ−
MOS（９）は、Ｎ型半導体（10）のＰウエル内（11）に形成され、そのチャンネル長Lnは、従来のチ
ャンネル長より長く、また、チャンネル幅Wnは、短く形
成されている。一方、Ｐ−MOS（12）は、Ｎ型半導体（1
0）内に形成され、そのチャンネル長Lpは、Ｎ−MOS
（９）のチャンネル長Lnより短く、チャンネル幅Wpは、
Ｎ−MOS（９）のチャンネル幅Wnより長く形成される。
この時、各MOS（９）（12）のW/Lによって決定されるオ
ン抵抗は、ＮチャンネルとＰチャンネルの電子移動度を
考えて、互いに等しくなり、また、各々のゲート面積、
Wn×LnとWp×Lpも、等しくなるように設計される。

即ち、一般に、各MOS（９）（12）のオン抵抗は、各
々、Lp/μpCoWp（VG−VT）及びLn/μnCoWn（VG−VT）で
表されるので、まず、これらのオン抵抗を等しくするた
めには、下式（１）を満足さればよい。

Wn/Ln＝（μp/μｎ）Wp/Lp……（１）尚、μp,μｎは移動度、Coは単位面積当たりの絶縁体
容量、VGはゲート電圧、VTはしきい値電圧である。

更に、各MOS（９）（12）のゲート面積を等しくする
ためには、下式（２）を満足さればよい。

Wn×Ln＝Wp×Lp……（２）つまり、（１）式と（２）式を共に満足するように、
各MOSのチャンネル長及びチャンネル幅を決定すればよ
い。そして、（２）式を満足することによって、Ｎ−MO
S（９）のゲート容量とＰ−MOS（12）のゲート容量が等
しくなっている。

また、Ｐ−MOS（９）のソース（ドレイン）とＮ−MOS
（12）のソース（ドレイン）の各々は、互いに接続さ
れ、入力信号端子（13）と出力端子（14）に接続され
る。さらに、Ｐ−MOS（９）とＮ−MOS（12）のゲート電
極（15）（16）には、合い異なるレベルの制御信号CK、
＊CKが印加される。

第１図に示された半導体スイッチにおいて、第４図
（ａ）の如く、入力端子（13）と出力端子（14）に中間
電圧が印加されているとき、Ｐ−MOS（９）とＮ−MOS
（12）のゲート容量に各々蓄積された電荷は、等しくな
る。従って、ゲート電極に印加された制御信号が反転し
た場合には、Ｐ−MOS（９）とＮ−MOS（12）の電荷がそ
っくり入れ替わり、信号ラインには流れ出さないのであ
る。

（ト）考案の効果上述の如く、本考案によれば、半導体アナログスイッ
チのオン抵抗特性を悪化させることなく、ノイズの発生
を防止できるので、高品質化が図れる利点がある。特
に、音響機器の音量調節器やデジタル機器のマルチプレ
クサに利用した場合の効果は大となる。

【図面の簡単な説明】

第１図は本考案の実施例を示す平面図、第２図及び第３
図は、従来技術を示す平面図、第４図（ａ）（ｂ）は、
第３図に示されたアナログスイッチの動作を示す図であ
る。（９）…Ｐ−MOS、（10）…Ｎ型半導体、（11）…Ｐウ
エル、（12）…Ｎ−MOS、（13）…入力端子、（14）…
出力端子、（15）（16）…ゲート電極

───────────────────────────────────────────────────── フロントページの続き (72)考案者蓑輪健彦大阪府守口市京阪本通２丁目18番地三洋電機株式会社内 (56)参考文献特開昭59−117318（ＪＰ，Ａ) 特開平１−175410（ＪＰ，Ａ) 特開昭59−94923（ＪＰ，Ａ) 実開平２−28141（ＪＰ，Ｕ)

Claims

(57)【実用新案登録請求の範囲】

【請求項１】ＰチャンネルMOSトランジスタとＮチャン
ネルMOSトランジスタとが並列接続され、各々が合い反
するレベルの信号によって制御される半導体アナログス
イッチにおいて、前記ＰチャンネルMOSトランジスタと
ＮチャンネルMOSトランジスタの各々のチャンネル幅と
チャンネル長を互いに異ならしめ、前記ＰチャンネルMO
SトランジスタとＮチャンネルMOSトランジスタの各々の
ゲート面積を等しくすると共に、前記ＰチャンネルMOS
トランジスタとＮチャンネルMOSトランジスタの各々の
オン抵抗を等しくすることを特徴とする半導体アナログ
スイッチ。