KR100261561B1 - 스위치드 커런트 메모리셀 - Google Patents
스위치드 커런트 메모리셀 Download PDFInfo
- Publication number
- KR100261561B1 KR100261561B1 KR1019970065203A KR19970065203A KR100261561B1 KR 100261561 B1 KR100261561 B1 KR 100261561B1 KR 1019970065203 A KR1019970065203 A KR 1019970065203A KR 19970065203 A KR19970065203 A KR 19970065203A KR 100261561 B1 KR100261561 B1 KR 100261561B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- memory cell
- switched
- pmos transistor
- control signal
- Prior art date
Links
- 230000009977 dual effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 스위치드 커런트 메모리셀에 관한 것으로, 종래 스위치드 커런트 메모리셀은 이중 스위칭동작의 스위치드 커런트 메모리셀은 비록 입력전류에 의한 오류전류의 발생은 방지하였으나, 스위칭동작에 따른 기준전압에 의한 오류를 발생함으로써 정확한 신호의 전달을 할 수 없는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 입력전류를 입력받아 제어신호에 따른 이중 스위칭동작을 통해 상기 입력전류의 위상을 반전한 출력전류 및 스위칭동작에 따른 오류전류를 출력하는 스위치드 커런트 메모리셀에 있어서, 상기 스위치드 커런트 메모리셀과 출력단을 공유하며 입력전류의 입력 없이 상기 스위치드 커런트 메모리셀에 입력되는 제어신호에 따라 이중 스위칭동작 되어 스위칭동작에 따른 오류전류의 위상을 반전하여 출력하는 더미셀부를 더 포함하여, 이중 스위칭동작에 따른 메모리셀의 오류전류를 더미셀부의 오류전류를 사용하여 상쇄시킴으로써, 입력전류의 위상을 반전한 출력전류를 출력하여 정확한 신호를 전달하는 효과가 있다.
Description
본 발명은 스위치드 커런트 메모리셀에 관한 것으로, 특히 더미셀을 이용하여 스위치드 커런트 메모리셀의 오동작을 방지하는데 적당하도록 한 스위치드 커런트 메모리셀에 관한 것이다.
일반적으로, 전압을 이용하는 메모리셀에 비해 동작 속도가 빠른 전류를 신호전달원으로 이용하는 스위치드 커런트 메모리셀이 개발되고 있으나, 이 스위치드 커런트 메모리셀은 스위치 트랜지스터의 클럭 피드 쓰루(CLOCK FEEDTHROUGH), 메모리 트랜지스터의 채널길이 변조 등과 같은 요인에 의해 저장되는 데이터에 오류가 발생할 수 있으며, 이와 같은 종래 스위치드 커런트 메모리셀(SWITCHED CURRENT MEMORY CELL)을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 스위치드 커런트 메모리셀의 일반적인 회로도로서, 이에 도시한 바와 같이 기준전압(VREF)의 입력에 따라 전원전압(VDD)에 의한 전류를 흐르게 하는 피모스 트랜지스터(PM1)와; 입력전류(i)를 제어신호(1)에 따라 상기 피모스 트랜지스터(PM1)의 드레인 측에 인가하는 스위치(S1)와; 상기 피모스 트랜지스터(PM1)의 드레인 측에 축적된 전류를 제어신호(2)에 의해 출력전류(iout)로 하여 출력하는 스위치(S2)와; 상기 피모스 트랜지스터(PM1)의 드레인에 그 드레인이 접속되고, 상기 제어신호(1)에 따라 스위칭 제어되는 스위치(S3)를 통해 게이트에 인가되는 상기 피모스 트랜지스터(PM1)의 드레인측 전류에 따라 도통제어되며, 그 소스가 접지 된 엔모스 트랜지스터(NM1)로 구성된다.
이하, 상기와 같이 구성된 종래 스위치드 커런트 메모리셀의 동작을 설명한다.
먼저, 기준전압(VREF)이 소정 값으로 인가되어 상기 피모스 트랜지스터(PM1)를 도통시켜, 전원전압(VDD)에 의한 전류(I)를 흐르게 하고, 제어신호(1)가 고전위, 제어신호(2)가 저전위로 입력되면, 상기 피모스 트랜지스터(PM1)의 드레인에는 상기 전원전압(VDD)에 의한 전류(I)와, 상기 입력전류(i)가 함께 흐르게 된다.
이와 같은 동작으로, 상기 엔모스 트랜지스터(NM1)는 도통되고, 엔모스 트랜지스터(NM1)를 통해 상기 두 전류의 합(i+I)이 접지로 흐르게 된다. 이때, 상기 엔모스 트랜지스터(NM1)의 게이트와 소스에는 상기 엔모스 트랜지스터(NM1)의 게이트산화막에 의해 캐패시터(CM)가 형성된 것과 동일한 효과를 나타내어 소정의 전하를 축적하게 된다.
그 다음, 상기와 같은 동작상태에서 제어신호(1)가 저전위, 제어신호(2)가 고전위로 인가되면, 상기 입력전류(i)의 입력은 차단되고, 상기 엔모스 트랜지스터(NM1)의 게이트에 전류를 인가하는 스위치(S3) 또한 오픈 된다. 그러나, 상기 게이트에는 상기 캐패시터(CM)에 의해 일정한 전압이 유지되며, 이에 따라 상기 엔모스 트랜지스터(NM1)에는 상기 두 전류의 합(i+I)이 흐르게 된다.
이때, 상기 제어신호(2)의 입력에 의한 스위치(S2)가 닫히게 되면, 상기 출력신호는 상기 입력전류(i)와는 위상이 반대인 출력신호(iout)를 출력하게 된다.
그러나, 이때 메모리 캐패시터로 동작하는 캐패시터(CM)는 스위치(S3)가 열리면서, 그 스위치(S3)의 채널에 잔류하는 전하가 엔모스 트랜지스터(NM1)의 게이트로 유입되면서, 모스 트랜지스터(NM1)의 드레인 전류를 변화시켜, 이 변화된 전류가 출력전류(iout)로 출력된다. 이와 함께, 상기 엔모스 트랜지스터(NM1)의 드레인 게이트사이의 기생 캐패시턴스와 엔모스 트랜지스터(NM1)의 채널길이에 따른 출력전류(iout)의 변동이 심한 문제점이 있었다.
이와 같은 문제점을 해결하기 위해 이중 스위칭동작을 하는 스위치드 커런트 메모리가 제안되었으며, 이를 첨부한 도면을 참조하여 상세히 설명한다.
도2는 종래 이중 스위칭동작을 하는 스위치드 커런트 메모리셀의 회로도로서, 이에 도시한 바와 같이 제어신호(1a)에 따라 스위칭 제어되는 스위치(S1)를 통해 인가되는 기준전압(VREF)에 따라 도통제어되어, 전원전압(VDD)에 의한 전류를 흐르게 하는 피모스 트랜지스터(PM1)와; 상기 제어신호(1b)에 따라 피모스 트랜지스터(PM1)의 게이트와 드레인을 접속하는 스위치(S2)와; 제어신호(1)에 따라 스위칭 제어되어 상기 피모스 트랜지스터(PM1)의 드레인에 입력전류(i)를 인가하는 스위치(D3)와; 제어신호(2)에 따라 스위칭 제어되어 상기 피모스 트랜지스터(PM1)의 드레인측 전류를 출력전류(iout)로 하여 출력하는 스위치(S4)와; 상기 피모스 트랜지스터(PM1)의 드레인에 그 드레인이 접속되고, 상기 제어신호(1a)의 입력에 따라 스위칭 제어되는 스위치(S5)를 통해 게이트에 인가되는 상기 피모스 트랜지스터(PM1)의 드레인측 전류에 따라 도통제어되며, 그 소스가 접지된 엔모스 트랜지스터(NM1)로 구성된다.
이하, 상기와 같이 구성된 종래 스위치드 커런트 메모리셀의 동작을 설명한다.
먼저, 도3에 도시한 바와 같이 제어신호(1a,1)가 고전위로 인가되고, 제어신호(1b,2)가 저전위로 인가되는 구간(t1)에서는 상기 피모스 트랜지스터(PM1)의 게이트에 스위치(S1)를 통해 기준전압(VREF)이 인가되어, 피모스 트랜지스터(PM1)를 도통시켜, 그 피모스 트랜지스터(PM1)에 전원전압(VDD)에 의한 전류(I)가 흐르게 한다.
또한, 상기 스위치(S3)가 도통되어, 입력전류(i)가 피모스 트랜지스터(PM1)의 드레인으로 인가되며, 입력전류(i)와 피모스 트랜지스터(PM1)에 흐르는 전류(I)는 스위치(S5)가 닫힘에 의해 엔모스 트랜지스터(NM1)를 도통시키고, 그 엔모스 트랜지스터(NM1)에는 상기 입력전류(i)와 전원전압(VDD)에 의한 전류(I)가 흐르게 된다.
이때 역시 종래와 동일하게 엔모스 트랜지스터(NM1)의 게이트산화막에 의한 캐패시터(CM)가 소정의 전하를 축적하게 된다.
그 다음, 제어신호(1b,1)가 고전위로 인가되고, 제어신호(1a,2)가 저전위로 인가되는 구간(t2)에서는 상기 스위치(S1, S4, S5)가 열리게 되고, 이에 따라 엔모스 트랜지스터(NM1)의 게이트에는 전류의 공급이 차단되나, 캐패시터(CM)에 의해 그 엔모스 트랜지스터(NM1)의 드레인 전류는 유지되며, 게이트와 드레인이 접속된 피모스 트랜지스터(PM1)는 다이오드로 동작하게 되며, 이때 역시 종래 단일 스위칭동작의 스위치드 커런트 메모리셀과 동일한 이유로 오류전류(ierr)를 발생시킨다.
이때, 오류전류(ierr)는 상기 엔모스 트랜지스터(NM1)뿐만 아니라, 상기 다이오드로 동작하는 피모스 트랜지스터(PM1)의 드레인에도 흐르게 된다.
그 다음, 제어신호(1,1a,1b)가 모두 저전위로 인가되고, 제어신호(2)가 고전위로 인가되는 구간(t3)에서는 상기 스위치(S1,S2,S3,S5)가 모두 열리고, 스위치(S4)가 닫힘으로써, 출력전류(iout)가 출력된다. 이때의 출력전류(iout)는 입력전류(i)에 의한 오류전류(ierr)는 제거되나, 상기 피모스 트랜지스터(PM1)의 스위칭에 따른 오류전류가 함께 출력된다.
상기한 바와 같이 종래 단일 스위칭구조의 스위치드 커런트 메모리셀은 입력전류에 의해 발생하는 오류전류를 발생시켜, 정확한 동작이 용이하지 않고, 이중 스위칭동작의 스위치드 커런트 메모리셀은 비록 입력전류에 의한 오류전류의 발생은 방지하였으나, 역시 스위칭동작에 따른 기준전압에 의한 오류를 발생함으로써 이 또한 정확한 동작을 할 수 없는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 오류전류의 발생 없이 정확한 동작을 하는 스위치드 커런트 메모리셀을 제공함에 그 목적이 있다.
도1은 종래 단일 스위칭동작의 스위치드 커런트 메모리셀 회로도.
도2는 종래 이중 스위칭동작의 스위치드 커런트 메모리셀 회로도.
도3은 도2의 제어신호 파형도.
도4는 본 발명 이중 스위칭동작의 스위치드 커런트 메모리셀 회로도.
***도면의 주요 부분에 대한 부호의 설명***
1:메모리셀부 2:더미셀부
3:위상반전부
상기와 같은 목적은 입력전류를 입력받아 제어신호에 따른 이중 스위칭동작을 통해 상기 입력전류의 위상을 반전한 출력전류 및 스위칭동작에 따른 오류전류를 출력하는 스위치드 커런트 메모리셀에 있어서, 상기 스위치드 커런트 메모리셀과 출력단을 공유하며 입력전류의 입력 없이 상기 스위치드 커런트 메모리셀에 입력되는 제어신호에 따라 이중 스위칭동작 되어 스위칭동작에 따른 오류전류의 위상을 반전하여 출력하는 더미셀부를 더 포함하여 구성하여 상기 이중 스위칭동작에 따라 발생하는 오류전류를 상쇄함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
도4는 본 발명 스위치드 커런트 메모리셀의 회로도로서, 이에 도시한 바와 같이 종래 이중 스위칭동작의 메모리셀부(1)의 출력전류에 입력전류가 없는 더미셀부(2)의 출력을 반전한 신호를 가산하여 출력하도록 구성된다.
상기 더미셀부(2)는 제어신호(1a)에 따라 스위칭 제어되는 스위치(S6)를 통해 인가되는 기준전압(VREF)에 따라 도통제어되어, 전원전압(VDD)에 의한 전류를 흐르게 하는 피모스 트랜지스터(PM2)와; 제어신호(1b)에 따라 피모스 트랜지스터(PM2)의 게이트와 드레인을 접속하는 스위치(S7)와; 상기 피모스 트랜지스터(PM2)의 드레인에 그 드레인이 접속되고, 상기 제어신호(1a)의 입력에 따라 스위칭 제어되는 스위치(S8)를 통해 게이트에 인가되는 상기 피모스 트랜지스터(PM2)의 드레인측 전류에 따라 도통제어되며, 그 소스가 접지된 엔모스 트랜지스터(NM2)와; 상기 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM2)의 접점측 전류의 위상을 반전하여, 제어신호(2)의 제어에 따라 도통제어되는 스위치(S9)를 통해 상기 메모리셀부(1)의 출력단으로 출력하는 위상반전부(3)로 구성된다.
이하, 상기와 같이 구성된 본 발명 스위치드 커런트 메모리셀의 동작을 설명한다.
먼저, 상기 도3에 도시한 바와 같이 제어신호(1a,1)가 고전위로 인가되고, 제어신호(1b,2)가 저전위로 인가되는 구간(t1)에서는 상기 피모스 트랜지스터(PM1)의 게이트에 스위치(S1)를 통해 기준전압(VREF)이 인가되어, 피모스 트랜지스터(PM1)를 도통시켜, 그 피모스 트랜지스터(PM1)에 전원전압(VDD)에 의한 전류(I)가 흐르게 한다.
이때, 더미셀부(2)의 피모스 트랜지스터(PM2) 또한 도통되어, 전원전압(VDD)에 의한 전류(I)를 흐르게 한다.
또한, 상기 스위치(S3)가 도통되어, 입력전류(i)가 피모스 트랜지스터(PM1)의 드레인으로 인가되며, 입력전류(i)와 피모스 트랜지스터(PM1)에 흐르는 전류(I)는 스위치(S5)가 닫힘에 의해 엔모스 트랜지스터(NM1)를 도통시키고, 그 엔모스 트랜지스터(NM1)에는 상기 입력전류(i)와 전원전압(VDD)에 의한 전류(I)가 흐르게 된다.
이때 역시 종래와 동일하게 엔모스 트랜지스터(NM1)의 게이트산화막에 의한 캐패시터(CM1)가 소정의 전하를 축적하게 된다.
이와 같은 메모리셀부(1)의 동작과 동시에 더미셀부(2)의 엔모스 트랜지스터(NM2)는 스위치(S8)가 닫힘에 의해 상기 피모스 트랜지스터(PM2)의 드레인측에 흐르는 전류(I)에 의해 도통되어, 접지로 상기 전류(I)를 흐르게 한다. 이때, 상기 엔모스 트랜지스터(NM2)의 게이트산화막에 의한 캐패시터(CM2)에 소정의 전하를 축적하게 된다.
그 다음, 제어신호(1b,1)가 고전위로 인가되고, 제어신호(1a,2)가 저전위로 인가되는 구간(t2)에서는 상기 메모리셀부(1)의 스위치(S1, S4, S5)가 열리게 되고, 이에 따라 엔모스 트랜지스터(NM1)의 게이트에는 전류의 공급이 차단되나, 캐패시터(CM1)에 의해 그 엔모스 트랜지스터(NM1)의 드레인 전류는 유지되며, 게이트와 드레인이 접속된 피모스 트랜지스터(PM1)는 다이오드로 동작하게 되며, 이때 역시 종래 단일 스위칭동작의 스위치드 커런트 메모리셀과 동일한 이유로 오류전류(ierr)를 발생시킨다. 이와 동시에 상기 더미셀부(1)의 피모스 트랜지스터(PM2) 또한 다이오드로 동작하고, 엔모스 트랜지스터(NM2)에는 캐패시터(CM2)에 의한 전류(I)의 흐름이 유지되며, 이때 역시 오류전류가 발생하게 된다.
이때, 오류전류(ierr)는 상기 엔모스 트랜지스터(NM1),(NM2)뿐만 아니라, 상기 다이오드로 동작하는 피모스 트랜지스터(PM1),(PM2)의 드레인에도 흐르게 된다.
그 다음, 제어신호(1,1a,1b)가 모두 저전위로 인가되고, 제어신호(2)가 고전위로 인가되는 구간(t3)에서는 상기 스위치(S1,S2,S3,S5)가 모두 열리고, 스위치(S4)가 닫힘으로써, 메모리셀부(1)의 출력전류가 출력되고, 상기 더미셀부(2)의 엔모스 트랜지스터(NM2)와 피모스 트랜지스터(PM2)의 접점측전류는 위상반전부(3)에 의해 위상이 반전되어 출력된다. 이때 메모리셀부(1)의 출력전류는 입력전류(i)에 의한 오류전류(ierr)는 제거되나, 상기 피모스 트랜지스터(PM1)의 스위칭에 따른 오류전류가 함께 출력되며, 상기 더미셀부(2)의 출력전류는 입력전류에 따른 오류 및 입력전류성분이 없으며, 단지 상기 피모스 트랜지스터(PM2)의 스위칭에 따른 오류전류의 위상을 반전한 오류전류를 포함하고 있으며, 상기 메모리셀부(1)의 출력전류와 더미셀부(2)의 출력전류를 더한 출력전류(iout)는 상기 피모스 트랜지스터(PM1),(PM2)의 오류전류가 상쇄되어 위상이 반전된 입력전류(-i)만이 출력된다.
상기한 바와 같이 본 발명 스위치드 커런트 메모리셀은 입력전류의 입력이 없는 더미셀을 이용하여 이중 스위칭에 따라 발생하는 오류전류를 제거하여 입력된 전류의 위상을 반전한 출력전류를 정확히 출력함으로써, 신호전달시 발생하는 오류를 방지하는 효과가 있다.
Claims (2)
- 입력전류를 입력받아 제어신호에 따른 이중 스위칭동작을 통해 상기 입력전류의 위상을 반전한 출력전류 및 스위칭동작에 따른 오류전류를 출력하는 스위치드 커런트 메모리셀부와, 상기 스위치드 커런트 메모리셀부와 출력단을 공유하며 입력전류의 입력 없이 상기 스위치드 커런트 메모리셀부에 입력되는 제어신호에 따라 이중 스위칭동작 되어 스위칭동작에 따른 오류전류의 위상을 반전하여 출력하는 더미셀부로 구성하여 된 것을 특징으로 하는 스위치드 커런트 메모리셀.
- 제 1항에 있어서, 상기 더미셀부는 제 1제어신호에 따라 스위칭 제어되는 제 1스위치를 통해 인가되는 기준전압에 따라 도통제어되어, 전원전압에 의한 전류를 흐르게 하는 피모스 트랜지스터와; 제 2제어신호에 따라 피모스 트랜지스터의 게이트와 드레인을 접속하는 제 2스위치와; 상기 피모스 트랜지스터의 드레인에 그 드레인이 접속되고, 상기 제 1제어신호의 입력에 따라 스위칭 제어되는 제 3스위치를 통해 게이트에 인가되는 상기 피모스 트랜지스터의 드레인측 전류에 따라 도통제어되며, 그 소스가 접지된 엔모스 트랜지스터와; 상기 피모스 트랜지스터와 엔모스 트랜지스터의 접점측 전류의 위상을 반전하여 상기 스위치드 커런트 메모리셀부의 출력을 제어하는 제어신호에 따라 동작하는 제 4스위치를 통해 상기 스위치드 커런트 메모리셀부의 출력단으로 출력하는 위상반전부로 구성하여 된 것을 특징으로 하는 스위치드 커런트 메모리셀.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065203A KR100261561B1 (ko) | 1997-12-02 | 1997-12-02 | 스위치드 커런트 메모리셀 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970065203A KR100261561B1 (ko) | 1997-12-02 | 1997-12-02 | 스위치드 커런트 메모리셀 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990047004A KR19990047004A (ko) | 1999-07-05 |
| KR100261561B1 true KR100261561B1 (ko) | 2000-07-15 |
Family
ID=19526216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970065203A KR100261561B1 (ko) | 1997-12-02 | 1997-12-02 | 스위치드 커런트 메모리셀 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100261561B1 (ko) |
-
1997
- 1997-12-02 KR KR1019970065203A patent/KR100261561B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990047004A (ko) | 1999-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985647A (en) | CMOS transfer switch free from malfunction on noise signal | |
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| US6323697B1 (en) | Low distortion sample and hold circuit | |
| US7061217B2 (en) | Integrated power switching circuit | |
| US4678950A (en) | Output circuit having an improved protecting circuit | |
| JPH0774605A (ja) | Ｄａ変換器用電流スイッチ回路 | |
| KR940009801A (ko) | 기판전위 발생회로와 이것을 포함하는 반도체장치 | |
| US5036219A (en) | Precise, high speed CMOS track (sample)/hold circuits | |
| EP1100200B1 (en) | Analog switch including two complementary MOS field-effect transistors | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| US8049555B2 (en) | Low leakage sampling switch | |
| KR100261561B1 (ko) | 스위치드 커런트 메모리셀 | |
| GB2283626A (en) | Driver for MOS sampling switch | |
| JP3542654B2 (ja) | 過渡電流低減法およびその回路 | |
| US6288603B1 (en) | High-voltage bidirectional switch made using high-voltage MOS transistors | |
| EP0435600A2 (en) | Integrated sample and hold circuits | |
| EP0789919B1 (en) | Current memory | |
| JP2000132989A (ja) | トラックホールド回路 | |
| US5714898A (en) | Power supply control circuit | |
| JPH04328397A (ja) | 定電位発生用半導体装置 | |
| KR960015319B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
| KR100268948B1 (ko) | 트랜스미션 게이트 회로 | |
| KR100212159B1 (ko) | 출력전압 보상형 전송 게이트 | |
| KR100253346B1 (ko) | 지연회로 | |
| US6064598A (en) | Switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |