JP3542654B2 - 過渡電流低減法およびその回路 - Google Patents
過渡電流低減法およびその回路 Download PDFInfo
- Publication number
- JP3542654B2 JP3542654B2 JP03711495A JP3711495A JP3542654B2 JP 3542654 B2 JP3542654 B2 JP 3542654B2 JP 03711495 A JP03711495 A JP 03711495A JP 3711495 A JP3711495 A JP 3711495A JP 3542654 B2 JP3542654 B2 JP 3542654B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- charge
- current source
- closed
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は電気回路における過渡電流の大きさおよび時間長の低減に関するものであって、更に詳細には回路中のスイッチを閉じた時に発生する過渡電流の低減に関する。
【０００２】
【従来の技術】
過渡電流は、例えば電流源で以て電荷蓄積装置へ電荷パルスを供給するための回路において重大な問題である。そのような回路の例は、電流源をスイッチを介してコンデンサにつなぐような回路である。スイッチを閉じた時にもし過渡電流が発生すれば、スイッチを、与えられた時間長、例えばＴだけ閉じておくとして、電流源からコンデンサへ供給される電荷量を正確に予測することができなくなる。このような過渡電流は、スイッチが開いている時の電流源出力とコンデンサ入力間の電位差が、スイッチが閉じた時の定常状態における、すなわちそのような過渡電流が減衰してしまった後のその電位差と異なる場合に生ずる。
【０００３】
コンデンサへ供給される電荷量は過渡電流を無視して見積もることはできる。定常状態において電流源が一定の電流Ｉを供給すると仮定して、パルス長Ｔの中でコンデンサへ供給される電荷量ＱはＩＴで与えられる。このように、コンデンサに蓄えられる電荷量はスイッチの閉じている時間間隔とともに直線的に増大する。過渡電流の影響は、コンデンサに蓄えられる電荷がその時間間隔の初期において非線形に増大し、その時間間隔中に供給される電荷の総量がＩＴよりも多くなるということである。更に、過渡電流の大きさは、時間の関数として見た場合、正確には知られないため、Ｑの真の値は予測できない。
【０００４】
明らかなように、”エラー”、すなわち過渡電流の結果として電荷の１パルスの中でコンデンサに蓄えられる過剰な電荷は、与えられた過渡電流に対してパルス電荷が転送される時間間隔が短くなるほど重大なものになる。
【０００５】
本発明は、２つの端子を有するスイッチを通して電流を供給するための手段を含む電気回路を提供し、前記回路はスイッチが開いている時のスイッチ両端間の電位差を低減または除去するための手段を含み、前記回路がそのようになっているため、前記スイッチが開いた時、スイッチの２つの端子間に電荷の転送は起こらないようになる。
【０００６】
電流を発生するための手段が電流源であり、前記回路が電荷蓄積手段を含み、その電荷蓄積手段に対して、閉じた状態にあるスイッチを通して前記電流源が電荷を供給するようになっていることが有利である。
【０００７】
前記スイッチ両端間の電位差を低減または除去するための前記手段は、スイッチ両端間につながれた電圧フォロワー（ｆｏｌｌｏｗｅｒ）でよい。電圧フォロワーの入力電圧が電荷蓄積手段上の電位に依存することが有利である。好ましくは、電圧フォロワーは単位利得の増幅器として動作するように接続された演算増幅器である。
【０００８】
電圧フォロワーが最初に述べたスイッチの一方の端子へ第２のスイッチを介して接続され、前記第２のスイッチが前記第１のスイッチが閉じている時は必ず開くようになっていることが有利である。
【０００９】
本発明は、更に、上述のような回路を含む位相ロックループを提供する。
【００１０】
本発明は、更に、回路を通し、スイッチを通して電源から電流を供給する方法を提供し、その方法は、前記スイッチが開いている間のスイッチ両端間の電位差を低減または除去し、それによってスイッチが開いたときにスイッチの２つの端子間に電荷の転送が起こらないようにすることを含んでいる。
【００１１】
好ましくは、スイッチが閉じた時に、電流源がスイッチを通して電荷蓄積手段へつながれ、その電荷蓄積手段へ電荷を供給する。
【００１２】
好ましくは、スイッチ両端間の電位差が、スイッチ両端間に電圧フォロワーを接続することによって低減または除去される。
【００１３】
好ましくは、前記第１のスイッチが周期的に開閉されて、それによって電流供給がパルス状に行われる。
【００１４】
好ましくは、本方法は電荷蓄積手段の電位によって制御されるようになった電圧制御発振器を有する位相ロックループに使用される。
【００１５】
本発明に従う第１および第２の回路について、以下に図面を参照しながら説明するが、これらは単に１つの例として示すものである。
【００１６】
【実施例】
図１および図２を参照すると、第１の回路は電流源１を含み、それはコンデンサ２の形の電荷蓄積装置へ電荷を供給するように配置されている。電流源１はＰＭＯＳトランジスタ３の形の第１のスイッチを通してコンデンサ２へつながれ、電荷は前記第１のスイッチが閉じているときだけコンデンサ２へ供給される。この電流源とコンデンサは、それぞれ第１と第２の基準電位に保持される。
【００１７】
本回路はまた演算増幅器４を含み、その中では増幅器の反転入力が出力へつながれて、この増幅器が単位利得の増幅器（すなわち、電圧フォロワーとして動作する演算増幅器）として動作するようにされている。この演算増幅器の出力は第２のＰＭＯＳトランジスタ５の形の第２のスイッチへつながれ、この演算増幅器と前記第２のスイッチとが直列になって前記第１のトランジスタ３の両端間につながれ、これによって電流源が第２のスイッチを介して演算増幅器の出力へつながれるようになっている。このようにして、演算増幅器４の出力は前記第１のスイッチの一方の端子と同じ電位となり、従って、前記第２のスイッチが閉じる時は、前記第１のスイッチの２つの端子は互いに同じ電位にあることになる。
【００１８】
これら２個のトランジスタ３および５のドレインは一緒に１つのノードへつながれ、それによってこれら２個のトランジスタは単極双投スイッチを構成している。これを一般に参照符号６で示してある。
【００１９】
トランジスタ３および５の状態、すなわちこれらのスイッチの状態は、それらのトランジスタのゲートへ与えられる入力電圧信号によって制御される。これらトランジスタはＰＭＯＳの、ノーマリーオフのトランジスタである。トランジスタ３および５の各々に対して、入力電圧が十分負である時（すなわち、電圧が”ｈｉｇｈ”である時）は、そのトランジスタは導通し、従って付随するスイッチは閉じることになる。入力電圧がそのトランジスタに関するしきい値よりも低い時（すなわち、電圧が”ｌｏｗ”の時）は、トランジスタ３または５はターンオフし、従って付随するスイッチは開く。
【００２０】
この回路で、電流源によって供給される電流の経路は２個のスイッチの設定によって決まる。第１のスイッチが閉じて第２のスイッチが開いている時は、電流は第１のスイッチを通ってコンデンサへ流れる。第１のスイッチが開いて、第２のスイッチが閉じている時は、電流は第２のスイッチを通って演算増幅器の出力へ流れる。もし両方のスイッチが閉じていれば、一部の電流がコンデンサへ流れて、残りの電流が演算増幅器へ供給されることになろう。もし両方のスイッチが開いていれば、電流源の電圧は浮遊状態となろう。
【００２１】
使用時には、２値的な周期的矩形波電圧の入力信号が第１のトランジスタ３のゲートへ供給される。第２のトランジスタ５のゲートへ供給される第２の入力信号は前記第１のトランジスタ３のゲートへ供給される前記信号を反転したものである。こうして、第２のスイッチが閉じている時は、第１のスイッチは常に開くことになる（逆の場合はその逆になる）。従って、第１のスイッチが開いている限り、第２のスイッチは閉じて、これによって第１のスイッチの２つの端子が同じ電位に保たれることになる。
【００２２】
前記入力信号に応答して、第１のスイッチは周期的に、入力信号の半周期に対応する時間間隔の間、閉じることになる。このようにして、パルス状の電荷がコンデンサへ供給される。
【００２３】
第１のスイッチの内部抵抗が無視できると仮定して、第１のスイッチが閉じた時は、第１のスイッチの２つの端子は互いに同じ電位にあることになる。また、電圧フォロワーのおかげによっても、第１のスイッチの２つの端子は互いに同じ電位にあることになる。このように、第１と第２のスイッチの動作の仕方のために、第１のスイッチを閉じることが電流源１とコンデンサ２の入力との間の電位差に変化を与えず、従って過渡電流は発生しない。
【００２４】
上述の回路に変更を加えて、１つのスイッチが開くのと他方のスイッチが閉じるのとの間に遅延を持たせることも可能である。実際には、そのことは第２のスイッチが開いた後に、第１のスイッチの両端に小さい電位差が生じてくることを意味する。しかし、遅延時間が数ピコ秒のオーダーになるように回路を設計することが可能である。
【００２５】
図３を参照すると、第２の回路は、互いに直列につながれたコンデンサ９と抵抗体１０の形の電荷蓄積装置８へ電荷を供給するように配置された第１の電流源７を含んでいる。電流源７は第１のスイッチ１１を介して抵抗体１０へつながれ、電荷は第１のスイッチ１１が閉じている時だけコンデンサ９へ供給される。
【００２６】
第１の電流源７は第１の基準電位に保たれ、コンデンサは第２の基準電位にある地点へつながれている。
【００２７】
本回路は、電荷蓄積装置８から電荷を取り除くように配置された第２の電流源１２を含んでいる。この第２の電流源１２は第２のスイッチ１３を介して抵抗体１０へつながれ、電荷は第２のスイッチ１３が閉じている時だけコンデンサ９から取り除かれる。第２の電流源１２もまた第２の基準電位にある地点へつながれている。
【００２８】
本回路はまた、単位利得の増幅器として動作するように接続された演算増幅器１４を含んでいる。この増幅器１４の出力は第３のスイッチ１５へつながれ、この増幅器１４と第３のスイッチ１５とが直列になって第１のスイッチ１１の両端間につながれ、それによって第３のスイッチ１５が電流源７へつながれることになる。このようにして、第３のスイッチ１５が閉じた時は、第１のスイッチ１１の２つの端子は同じ電位になる。
【００２９】
同様に、演算増幅器１４の出力は第４のスイッチ１６へつながれている。増幅器１４と第４のスイッチ１６とは第２のスイッチ１３の両端間につながれて、それによって第４のスイッチが第２の電流源１２へつながれることになる。そのようにして、第４のスイッチが閉じている時は、第２のスイッチ１３の２つの端子は同じ電位に保たれる。
【００３０】
ここでも、この回路を通る電流源からの電流経路は第４のスイッチの設定によって決まる。
【００３１】
第１の電流源１１と、この第１の電流源へつながれた第１および第３のスイッチ１１および１５を参照すると、第１のスイッチが開いて、第３のスイッチが閉じている時は、電流源からの電流は演算増幅器１４の出力へ供給される。第１のスイッチ１１が閉じて第３のスイッチ１５が開いている時は、電流はコンデンサ９へ供給される。両方のスイッチ１１、１５が開くときは、電流源上の電圧は浮遊状態になろう。もし、両方のスイッチ１１、１５が閉じる時は、電流源からの電流の一部だけがコンデンサ９へ送られる。
【００３２】
同様に、第２の電流源１２と、この第２の電流源へつながれた第２および第４のスイッチ１３、１６を参照すると、第２のスイッチ１３が開いて第４のスイッチ１６が閉じている時は、演算増幅器１４の出力から電流源へ電流が供給される。第２のスイッチ１３が閉じて第４のスイッチ１６が開いている時は、電荷がコンデンサから取り去られて第２の電流源１２へ電流が供給される。第２のスイッチ１３と第４のスイッチ１６の両方が開く時は、電流源上の電圧は浮遊状態になろう。もし第２および第４のスイッチ１３、１６が両方ともに閉じている時は、電流源へ供給される電流の一部がコンデンサ９から取り出される。
【００３３】
本回路はコンデンサとの間でパルス状に電荷の供給と除去とを行うために用いられる。
【００３４】
電荷パルスをコンデンサへ供給するために、まず、コンデンサ９を第２の電流源１２へつないでいる第２のスイッチ１３が開かれ、それによってコンデンサから電荷の除去が行われないようにされる。第３のスイッチ１５が閉じられ、第１のスイッチ１１の両端子が同じ電位になることが保証される。次に、ある時間間隔に亘って、第１のスイッチ１１が閉じられ、第３のスイッチ１５が開かれて、第１の電流源７がコンデンサへつながれて、ある量の電荷が供給される。第１のスイッチが閉じられた時、そのスイッチの２つの端子は同じ電位にあるので、そうでなければ発生するであろう過渡電流は抑制される。
【００３５】
同様に、ある時間間隔に亘って第２のスイッチ１３を閉じることによって、電荷パルスがコンデンサから取り除かれる。まず、第１のスイッチを開いて第１の電流源７からコンデンサ９へ電荷の供給が行われないことが保証される。次に、第４のスイッチ１６を閉じて第２のスイッチ１３の２つの端子が同じ電位にあることが保証される。最後に、ある時間間隔に亘って第２のスイッチ１３を閉じ、第４のスイッチ１６を開いて、コンデンサから電荷パルスの除去が行われる。
【００３６】
上述の各回路は数多くの応用途を有する。これらの回路は例えば位相ロックループやその他のアナログ式の帰還回路に対して電圧の周期的な調節を行うことによって適用される。この場合、電荷蓄積装置によって、変化する電圧が提供される。
【００３７】
以上の説明に関して更に以下の項を開示する。
（１）２つの端子を有するスイッチを通して電流を供給するための手段を含む電気回路であって、前記スイッチが開いている時のスイッチ両端間の電位差を低減または除去するための手段を含み、そのため、スイッチが開いた時にスイッチの前記２つの端子間に電荷の転送が行われないようになった回路。
【００３８】
（２）第１項記載の回路であって、電流を提供する前記手段が電流源であって、更に、前記スイッチが閉じた時に前記電源が電荷を供給する電荷蓄積手段を含む回路。
【００３９】
（３）第１項または第２項記載の回路であって、前記スイッチの両端間の電位差を低減または除去するための前記手段が、前記スイッチの両端間につながれた電圧フォロワーを含んでいる回路。
【００４０】
（４）第２項に依存する第３項記載の回路であって、前記電圧フォロワーの入力電圧が電荷蓄積手段上の電位に依存する回路。
【００４１】
（５）第３項または第４項記載の回路であって、前記電圧フォロワーが、単位利得の増幅器として動作するように接続された演算増幅器である回路。
【００４２】
（６）第３項ないし第５項のうちの任意の項記載の回路であって、前記電圧フォロワーが第２のスイッチを介して前記最初に述べたスイッチの１つの端子へつながれており、前記最初に述べたスイッチが閉じている限り前記第２のスイッチが開くようになっている回路。
【００４３】
（７）第１項ないし第６項のうちの任意の項記載の回路を含む位相ロックループ。
【００４４】
（８）添付図面の図１および図２に示し、本質的にそれらに関連してここに説明してきた電気回路、あるいは添付図面の図３に示し、本質的にそれに関連してここに説明してきた電気回路。
【００４５】
（９）回路を通り、スイッチを通って電源からの電流を供給する方法であって、前記スイッチが開いている時に前記スイッチ両端間のあらゆる電位差を除去または低減して、前記スイッチが開いた時に前記スイッチの２つの端子間に電荷の転送が発生しないようにすることを含む方法。
【００４６】
（１０）第９項記載の方法であって、前記電流源が、前記スイッチが閉じた時に前記スイッチを通して電荷蓄積手段へつながれ、それに対して電流を供給するようになった方法。
【００４７】
（１１）第９項または第１０項記載の、回路を通して電流を供給する方法であって、前記スイッチ両端間の電位差が前記スイッチの両端間に電圧フォロワーを接続することによって低減または除去されるようになった方法。
【００４８】
（１２）第９項ないし第１１項のうちの任意の項記載の、電流を供給する方法であって、前記第１のスイッチを間隔を置いて周期的に開閉することによって電流をパルス状に供給することを含む方法。
【００４９】
（１３）第１０項または、第１０項に依存する第１１項または第１２項記載の方法であって、電圧制御発振器を有する位相ロックループ中に使用される時に、電荷蓄積手段の電位が前記電圧制御発振器を制御するようになった方法。
【００５０】
（１４）本質的に、添付図面の図１および図２に関連してここに説明してきた方法、あるいは添付図面の図３に関連してここに説明してきた方法。
【００５１】
（１５）開状態スイッチの端子間の電位差を低減するための回路。
【図面の簡単な説明】
【図１】第１の回路の模式図。
【図２】第１の回路の回路図。
【図３】第２の回路の回路図。
【符号の説明】
１ 電流源
２ コンデンサ
３ 第１のスイッチ（ＰＭＯＳトランジスタ）
４ 演算増幅器
５ 第２のスイッチ（ＰＭＯＳトランジスタ）
６ 単極双投スイッチ
７ 電流源
８ 電荷蓄積装置
９ コンデンサ
１０ 抵抗体
１１ 第１のスイッチ
１２ 第２の電流源
１３ 第２のスイッチ
１４ 増幅器
１５ 第３のスイッチ
１６ 第４のスイッチ
【産業上の利用分野】
本発明は電気回路における過渡電流の大きさおよび時間長の低減に関するものであって、更に詳細には回路中のスイッチを閉じた時に発生する過渡電流の低減に関する。
【０００２】
【従来の技術】
過渡電流は、例えば電流源で以て電荷蓄積装置へ電荷パルスを供給するための回路において重大な問題である。そのような回路の例は、電流源をスイッチを介してコンデンサにつなぐような回路である。スイッチを閉じた時にもし過渡電流が発生すれば、スイッチを、与えられた時間長、例えばＴだけ閉じておくとして、電流源からコンデンサへ供給される電荷量を正確に予測することができなくなる。このような過渡電流は、スイッチが開いている時の電流源出力とコンデンサ入力間の電位差が、スイッチが閉じた時の定常状態における、すなわちそのような過渡電流が減衰してしまった後のその電位差と異なる場合に生ずる。
【０００３】
コンデンサへ供給される電荷量は過渡電流を無視して見積もることはできる。定常状態において電流源が一定の電流Ｉを供給すると仮定して、パルス長Ｔの中でコンデンサへ供給される電荷量ＱはＩＴで与えられる。このように、コンデンサに蓄えられる電荷量はスイッチの閉じている時間間隔とともに直線的に増大する。過渡電流の影響は、コンデンサに蓄えられる電荷がその時間間隔の初期において非線形に増大し、その時間間隔中に供給される電荷の総量がＩＴよりも多くなるということである。更に、過渡電流の大きさは、時間の関数として見た場合、正確には知られないため、Ｑの真の値は予測できない。
【０００４】
明らかなように、”エラー”、すなわち過渡電流の結果として電荷の１パルスの中でコンデンサに蓄えられる過剰な電荷は、与えられた過渡電流に対してパルス電荷が転送される時間間隔が短くなるほど重大なものになる。
【０００５】
本発明は、２つの端子を有するスイッチを通して電流を供給するための手段を含む電気回路を提供し、前記回路はスイッチが開いている時のスイッチ両端間の電位差を低減または除去するための手段を含み、前記回路がそのようになっているため、前記スイッチが開いた時、スイッチの２つの端子間に電荷の転送は起こらないようになる。
【０００６】
電流を発生するための手段が電流源であり、前記回路が電荷蓄積手段を含み、その電荷蓄積手段に対して、閉じた状態にあるスイッチを通して前記電流源が電荷を供給するようになっていることが有利である。
【０００７】
前記スイッチ両端間の電位差を低減または除去するための前記手段は、スイッチ両端間につながれた電圧フォロワー（ｆｏｌｌｏｗｅｒ）でよい。電圧フォロワーの入力電圧が電荷蓄積手段上の電位に依存することが有利である。好ましくは、電圧フォロワーは単位利得の増幅器として動作するように接続された演算増幅器である。
【０００８】
電圧フォロワーが最初に述べたスイッチの一方の端子へ第２のスイッチを介して接続され、前記第２のスイッチが前記第１のスイッチが閉じている時は必ず開くようになっていることが有利である。
【０００９】
本発明は、更に、上述のような回路を含む位相ロックループを提供する。
【００１０】
本発明は、更に、回路を通し、スイッチを通して電源から電流を供給する方法を提供し、その方法は、前記スイッチが開いている間のスイッチ両端間の電位差を低減または除去し、それによってスイッチが開いたときにスイッチの２つの端子間に電荷の転送が起こらないようにすることを含んでいる。
【００１１】
好ましくは、スイッチが閉じた時に、電流源がスイッチを通して電荷蓄積手段へつながれ、その電荷蓄積手段へ電荷を供給する。
【００１２】
好ましくは、スイッチ両端間の電位差が、スイッチ両端間に電圧フォロワーを接続することによって低減または除去される。
【００１３】
好ましくは、前記第１のスイッチが周期的に開閉されて、それによって電流供給がパルス状に行われる。
【００１４】
好ましくは、本方法は電荷蓄積手段の電位によって制御されるようになった電圧制御発振器を有する位相ロックループに使用される。
【００１５】
本発明に従う第１および第２の回路について、以下に図面を参照しながら説明するが、これらは単に１つの例として示すものである。
【００１６】
【実施例】
図１および図２を参照すると、第１の回路は電流源１を含み、それはコンデンサ２の形の電荷蓄積装置へ電荷を供給するように配置されている。電流源１はＰＭＯＳトランジスタ３の形の第１のスイッチを通してコンデンサ２へつながれ、電荷は前記第１のスイッチが閉じているときだけコンデンサ２へ供給される。この電流源とコンデンサは、それぞれ第１と第２の基準電位に保持される。
【００１７】
本回路はまた演算増幅器４を含み、その中では増幅器の反転入力が出力へつながれて、この増幅器が単位利得の増幅器（すなわち、電圧フォロワーとして動作する演算増幅器）として動作するようにされている。この演算増幅器の出力は第２のＰＭＯＳトランジスタ５の形の第２のスイッチへつながれ、この演算増幅器と前記第２のスイッチとが直列になって前記第１のトランジスタ３の両端間につながれ、これによって電流源が第２のスイッチを介して演算増幅器の出力へつながれるようになっている。このようにして、演算増幅器４の出力は前記第１のスイッチの一方の端子と同じ電位となり、従って、前記第２のスイッチが閉じる時は、前記第１のスイッチの２つの端子は互いに同じ電位にあることになる。
【００１８】
これら２個のトランジスタ３および５のドレインは一緒に１つのノードへつながれ、それによってこれら２個のトランジスタは単極双投スイッチを構成している。これを一般に参照符号６で示してある。
【００１９】
トランジスタ３および５の状態、すなわちこれらのスイッチの状態は、それらのトランジスタのゲートへ与えられる入力電圧信号によって制御される。これらトランジスタはＰＭＯＳの、ノーマリーオフのトランジスタである。トランジスタ３および５の各々に対して、入力電圧が十分負である時（すなわち、電圧が”ｈｉｇｈ”である時）は、そのトランジスタは導通し、従って付随するスイッチは閉じることになる。入力電圧がそのトランジスタに関するしきい値よりも低い時（すなわち、電圧が”ｌｏｗ”の時）は、トランジスタ３または５はターンオフし、従って付随するスイッチは開く。
【００２０】
この回路で、電流源によって供給される電流の経路は２個のスイッチの設定によって決まる。第１のスイッチが閉じて第２のスイッチが開いている時は、電流は第１のスイッチを通ってコンデンサへ流れる。第１のスイッチが開いて、第２のスイッチが閉じている時は、電流は第２のスイッチを通って演算増幅器の出力へ流れる。もし両方のスイッチが閉じていれば、一部の電流がコンデンサへ流れて、残りの電流が演算増幅器へ供給されることになろう。もし両方のスイッチが開いていれば、電流源の電圧は浮遊状態となろう。
【００２１】
使用時には、２値的な周期的矩形波電圧の入力信号が第１のトランジスタ３のゲートへ供給される。第２のトランジスタ５のゲートへ供給される第２の入力信号は前記第１のトランジスタ３のゲートへ供給される前記信号を反転したものである。こうして、第２のスイッチが閉じている時は、第１のスイッチは常に開くことになる（逆の場合はその逆になる）。従って、第１のスイッチが開いている限り、第２のスイッチは閉じて、これによって第１のスイッチの２つの端子が同じ電位に保たれることになる。
【００２２】
前記入力信号に応答して、第１のスイッチは周期的に、入力信号の半周期に対応する時間間隔の間、閉じることになる。このようにして、パルス状の電荷がコンデンサへ供給される。
【００２３】
第１のスイッチの内部抵抗が無視できると仮定して、第１のスイッチが閉じた時は、第１のスイッチの２つの端子は互いに同じ電位にあることになる。また、電圧フォロワーのおかげによっても、第１のスイッチの２つの端子は互いに同じ電位にあることになる。このように、第１と第２のスイッチの動作の仕方のために、第１のスイッチを閉じることが電流源１とコンデンサ２の入力との間の電位差に変化を与えず、従って過渡電流は発生しない。
【００２４】
上述の回路に変更を加えて、１つのスイッチが開くのと他方のスイッチが閉じるのとの間に遅延を持たせることも可能である。実際には、そのことは第２のスイッチが開いた後に、第１のスイッチの両端に小さい電位差が生じてくることを意味する。しかし、遅延時間が数ピコ秒のオーダーになるように回路を設計することが可能である。
【００２５】
図３を参照すると、第２の回路は、互いに直列につながれたコンデンサ９と抵抗体１０の形の電荷蓄積装置８へ電荷を供給するように配置された第１の電流源７を含んでいる。電流源７は第１のスイッチ１１を介して抵抗体１０へつながれ、電荷は第１のスイッチ１１が閉じている時だけコンデンサ９へ供給される。
【００２６】
第１の電流源７は第１の基準電位に保たれ、コンデンサは第２の基準電位にある地点へつながれている。
【００２７】
本回路は、電荷蓄積装置８から電荷を取り除くように配置された第２の電流源１２を含んでいる。この第２の電流源１２は第２のスイッチ１３を介して抵抗体１０へつながれ、電荷は第２のスイッチ１３が閉じている時だけコンデンサ９から取り除かれる。第２の電流源１２もまた第２の基準電位にある地点へつながれている。
【００２８】
本回路はまた、単位利得の増幅器として動作するように接続された演算増幅器１４を含んでいる。この増幅器１４の出力は第３のスイッチ１５へつながれ、この増幅器１４と第３のスイッチ１５とが直列になって第１のスイッチ１１の両端間につながれ、それによって第３のスイッチ１５が電流源７へつながれることになる。このようにして、第３のスイッチ１５が閉じた時は、第１のスイッチ１１の２つの端子は同じ電位になる。
【００２９】
同様に、演算増幅器１４の出力は第４のスイッチ１６へつながれている。増幅器１４と第４のスイッチ１６とは第２のスイッチ１３の両端間につながれて、それによって第４のスイッチが第２の電流源１２へつながれることになる。そのようにして、第４のスイッチが閉じている時は、第２のスイッチ１３の２つの端子は同じ電位に保たれる。
【００３０】
ここでも、この回路を通る電流源からの電流経路は第４のスイッチの設定によって決まる。
【００３１】
第１の電流源１１と、この第１の電流源へつながれた第１および第３のスイッチ１１および１５を参照すると、第１のスイッチが開いて、第３のスイッチが閉じている時は、電流源からの電流は演算増幅器１４の出力へ供給される。第１のスイッチ１１が閉じて第３のスイッチ１５が開いている時は、電流はコンデンサ９へ供給される。両方のスイッチ１１、１５が開くときは、電流源上の電圧は浮遊状態になろう。もし、両方のスイッチ１１、１５が閉じる時は、電流源からの電流の一部だけがコンデンサ９へ送られる。
【００３２】
同様に、第２の電流源１２と、この第２の電流源へつながれた第２および第４のスイッチ１３、１６を参照すると、第２のスイッチ１３が開いて第４のスイッチ１６が閉じている時は、演算増幅器１４の出力から電流源へ電流が供給される。第２のスイッチ１３が閉じて第４のスイッチ１６が開いている時は、電荷がコンデンサから取り去られて第２の電流源１２へ電流が供給される。第２のスイッチ１３と第４のスイッチ１６の両方が開く時は、電流源上の電圧は浮遊状態になろう。もし第２および第４のスイッチ１３、１６が両方ともに閉じている時は、電流源へ供給される電流の一部がコンデンサ９から取り出される。
【００３３】
本回路はコンデンサとの間でパルス状に電荷の供給と除去とを行うために用いられる。
【００３４】
電荷パルスをコンデンサへ供給するために、まず、コンデンサ９を第２の電流源１２へつないでいる第２のスイッチ１３が開かれ、それによってコンデンサから電荷の除去が行われないようにされる。第３のスイッチ１５が閉じられ、第１のスイッチ１１の両端子が同じ電位になることが保証される。次に、ある時間間隔に亘って、第１のスイッチ１１が閉じられ、第３のスイッチ１５が開かれて、第１の電流源７がコンデンサへつながれて、ある量の電荷が供給される。第１のスイッチが閉じられた時、そのスイッチの２つの端子は同じ電位にあるので、そうでなければ発生するであろう過渡電流は抑制される。
【００３５】
同様に、ある時間間隔に亘って第２のスイッチ１３を閉じることによって、電荷パルスがコンデンサから取り除かれる。まず、第１のスイッチを開いて第１の電流源７からコンデンサ９へ電荷の供給が行われないことが保証される。次に、第４のスイッチ１６を閉じて第２のスイッチ１３の２つの端子が同じ電位にあることが保証される。最後に、ある時間間隔に亘って第２のスイッチ１３を閉じ、第４のスイッチ１６を開いて、コンデンサから電荷パルスの除去が行われる。
【００３６】
上述の各回路は数多くの応用途を有する。これらの回路は例えば位相ロックループやその他のアナログ式の帰還回路に対して電圧の周期的な調節を行うことによって適用される。この場合、電荷蓄積装置によって、変化する電圧が提供される。
【００３７】
以上の説明に関して更に以下の項を開示する。
（１）２つの端子を有するスイッチを通して電流を供給するための手段を含む電気回路であって、前記スイッチが開いている時のスイッチ両端間の電位差を低減または除去するための手段を含み、そのため、スイッチが開いた時にスイッチの前記２つの端子間に電荷の転送が行われないようになった回路。
【００３８】
（２）第１項記載の回路であって、電流を提供する前記手段が電流源であって、更に、前記スイッチが閉じた時に前記電源が電荷を供給する電荷蓄積手段を含む回路。
【００３９】
（３）第１項または第２項記載の回路であって、前記スイッチの両端間の電位差を低減または除去するための前記手段が、前記スイッチの両端間につながれた電圧フォロワーを含んでいる回路。
【００４０】
（４）第２項に依存する第３項記載の回路であって、前記電圧フォロワーの入力電圧が電荷蓄積手段上の電位に依存する回路。
【００４１】
（５）第３項または第４項記載の回路であって、前記電圧フォロワーが、単位利得の増幅器として動作するように接続された演算増幅器である回路。
【００４２】
（６）第３項ないし第５項のうちの任意の項記載の回路であって、前記電圧フォロワーが第２のスイッチを介して前記最初に述べたスイッチの１つの端子へつながれており、前記最初に述べたスイッチが閉じている限り前記第２のスイッチが開くようになっている回路。
【００４３】
（７）第１項ないし第６項のうちの任意の項記載の回路を含む位相ロックループ。
【００４４】
（８）添付図面の図１および図２に示し、本質的にそれらに関連してここに説明してきた電気回路、あるいは添付図面の図３に示し、本質的にそれに関連してここに説明してきた電気回路。
【００４５】
（９）回路を通り、スイッチを通って電源からの電流を供給する方法であって、前記スイッチが開いている時に前記スイッチ両端間のあらゆる電位差を除去または低減して、前記スイッチが開いた時に前記スイッチの２つの端子間に電荷の転送が発生しないようにすることを含む方法。
【００４６】
（１０）第９項記載の方法であって、前記電流源が、前記スイッチが閉じた時に前記スイッチを通して電荷蓄積手段へつながれ、それに対して電流を供給するようになった方法。
【００４７】
（１１）第９項または第１０項記載の、回路を通して電流を供給する方法であって、前記スイッチ両端間の電位差が前記スイッチの両端間に電圧フォロワーを接続することによって低減または除去されるようになった方法。
【００４８】
（１２）第９項ないし第１１項のうちの任意の項記載の、電流を供給する方法であって、前記第１のスイッチを間隔を置いて周期的に開閉することによって電流をパルス状に供給することを含む方法。
【００４９】
（１３）第１０項または、第１０項に依存する第１１項または第１２項記載の方法であって、電圧制御発振器を有する位相ロックループ中に使用される時に、電荷蓄積手段の電位が前記電圧制御発振器を制御するようになった方法。
【００５０】
（１４）本質的に、添付図面の図１および図２に関連してここに説明してきた方法、あるいは添付図面の図３に関連してここに説明してきた方法。
【００５１】
（１５）開状態スイッチの端子間の電位差を低減するための回路。
【図面の簡単な説明】
【図１】第１の回路の模式図。
【図２】第１の回路の回路図。
【図３】第２の回路の回路図。
【符号の説明】
１ 電流源
２ コンデンサ
３ 第１のスイッチ（ＰＭＯＳトランジスタ）
４ 演算増幅器
５ 第２のスイッチ（ＰＭＯＳトランジスタ）
６ 単極双投スイッチ
７ 電流源
８ 電荷蓄積装置
９ コンデンサ
１０ 抵抗体
１１ 第１のスイッチ
１２ 第２の電流源
１３ 第２のスイッチ
１４ 増幅器
１５ 第３のスイッチ
１６ 第４のスイッチ
Claims (5)
- ２つの端子を有し、該両端子が電気的に接続された閉状態と該両端子が電気的に相互に絶縁された開状態との間で作動可能なスイッチと、
該スイッチを通して電流を供給する手段と、
該スイッチに接続され、該スイッチが開状態にある時に該スイッチの両端間の電位差を除去しまたは減少するように配置された電圧フォロワーと、
を備え、
前記スイッチが開状態である時に前記２つの端子間で実質的に電荷が転送されないようにした、電気回路。 - 請求項１に記載の電気回路において、前記電流を供給する手段は電流源を有し、更に該電気回路は電荷蓄積手段を備え、前記スイッチが閉状態にされた時に前記電流源が前記電荷蓄積手段へ電荷を供給するようにした、前記回路。
- 請求項２に記載の電気回路において、前記電圧フォロワーの入力電圧は前記電荷蓄積手段の電位に依存するようにした、前記電気回路。
- 請求項１から３の内のいずれか１項に記載の電気回路において、前記電圧フォロワーは増幅器として単位利得で動作する演算増幅器である、前記電気回路。
- 請求項１から４の内のいずれか１項に記載の電気回路において、前記電圧フォロワーは前記スイッチの一方の端子に第２のスイッチを介して接続され、前記スイッチが閉状態の時に該第２のスイッチが開状態になるように構成された、前記電気回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB94036050 | 1994-02-25 | ||
| GB9403605A GB9403605D0 (en) | 1994-02-25 | 1994-02-25 | Method and circuit for reducing transient currents |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0847172A JPH0847172A (ja) | 1996-02-16 |
| JP3542654B2 true JP3542654B2 (ja) | 2004-07-14 |
Family
ID=10750894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03711495A Expired - Lifetime JP3542654B2 (ja) | 1994-02-25 | 1995-02-24 | 過渡電流低減法およびその回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5965958A (ja) |
| EP (1) | EP0669719B1 (ja) |
| JP (1) | JP3542654B2 (ja) |
| DE (1) | DE69513545T2 (ja) |
| GB (1) | GB9403605D0 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211583B1 (en) * | 1999-09-13 | 2001-04-03 | Motorola, Inc. | High speed current switch |
| US7068200B1 (en) * | 2004-06-15 | 2006-06-27 | Cirrus Logic, Inc. | Methods and circuit for suppressing transients in an output driver and data conversion systems using the same |
| TWI313540B (en) * | 2005-03-10 | 2009-08-11 | Novatek Microelectronics Corp | Sample-and-hold circuits |
| CN103187951B (zh) * | 2011-12-31 | 2016-09-07 | 意法半导体研发(深圳)有限公司 | 用于生成斜坡信号的全集成电路 |
| US10078468B2 (en) * | 2016-08-18 | 2018-09-18 | International Business Machines Corporation | Slice migration in a dispersed storage network |
| US11296619B2 (en) | 2018-06-07 | 2022-04-05 | Encite Llc | Micro electrostatic motor and micro mechanical force transfer devices |
| US11456681B2 (en) | 2020-01-08 | 2022-09-27 | Encite Llc | Micro electrostatic actuated pneumatic driven motor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB516200A (en) * | 1938-07-15 | 1939-12-27 | George Flett Sinclair | Improvements in and relating to road vehicles |
| DE1938364A1 (de) * | 1969-07-29 | 1971-02-11 | Krupp Gmbh | Torschaltung mit mindestens einem Feldeffekt-Transistor |
| US3737754A (en) * | 1971-03-19 | 1973-06-05 | Lummus Co | Stored energy stabilization system |
| GB1516200A (en) * | 1974-10-07 | 1978-06-28 | Tektronix Inc | Gated ramp generator |
| US4227186A (en) * | 1978-03-20 | 1980-10-07 | Rca Corporation | Self-stabilizing analog to digital converter useful in phase locked loop tuning systems |
| JPS5783925A (en) * | 1980-11-14 | 1982-05-26 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
| US4420784A (en) * | 1981-12-04 | 1983-12-13 | Eaton Corporation | Hybrid D.C. power controller |
| JPS60106227A (ja) * | 1983-11-15 | 1985-06-11 | Iwatsu Electric Co Ltd | ゲ−ト回路 |
| US4734879A (en) * | 1985-09-24 | 1988-03-29 | Lin Hung C | Analog computing method of solving a second order differential equation |
| US5142435A (en) * | 1990-06-04 | 1992-08-25 | Caterpillar Industrial Inc. | Filter capacitor precharge apparatus |
| US5214313A (en) * | 1992-01-07 | 1993-05-25 | Windes John A | Circuit for extending the useful discharge time of load driving capacitors |
| US5449960A (en) * | 1992-03-30 | 1995-09-12 | Nec Corporation | Sample-and-hold circuit |
| JPH0637615A (ja) * | 1992-07-15 | 1994-02-10 | Nec Corp | 電流切替形駆動制御回路 |
-
1994
- 1994-02-25 GB GB9403605A patent/GB9403605D0/en active Pending
-
1995
- 1995-02-17 EP EP95301049A patent/EP0669719B1/en not_active Expired - Lifetime
- 1995-02-17 DE DE69513545T patent/DE69513545T2/de not_active Expired - Lifetime
- 1995-02-24 JP JP03711495A patent/JP3542654B2/ja not_active Expired - Lifetime
- 1995-02-24 US US08/394,123 patent/US5965958A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5965958A (en) | 1999-10-12 |
| DE69513545T2 (de) | 2000-05-04 |
| EP0669719B1 (en) | 1999-12-01 |
| JPH0847172A (ja) | 1996-02-16 |
| GB9403605D0 (en) | 1994-04-13 |
| EP0669719A1 (en) | 1995-08-30 |
| DE69513545D1 (de) | 2000-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0542488Y2 (ja) | ||
| US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
| JPH05505091A (ja) | 電流制限回路付き直流電力変換器 | |
| JP3542654B2 (ja) | 過渡電流低減法およびその回路 | |
| US3448293A (en) | Field effect switching circuit | |
| EP0485973B1 (en) | Switching constant current source circuit | |
| EP1100200B1 (en) | Analog switch including two complementary MOS field-effect transistors | |
| KR920004339B1 (ko) | 아날로그 스위치회로 | |
| JPH04132083A (ja) | 半導体論理回路装置 | |
| JP2743853B2 (ja) | 電流源回路 | |
| JPS6348207B2 (ja) | ||
| US5798960A (en) | Current memory for sampling analog currents | |
| US9921598B1 (en) | Analog boost circuit for fast recovery of mirrored current | |
| KR920007320A (ko) | 정전류회로 및 이 회로에 의해 제어되는 발진회로 | |
| EP0784824A2 (en) | Current integrator | |
| JP3790506B2 (ja) | 基準電圧発生回路 | |
| JPH1146138A (ja) | 電流を充放電させる装置 | |
| JPH01161913A (ja) | クロックドライバー回路 | |
| JPH04328397A (ja) | 定電位発生用半導体装置 | |
| KR100261561B1 (ko) | 스위치드 커런트 메모리셀 | |
| JPH03107333A (ja) | 電源回路 | |
| JPS58169925A (ja) | ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路 | |
| JPH0590934A (ja) | スイツチ手段 | |
| US6657479B2 (en) | Configuration having a current source and a switch connected in series therewith | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031125 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20031128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040319 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |