JP2537846B2 - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JP2537846B2 JP2537846B2 JP62066401A JP6640187A JP2537846B2 JP 2537846 B2 JP2537846 B2 JP 2537846B2 JP 62066401 A JP62066401 A JP 62066401A JP 6640187 A JP6640187 A JP 6640187A JP 2537846 B2 JP2537846 B2 JP 2537846B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- information
- serial
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Selective Calling Equipment (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は自動機械等に用いるデータ伝送装置において
特にアナログ・デジタル変換（以下A/D変換と記す）デ
ータを伝送する装置に関するものである。
特にアナログ・デジタル変換（以下A/D変換と記す）デ
ータを伝送する装置に関するものである。
従来の技術 近年、マイクロプロセッサの利用により自動機械は高
機能化されつつあり、それにつれセンサー、アクチュエ
ータの数が数百，数千に及びものもめずらしくなくなっ
て来た。センサー・アクチュエータの増大により、これ
らのすぐ近くにリモートI/Oと呼ばれ遠隔で入出力の制
御が行なえるユニットを配置し、その間をシリアル多重
伝送方式を用いて結ぶ方法が種々考案されている。
機能化されつつあり、それにつれセンサー、アクチュエ
ータの数が数百，数千に及びものもめずらしくなくなっ
て来た。センサー・アクチュエータの増大により、これ
らのすぐ近くにリモートI/Oと呼ばれ遠隔で入出力の制
御が行なえるユニットを配置し、その間をシリアル多重
伝送方式を用いて結ぶ方法が種々考案されている。
第４図はそのリモートI/Oからなるシステム図であ
る。11はセンサ、12はアクチュエータ、13は入力ユニッ
ト、14は出力ユニットであり、13と14を以後子局と呼ぶ
ことにする。15はこれに子局すべてを制御するコントロ
ーラであり、これは子局に対し親局と呼ばれているもの
である。
る。11はセンサ、12はアクチュエータ、13は入力ユニッ
ト、14は出力ユニットであり、13と14を以後子局と呼ぶ
ことにする。15はこれに子局すべてを制御するコントロ
ーラであり、これは子局に対し親局と呼ばれているもの
である。
さて、以上のような構成において入力の一つとしてA/
D変換されたデータの伝送を行う場合を考える。
D変換されたデータの伝送を行う場合を考える。
A/D変換においては、A/D変換開始パルスを与えた後、
変換終了信号を確認するか、または、十分な時間が経過
した後データを読み込む必要がある。
変換終了信号を確認するか、または、十分な時間が経過
した後データを読み込む必要がある。
第５図は、その１つの方式を示したものである。受信
信号はまず受信バッファ１に一旦蓄えられ、マイクロプ
ロセッサ等２により解読される。その結果、自らのA/D
変換データの送信が要求されているならば、A/D変換を
実行し、その変換結果を受信信号に加え、送信する。し
たがって、受信信号を受信してから送信信号を送信する
までには、受信信号の解読時間とA/D変換時間の和の遅
延時間が生じる。
信号はまず受信バッファ１に一旦蓄えられ、マイクロプ
ロセッサ等２により解読される。その結果、自らのA/D
変換データの送信が要求されているならば、A/D変換を
実行し、その変換結果を受信信号に加え、送信する。し
たがって、受信信号を受信してから送信信号を送信する
までには、受信信号の解読時間とA/D変換時間の和の遅
延時間が生じる。
第６図はもう一つの方式を示したものである。まず、
親局は子局に子局のA/D変換データの送信を要求する第
１のデータ16を送信する。子局は第１のデータを受信
し、受信データを親局に送信すると同時に、受信したデ
ータを解読し、A/D変換を開始する。次に親局は、子局
がA/D変換データを送信できるように第２のデータ17を
送信する。子局はA/D変換により得た結果を第２の受信
データとおき換えたデータ18を親局に送信する。この方
法は受信信号を受信してから送信信号を送信するまでの
遅延時間がA/D変換に要する時間より小さい場合にも使
用することができる。
親局は子局に子局のA/D変換データの送信を要求する第
１のデータ16を送信する。子局は第１のデータを受信
し、受信データを親局に送信すると同時に、受信したデ
ータを解読し、A/D変換を開始する。次に親局は、子局
がA/D変換データを送信できるように第２のデータ17を
送信する。子局はA/D変換により得た結果を第２の受信
データとおき換えたデータ18を親局に送信する。この方
法は受信信号を受信してから送信信号を送信するまでの
遅延時間がA/D変換に要する時間より小さい場合にも使
用することができる。
発明が解決しようとする問題点 しかしながら上記第１のような構成では伝送信号１フ
レームすべてを一旦蓄えて受信信号の解読とA/D変換を
行うため、１フレームの伝送時間と受信信号の解読時間
とA/D変換の実行時間の和だけ遅れざるを得ない。そし
て、伝送装置を通過する毎にこれらの遅れ時間が累積さ
れてそのため自動機械によっては、応答性が悪くなって
制御できなくなり、速い応答性が必要な時は、やむなく
並列直電気配線を使用せざるを得ないという問題点を有
していた。
レームすべてを一旦蓄えて受信信号の解読とA/D変換を
行うため、１フレームの伝送時間と受信信号の解読時間
とA/D変換の実行時間の和だけ遅れざるを得ない。そし
て、伝送装置を通過する毎にこれらの遅れ時間が累積さ
れてそのため自動機械によっては、応答性が悪くなって
制御できなくなり、速い応答性が必要な時は、やむなく
並列直電気配線を使用せざるを得ないという問題点を有
していた。
また、上記第二のような構成では、伝送装置を通過す
るときの遅れ時間は短くすることができるため上記のよ
うな問題は発生しない。しかしながら、A/D変換を要求
する第１の信号とA/D変換データが含まれる第２の信号
とを伝送しなければならないため、１フレームの伝送時
間以上の遅れは生じる。また、親局、子局ともに１つの
A/D変換において２つの信号処理を行わねばならないた
め、信号処理が複雑になるという問題点を有していた。
るときの遅れ時間は短くすることができるため上記のよ
うな問題は発生しない。しかしながら、A/D変換を要求
する第１の信号とA/D変換データが含まれる第２の信号
とを伝送しなければならないため、１フレームの伝送時
間以上の遅れは生じる。また、親局、子局ともに１つの
A/D変換において２つの信号処理を行わねばならないた
め、信号処理が複雑になるという問題点を有していた。
本発明は上記問題点を解消するもので、伝送装置を通
過するときの遅れ時間は1bitの伝送に要する時間以下と
し、さらにただ一度のデータ伝送によりA/D変換データ
を得る方法を提供するものである。
過するときの遅れ時間は1bitの伝送に要する時間以下と
し、さらにただ一度のデータ伝送によりA/D変換データ
を得る方法を提供するものである。
問題点を解決するための手段 そして上記問題点を解決する本発明の技術的手段は、
同期情報とアドレス情報とデータ情報から構成される伝
送信号の内、アドレス情報とあらかじめ設定したアドレ
スとが一致したことを検出して記憶するアドレス一致検
出記憶回路と、前記伝送信号の伝送速度に同期したキャ
リア信号を発生させるタイミング回路、アナログ入力を
ディジタル信号に変換するA/D変換回路と、前記同期キ
ャリア発生回路から出力されたキャリア信号を取り込み
送信すべき並列データ情報を直列信号に変換する並列直
列変換器と、伝送の始まりを示すスタートビットを検出
してA/D変換を開始させるA/Dスタートパルス回路と、前
記アドレス一致検出記憶回路から出力されるアドレス一
致信号により受信中の伝送信号の内のデータ情報を前記
並列直列変換器の直列信号と置き換える送信切換えスイ
ッチ回路と、前記受信中の伝送信号を前記並列直列変換
と同一タイミングになるまで遅らせる直列信号遅延回路
とからなるものである。
同期情報とアドレス情報とデータ情報から構成される伝
送信号の内、アドレス情報とあらかじめ設定したアドレ
スとが一致したことを検出して記憶するアドレス一致検
出記憶回路と、前記伝送信号の伝送速度に同期したキャ
リア信号を発生させるタイミング回路、アナログ入力を
ディジタル信号に変換するA/D変換回路と、前記同期キ
ャリア発生回路から出力されたキャリア信号を取り込み
送信すべき並列データ情報を直列信号に変換する並列直
列変換器と、伝送の始まりを示すスタートビットを検出
してA/D変換を開始させるA/Dスタートパルス回路と、前
記アドレス一致検出記憶回路から出力されるアドレス一
致信号により受信中の伝送信号の内のデータ情報を前記
並列直列変換器の直列信号と置き換える送信切換えスイ
ッチ回路と、前記受信中の伝送信号を前記並列直列変換
と同一タイミングになるまで遅らせる直列信号遅延回路
とからなるものである。
作用 本発明は上記した構成によって、同期情報を検出する
アドレス情報を持つことなくA/D変換を開始する。そし
て、アドレス情報を受信した時点でアドレス一致検出記
憶回路によりアドレス一致が検出されると以後のデータ
情報を、アドレス情報を受信している間に終了したA/D
変換データに置き換えて再送信する。この為、伝送信号
を一旦蓄えることなく、一度に伝送でき、高速なデータ
伝送が可能になると同時に、ただ一個の信号伝送により
A/D変換データを得ることができる。
アドレス情報を持つことなくA/D変換を開始する。そし
て、アドレス情報を受信した時点でアドレス一致検出記
憶回路によりアドレス一致が検出されると以後のデータ
情報を、アドレス情報を受信している間に終了したA/D
変換データに置き換えて再送信する。この為、伝送信号
を一旦蓄えることなく、一度に伝送でき、高速なデータ
伝送が可能になると同時に、ただ一個の信号伝送により
A/D変換データを得ることができる。
実施例 以下本発明の一実施例のA/D変換データ伝送装置につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
第１図において１は同期キャリアを発生させるタイミ
ング回路であり、受信信号ａの伝送速度に同期した各種
のキャリア信号ｂを発生させるものである。２はアドレ
ス一致検出記憶回路で、受信中の信号のアドレス情報と
アドレス設定スイッチで設定されたアドレスが一致する
とアドレス一致記憶信号ｃを出力するものである。３は
受信信号ａを並列・直列変換器４から出力される直列信
号ｅと同一タイミングになるまで遅らせる直列信号遅延
回路である。５はセンサなどから出されるアナログ信号
をディジタル並列直列ｇに変換するA/D変換器である。
６は受信信号ａの同期情報を検出し、同期情報よりA/D
変換の開始信号ｄを作るA/Dスタートパルス回路であ
る。７は送信切換えスイッチであり普段はｈ側と接続し
ている。受信を開始しアドレス情報が通過した時点でア
ドレス一致検出回路からアドレス一致記憶信号ｄが出て
いればｅ側に接続し、以後送信信号を直列信号ｃに切り
換える。又、アドレス一致記憶信号ｃが出ていなければ
切換えは行わず、信号遅延回路３を通って遅延された受
信信号をそのまま再送信するものである。また、受信信
号ａを受けてから送信信号ｆを出力するまでの遅延時間
は、本一実施例では140〜220n secと極めて小さい。
ング回路であり、受信信号ａの伝送速度に同期した各種
のキャリア信号ｂを発生させるものである。２はアドレ
ス一致検出記憶回路で、受信中の信号のアドレス情報と
アドレス設定スイッチで設定されたアドレスが一致する
とアドレス一致記憶信号ｃを出力するものである。３は
受信信号ａを並列・直列変換器４から出力される直列信
号ｅと同一タイミングになるまで遅らせる直列信号遅延
回路である。５はセンサなどから出されるアナログ信号
をディジタル並列直列ｇに変換するA/D変換器である。
６は受信信号ａの同期情報を検出し、同期情報よりA/D
変換の開始信号ｄを作るA/Dスタートパルス回路であ
る。７は送信切換えスイッチであり普段はｈ側と接続し
ている。受信を開始しアドレス情報が通過した時点でア
ドレス一致検出回路からアドレス一致記憶信号ｄが出て
いればｅ側に接続し、以後送信信号を直列信号ｃに切り
換える。又、アドレス一致記憶信号ｃが出ていなければ
切換えは行わず、信号遅延回路３を通って遅延された受
信信号をそのまま再送信するものである。また、受信信
号ａを受けてから送信信号ｆを出力するまでの遅延時間
は、本一実施例では140〜220n secと極めて小さい。
第２図は一実施例におけるループ状伝送装置の伝送フ
ォーマットを示したものである。伝送フォーマットは少
くとも同期キャリア信号を発生させる為の同期信号とア
クセスする子局を区別する為のアドレス情報を持ったア
ドレス情報とデータ情報から成りたっており、伝送順序
は、同期情報，アドレス情報，データ情報の順となって
いる。
ォーマットを示したものである。伝送フォーマットは少
くとも同期キャリア信号を発生させる為の同期信号とア
クセスする子局を区別する為のアドレス情報を持ったア
ドレス情報とデータ情報から成りたっており、伝送順序
は、同期情報，アドレス情報，データ情報の順となって
いる。
また、第１図のような実施例で正しく動くためには、
受信信号の同期情報を受信してからデータ情報を送信す
るまでの時間に、A/D変換を開始して終了するというこ
とが必要となる。
受信信号の同期情報を受信してからデータ情報を送信す
るまでの時間に、A/D変換を開始して終了するというこ
とが必要となる。
以上の様に構成されたデータ伝送装置について、第３
図を用いてその動作を説明する。
図を用いてその動作を説明する。
受信信号の一例として第３図（ａ）の様な信号ａを受
信すると、第３図（ｂ）のようなキャリア信号b1,b2,b3
を発生する。受信信号ａはアドレス一致検出記憶回路２
に接続されており、受信信号アドレス情報とアドレス設
定スイッチが一致していればアドレス一致記憶信号ｃを
出力し送信切換スイッチ７のｈ側からｅ側に切り換え
る。
信すると、第３図（ｂ）のようなキャリア信号b1,b2,b3
を発生する。受信信号ａはアドレス一致検出記憶回路２
に接続されており、受信信号アドレス情報とアドレス設
定スイッチが一致していればアドレス一致記憶信号ｃを
出力し送信切換スイッチ７のｈ側からｅ側に切り換え
る。
また、受信信号ａは同期情報検出回路にも接続されて
おり、同期情報検出回路は同期情報を検出し、A/Dスタ
ートパルス回路におくる。A/Dスタート回路は同期情報
をもとにA/D変換開始される。第３図（ｇ）に示したよ
うに時刻T2までにA/D変換が終了したならば、A/D変換デ
ータｇは直列並列変換器４により時刻T2か直列並列変換
がなされ、信号ｅとして出力される。
おり、同期情報検出回路は同期情報を検出し、A/Dスタ
ートパルス回路におくる。A/Dスタート回路は同期情報
をもとにA/D変換開始される。第３図（ｇ）に示したよ
うに時刻T2までにA/D変換が終了したならば、A/D変換デ
ータｇは直列並列変換器４により時刻T2か直列並列変換
がなされ、信号ｅとして出力される。
以上により、受信データ情報をA/D変換情報ｅに書き
換えた送信信号ｆが送信される。
換えた送信信号ｆが送信される。
発明の効果 本発明は受信信号の最初でA/D変換を開始し、受信信
号を一旦蓄えずに受信途中のアドレス情報が一致した時
のみデータ情報をA/D変換データに置きかえて再送信を
行うものであるので伝送遅れは極めて少なくできる。し
かも、信号処理も従来の方法と比較して簡単になる。
号を一旦蓄えずに受信途中のアドレス情報が一致した時
のみデータ情報をA/D変換データに置きかえて再送信を
行うものであるので伝送遅れは極めて少なくできる。し
かも、信号処理も従来の方法と比較して簡単になる。
第１図は本発明の一実施例におけるループ状光データ送
信装置の構成図、第２図は同実施例に使用する伝送フォ
ーマットを示す説明図、第３図は第１図の各信号ａ〜ｆ
の信号波形図、第４図は従来のリモートI/Oのシステム
図、第５図は従来のループ状伝送装置の一例を示すブロ
ック図、第６図は従来のループ状伝送装置のもう一つの
例を示す図である。 １……タイミング回路、２……アドレス一致検出記憶回
路、３……直列信号遅延回路、４……並列直列変換器、
５……A/D変換器、７……送信切換スイッチ。
信装置の構成図、第２図は同実施例に使用する伝送フォ
ーマットを示す説明図、第３図は第１図の各信号ａ〜ｆ
の信号波形図、第４図は従来のリモートI/Oのシステム
図、第５図は従来のループ状伝送装置の一例を示すブロ
ック図、第６図は従来のループ状伝送装置のもう一つの
例を示す図である。 １……タイミング回路、２……アドレス一致検出記憶回
路、３……直列信号遅延回路、４……並列直列変換器、
５……A/D変換器、７……送信切換スイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原 義文 門真市大字門真1006番地 松下電器産業 株式会社内 (56)参考文献 特開 昭54−82257（ＪＰ，Ａ) 特開 昭57−99842（ＪＰ，Ａ) 特開 昭58−95449（ＪＰ，Ａ)
Claims (1)
- 【請求項１】同期情報とアドレス情報とデータ情報から
構成される伝送信号の内、アナログ入力から前記データ
情報を作り出すアナログ・デジタル変換器と、前記変換
の開始のタイミング信号を前記同期情報によって発生す
るスタートパルス回路と、アドレス情報とあらかじめ設
定したアドレスとが一致したことを検出して記憶するア
ドレス一致検出記憶回路と、前記伝送信号の伝送速度に
同期した信号を発生させるタイミング回路と、前記タイ
ミング回路から出力された信号を取り込み変換された並
列データ情報を直列信号に変換する並列直列変換器と、
受信中の伝送信号の内のデータ情報を前記並列直列変換
器の直列信号と置き換える送信切り換えスイッチと、前
記受信中の伝送信号を前記並列直列変換器から出力され
る直列信号と同一タイミングになるまで遅らせる直列信
号遅延回路とからなるデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066401A JP2537846B2 (ja) | 1987-03-20 | 1987-03-20 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62066401A JP2537846B2 (ja) | 1987-03-20 | 1987-03-20 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63232796A JPS63232796A (ja) | 1988-09-28 |
| JP2537846B2 true JP2537846B2 (ja) | 1996-09-25 |
Family
ID=13314749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62066401A Expired - Lifetime JP2537846B2 (ja) | 1987-03-20 | 1987-03-20 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537846B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5482257A (en) * | 1977-12-14 | 1979-06-30 | Tokyo Keiso Kk | System for supervising plurality of tank yard |
| JPS5799842A (en) * | 1980-12-13 | 1982-06-21 | Toshiba Corp | Data transmission system |
| JPS5895449A (ja) * | 1981-12-01 | 1983-06-07 | Clarion Co Ltd | デ−タ伝送システム |
-
1987
- 1987-03-20 JP JP62066401A patent/JP2537846B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63232796A (ja) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5930353B2 (ja) | 情報送受信装置 | |
| JP2537846B2 (ja) | デ−タ伝送装置 | |
| US4672612A (en) | Error correction system in a teletext system | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| JPH01118951A (ja) | シリアルインターフェイス回路 | |
| JPH0818546A (ja) | データ通信装置 | |
| JPH01841A (ja) | データ伝送装置 | |
| JP3340328B2 (ja) | 同期通信回路 | |
| JP2806568B2 (ja) | 共通バス制御方式 | |
| JPS63131740A (ja) | シリアルデ−タ伝送装置 | |
| JPH082056B2 (ja) | データ伝送装置 | |
| JPH07114408B2 (ja) | ループ状子局のアドレス検出方法 | |
| JP2887963B2 (ja) | ディジタル無線伝送システム | |
| SU1300484A1 (ru) | Система дл сбора данных | |
| JP2759585B2 (ja) | 文字組立分解器 | |
| JPS60226249A (ja) | デ−タ伝送方式 | |
| SU1559349A1 (ru) | Устройство дл сопр жени ЦВМ с группой абонентов | |
| JPS6320936A (ja) | デ−タ伝送装置 | |
| JPH0566778B2 (ja) | ||
| JPS59135561A (ja) | 回線制御信号検出，送信回路 | |
| JPH0622287A (ja) | 映像信号多重伝送装置 | |
| JPH10255189A (ja) | テレメータ装置 | |
| JPS63204940A (ja) | ル−プ状デ−タ伝送装置 | |
| JPH06177941A (ja) | ホーム・バス・コントローラ | |
| JPS63184465A (ja) | フアクシミリのビツト同期方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |