JPH07114408B2 - ループ状子局のアドレス検出方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は自動機械などに用いられるループ状子局の各子
局に予め設定されている設定アドレスを検出するループ
状子局のアドレス検出方法に関するものである。

従来の技術 近年、マイクロプロセッサの利用により自動機械が高機
能化され、それに伴い数百にも及ぶセンサ、アクチュエ
ータなどが付設されることもめずらしくなくなってい
る。

本出願人は上記に鑑み、特願昭61-165830号として、複
数のループ状子局に対して高速データ伝送を行うことが
できるデータ伝送装置を出願している。

この先行技術は、第９図及び第10図に示すようにアドレ
ス一致検出記憶回路ｃによって、予め設定されたアドレ
スと伝送信号（第10図（ａ））内のアドレス情報との一
致を検出することにより、データ情報を並列直列変換器
ｄによって並列入力データから変換される直列データ
（第10図（ｂ））と置換えた伝送信号（第10図（ｃ））
を送信するもので、各子局におけるアドレス設定はアド
レス一致検出記憶回路ｃのアドレス設定スイッチＡをセ
ットすることにより行われる。

発明が解決しようとする問題点 しかし上記従来例においてループ状子局にアドレス設定
を行った後、各子局の設定アドレスを検出しようとすれ
ば、機械をバラして各子局のアドレス設定スイッチＡの
セット状態を一つ一つ確認しなければならず、大変困難
であるという問題がある。

本発明は上記問題点に鑑み、ループ状子局の各子局に予
め設定されている設定アドレスを親局において自動的に
検出することができるループ状子局のアドレス検出方法
を提供することを目的とする。

問題点を解決するための手段 上記目的を達成するため、本発明の第１のループ状子局
のアドレス検出方法は、親局から送信される伝送信号の
アドレス情報と予め設定されている設定アドレスとが、
一致しないとき前記伝送信号のデータ情報を規則的に書
換え、一致するとき前記データ情報を初期値に戻す子局
がループ状に接続されるループ状子局に、アドレス情報
を検出すべきアドレスに設定すると共に、データ情報を
任意の初期値に設定した伝送信号を送信した後、親局が
受信する伝送信号のデータ情報を検出することによっ
て、前記アドレス情報と一致する設定アドレスの子局を
検出することを特徴とする。

又本発明の第２のループ状子局のアドレス検出方法は、
親局から送信される伝送信号のアドレス情報と予め設定
されている設定アドレスとが、一致しないとき前記伝送
信号のデータ情報を規則的に書換え、一致するとき前記
データ情報を初期値に戻すと共に前記伝送信号のACKビ
ットを１に設定する子局がループ状に接続されるループ
状子局に、アドレス情報を検出すべきアドレスに、デー
タ情報を任意の初期値に、ACKビットを０に夫々設定し
た伝送信号を送信した後、親局が受信する伝送信号のデ
ータ情報を検出することによって、前記アドレス情報と
一致する設定アドレスの子局を検出すると共に、ACKビ
ットの値によって前記子局の有無を検出することを特徴
とする。

作用 第１のループ状子局のアドレス検出方法において、ルー
プ状子局が、例えば第２図に示すように配列され、予め
アドレスが子局３はAd.2、子局２はAd.6、子局１はAd.
1、子局０はAd.3のように設定されているものとする。

このループ状子局に伝送する伝送信号のアドレス情報を
『０』、『１』、『２』……と順次変化させ、データ情
報の初期値は『０』とする。各子局におけるデータ情報
の規則的書換えは『＋１』を加算することにより行われ
るものとする。

先ずアドレス情報が『０』の場合、Ad.0の子局がないの
で、データ情報は各子局３、２、１、０で順次『＋１』
が加算され、親局Ｐはデータ情報が『４』の伝送信号を
受信する。

アドレス情報が『１』の場合、子局３、２で夫々『＋
１』加算されて『２』となったデータ情報は、子局１で
アドレスが一致して初期値『０』に戻った後、次の子局
０で『＋１』加算されて親局が受信するデータ情報は
『１』となる。

アドレス情報が『２』の場合、子局３がAd.2なのでデー
タ情報『０』は変化せず、その後子局２、１、０で夫々
『＋１』加算されて親局が受信するデータ情報は『３』
となる。

このようにしてアドレス情報を順次変化させた伝送信号
を発信することにより得られた発信アドレス情報と受信
データ情報との関係から、各子局の配列及び設定アドレ
スを第１表のように検出することができる。

尚、Ad.0、Ad.4、Ad.5、Ad.7に対応する受信データ情報
『４』は子局４を表すが、子局４は存在しないので、こ
の場合『４』は総子局数を表す。

これにより、各子局の設定アドレスは子局１がAd.1、子
局３がAd.2、子局０がAd.3、子局２がAd.6であることが
検出される。

以上のようにして、ループ状子局の設定アドレスを親局
において自動的に検出することができる。

第２のループ状子局の設定アドレス検出方法のよれば、
伝送信号のアドレス情報が子局の設定アドレスと一致す
るとACKビットが１に設定され、一致しないとACKビット
は０のままで親局に受信される。

これにより、ACKビットが１の場合、受信データ情報に
示されるデータ情報の規則的書換え回数によって、上記
第１の発明の作用説明で述べたように送信アドレス情報
に一致する設定アドレスの子局を検出することができる
のは勿論、ACKビットが０の場合、前記書換え回数によ
って子局の総数を検出することができる。

この結果、子局の総数が不明な場合でもアドレス不一致
時の受信データ情報によって総子局数を検出することが
できる。

実施例 本発明の実施例を、第１図ないし第８図に基き説明す
る。

本実施例の伝送信号のフォーマットは、第３図に示すよ
うに同期情報、アドレス情報、モード情報、データ情
報、ACKビットから構成される。又親局Ｐから送信する
際、アドレス情報は検出しようとするアドレスに、モー
ド情報は『１』に、データ情報は初期値として『０』
に、ACKビットは『０』に夫々設定される。

このような伝送信号を受信する本実施例の子局３、２、
１、０は、第５図に示すように受信信号（第６図
（ａ））中のアドレス情報が設定アドレスと一致すると
きにアドレス一致信号を出力するアドレス一致検出記憶
回路11と、受信信号中のデータ情報に『＋１』を加算
（第６図（ｃ））する直列加算器12と、アドレス一致時
に受信信号中のACKビットを『１』に設定するACKビット
回路13とを備えている。

又子局３、２、１、０は、受信信号の伝送速度に同期す
るキャリア信号（第６図（ｂ））を出力する同期キャリ
ア・タイミング発生回路14と、受信信号中のモード情報
を直列並列変換するモード部直列並列変換器15とを備え
ている。

アドレス一致検出記憶回路11は、予めアドレスを設定し
ておくためのアドレス設定スイッチ16と、受信信号のア
ドレス情報を直列並列変換して並列信号を出力するアド
レス部直列並列変換器17と、両者を比較する比較器18と
を備えている。

このアドレス一致検出記憶回路11からのアドレス一致信
号は、第１切換スイッチ19及び第２切換スイッチ20を接
点ｂから接点ａに夫々切換えると共に、前記モード部直
列並列変換器15から並列モード信号が出力されるときゲ
ート21によって第３切換スイッチ22を接点ｂから接点ａ
に切換える。これら第１、第２、第３切換スイッチ19、
20、22のアドレス検出時の接点ｂから接点ａへの切換動
作は、第６図（ｄ）に示す通りである。

直列加算器12の出力側は通常は第１切換スイッチ19の接
点ｂに接続され、アドレス一致信号が出力されないとき
データ情報に『＋１』を加算する。アドレス一致信号が
出力されると第１切換スイッチ19が接点ａに切換わり、
データ情報は『０』になる。

ACKビット回路13は、第３切換スイッチ22の出力側が接
点ｂに接続される第４切換スイッチ23と、入力側がアド
レス一致検出記憶回路11及び同期キャリア・タイミング
発生回路14に夫々接続されて前記第４切換スイッチ23を
接点ｂから接点ａに切換えるゲート24とを備えている。
第４切換スイッチ23の接点ｂは前記アドレス設定スイッ
チ16の出力側に接続されている。このACKビット回路13
はアドレス一致信号が出力されたとき、第６図（ｅ）に
示すように第４切換スイッチ23を接点ｂから接点ａに切
換え、受信信号のACKビットを『１』に設定する。

尚、25は並列直列変換器で、モード部直列直列並列変換
器15の出力であるモード情報が『０』のとき、すなわち
非アドレス検出時に入力データ26を並列変換して受信信
号のデータ情報と置換えるものである。27は直列信号遅
延回路で、受信信号の同期情報及びアドレス情報の直列
信号を、非アドレス検出時で且つアドレス一致時に前記
入力データ26の取込みに対して同一タイミングとなるよ
うに遅延ささせるもので、データ情報の置換えによる波
形の乱れが殆ど生じさせないようにする。28は受信信号
のデータ情報を並列信号に変換するデータ部直列並列変
換器、29はアドレス一致時に前記並列信号をラッチして
出力データ30を得る出力ラッチ回路である。

又非アドレス検出時で且つアドレス不一致の場合、全切
換スイッチ19、20、22、23は接点ｂ側にあり、このとき
は直列信号遅延回路27が受信信号を入力データとし、同
期キャリア・タイミング発生回路14からのキャリア信号
をクロック入力とすることによって、受信波形と全く同
一波形の送信波形を再生出力する。尚、本実施例ではキ
ャリア信号の発生を、第６図（ｂ）に示すように受信信
号のON/OFFパルス幅の約半分に相当する時間遅らせてい
る。

このように構成した子局３、２、１、０によれば、モー
ド情報が『１』、すなわちアドレス配列検出時の受信信
号（第６図（ａ））に対して、各子局３、２、１、０の
設定アドレスと受信したアドレス情報とが不一致の場
合、第１、第２切換スイッチ19、20（第７図（ｂ））、
及び第４切換スイッチ23（第７図（ｃ）は接点ｂのまま
であり、第３切換スイッチ22（第７図（ｅ））のみが前
記モード情報により接点ａに切換わるため、直列加算器
12によって『＋１』加算された出力信号（第７図
（ａ））がそのまま送信信号（第７図（ｄ））となる。

一方、アドレス配列検出時で且つ子局３、２、１、０の
何れかにおいてその設定アドレスと受信したアドレス情
報とが一致する場合、第３切換スイッチ22がモード情報
によって接点ａに切換わると共に、第１、第２切換スイ
ッチ19、20はアドレス一致信号によって、第８図（ｂ）
に示すように接点ｂから接点ａに切換わり、直列加算器
12によって『＋１』加算された出力信号（第８図
（ａ））のデータ情報を『０』に設定（第８図（ｃ））
する。又第４切換スイッチ23もアドレス一致信号によ
り、第８図（ｄ）に示すように接点ｂから接点ａに切換
わり、ACKビットを『１』に設定する結果、送信信号は
第８図（ｅ）に示すようになる。

以上のように構成した子局３、２、１、０が、第２図に
示すようにループ状に接続されているループ状子局のア
ドレス検出方法を、第１図のフローチャートに基き説明
する。尚、ループ状に接続された各子局３、２、１、０
のアドレスは、第２図に示すように子局３がAd.2、子局
２がAd.6、子局１がAd.1、子局０がAd.3に夫々予め設定
されているものとする。

第１回目、伝送信号のアドレス情報はステップ♯１で先
ず『０』に、モード情報は『１』に夫々設定され、ステ
ップ♯２でデータ情報は『０』に、ACKビットは『０』
に夫々設定された後、ステップ♯３で送信される。この
伝送信号は、Ad.0に設定された子局の配列を検出するも
のである。

ステップ♯４〜６は、各子局３、２、１、０において順
次繰返されるが、Ad.0の子局は存在しないので、常にス
テップ♯４からステップ♯６に移行し、その都度データ
情報に『＋１』が加算されてその値は『４』となり、親
局Ｐに送信される。従ってACKビットは『０』のままで
ある。

ステップ♯７で、前記データ情報『４』がAd.0に予め設
定されている子局の配列を示すのか、又は総子局数を示
すのかが判断される。具体的にはACKビットが『１』で
あるか、又は『０』であるかで判断される。この場合、
ACKビットは『０』なので『４』は総子局数を示すこと
が分かり、ステップ♯８に移行する。

ステップ♯８では、設定アドレスが検出された子局の数
が総子局数（本実施例の場合、総子局数は『４』）に達
したかどうか判断される。『０』＜『４』なのでステッ
プ♯９に移行し、前記アドレス情報『０』に『＋１』が
加算されて、ステップ♯２に戻る。

第２回目の伝送信号は、第４図（ａ）に示すようにアド
レス情報が『１』であり、ステップ♯２でデータ情報の
初期値が『０』に、ACKビットも『０』に設定される。
モード情報は『１』のままである。この伝送信号は、A
d.1に設定された子局１の配列を検出するものである。

先ず子局３において、ステップ♯４で子局３の設定アド
レスがアドレス情報と一致するかどうか判断される。こ
の場合、子局３はAd.2なのでNOであり、ステップ♯６で
データ情報は『＋１』加算されて『１』となる。ACKビ
ットは『０』のままである。この結果、子局３から子局
２に送信される伝送信号は、第４図（ｂ）に示すように
なる。

子局２においてもステップ♯４からステップ♯６に移行
し、更に『＋１』が加算されてデータ情報は『２』とな
る。子局２から子局１に送信される伝送信号は、第４図
（ｃ）に示す通りである。

次の子局１はAd.1でアドレスが一致するので、ステップ
♯４からステップ♯５に移行する。このステップ♯５
で、データ情報『２』が初期値『０』に戻されると共
に、ACKビットが『１』に設定される。子局１から子局
０に送信される伝送信号は、第４図（ｄ）に示す通りで
ある。

子局０では、ステップ♯４からステップ♯６に移行し、
初期値『０』に戻されたデータ情報に『＋１』が加算さ
れる。

このようにして、第４図（ｅ）に示すように伝送信号
が、子局０から親局Ｐに送信される。

ステップ♯７においては、ACKビット＝１によりこの伝
送信号（第４図（ｅ））のデータ情報『１』がAd.1に設
定された子局１の配列を示すものであることが分かる。

以下、アドレス情報を『２』、『３』…と順次増加して
親局Ｐから送信を行うが、アドレス情報『７』のとき、
親局Ｐが受信する伝送信号はACKビットが『０』なの
で、ステップ♯８に移行する。

ステップ♯８では、設定アドレスが検出された子局の数
が総子局数『４』に達したかどうか判断され、達してい
れば終了となる。

第２表は、このようにしてAd.0からAd.7までの送信アド
レス情報に対する受信データ情報、ACKビットの値を示
す。

尚、モード情報が『０』のとき、すなわち非アドレス配
列検出時は、第３切換スイッチ22が接点ｂのままであ
り、各子局３、２、１、０の動作は第２切換スイッチ20
がアドレス情報と子局３、２、１、０の各設定アドレス
との一致、不一致に応じて切換わることによって行われ
る。

非アドレス配列検出時でアドレス一致の場合、モード情
報が『０』のため受信信号中のデータ情報に基く出力デ
ータ30が出力ラッチ回路29から得られる一方、第２切換
スイッチ20は接点ａに切換わって入力データ26が受信信
号中のデータ情報と置換えられる。

非アドレス配列検出時でアドレスが不一致の場合は第２
切換スイッチ20が接点ｂのままであり、受信波形と全く
同一波形の送信波形が出力される。

本発明は上記実施例に示す外、種々の態様に構成するこ
とができる。

例えば親局から送信する伝送信号のデータ情報の初期値
は『０』以外の値に設定してもよい。又データ情報の規
則的書換えは『＋１』を加算する外、規則的減算や他の
コード化されたものでもよい。

尚、本発明を適用することのできる子局が上記実施例に
示すものに限定されず、公知の回路によって任意に構成
することができるのは勿論である。

発明の効果 本発明の第１のループ状子局のアドレス検出方法は上記
構成、作用を有するもので、ループ状子局の各子局に予
め設定されている設定アドレスを親局において自動的に
検出することができる。

又本発明の第１のループ状子局のアドレス検出方法は上
記構成、作用を有するので、子局の設定アドレスのみな
らず、総子局数を検出することができ、設定アドレスに
欠番があったり総子局数が不明であるなどの場合でもア
ドレス検出を確実に行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すフローチャート、第２図
はそのループ状子局の配列図、第３図はその伝送フォー
マットの説明図、第４図はその各子局で送受信される伝
送信号の波形図、第５図はその子局の構成図、第６図は
その子局での各信号の波形及び各切換スイッチの作動
図、第７図はそのアドレス不一致時の波形及び作動図、
第８図はそのアドレス一致時の波形及び作動図、第９図
は先行技術の子局の構成図、第10図はその各信号の波形
図である。 ０、１、２、３……子局 11……アドレス一致検出記憶回路 12……直列加算器 13……ACKビット回路 Ｐ……親局。

Claims (2)

【特許請求の範囲】
1. 【請求項１】親局から送信される伝送信号のアドレス情
   報と予め設定されている設定アドレスとが、一致しない
   とき前記伝送信号のデータ情報を規則的に書換え、一致
   するとき前記データ情報を初期値に戻す子局がループ状
   に接続されるループ状子局に、アドレス情報を検出すべ
   きアドレスに設定すると共に、データ情報を任意の初期
   値に設定した伝送信号を送信した後、親局が受信する伝
   送信号のデータ情報を検出することによって、前記アド
   レス情報と一致する設定アドレスの子局を検出すること
   を特徴とするループ状子局のアドレス検出方法。
2. 【請求項２】親局から送信される伝送信号のアドレス情
   報と予め設定されている設定アドレスとが、一致しない
   とき前記伝送信号のデータ情報を規則的に書換え、一致
   するとき前記データ情報を初期値に戻すと共に前記伝送
   信号のACKビットを１に設定する子局がループ状に接続
   されるループ状子局に、アドレス情報を検出すべきアド
   レスに、データ情報を任意の初期値に、ACKビットを０
   に夫々設定した伝送信号を送信した後、親局が受信する
   伝送信号のデータ情報を検出することによって、前記ア
   ドレス情報と一致する設定アドレスの子局を検出すると
   共に、ACKビットの値によって前記子局の有無を検出す
   ることを特徴とするループ状子局のアドレス検出方法。