JPH06326698A

JPH06326698A - ディジタル信号を同期化する方法及び装置

Info

Publication number: JPH06326698A
Application number: JP7044993A
Authority: JP
Inventors: Philippe Meylemans; フィリップ・メイルマンス; Leon Cloetens; レオン・クローテンス
Original assignee: Alcatel NV
Current assignee: Alcatel Lucent NV
Priority date: 1992-03-27
Filing date: 1993-03-29
Publication date: 1994-11-25
Also published as: US5400367A; AU3527793A; EP0562183A1; CA2092786C; CA2092786A1; AU660536B2

Abstract

(57)【要約】【目的】遅延回路を用いずに、ディジタルクロック信
号とディジタルデータ信号を同期化する。【構成】ディジタルクロック信号ＣＫとレートが同一
のディジタル入力信号Ｄinをサンプリングし（Ｓ）、こ
のサンプリングにより得られたサンプルを、複数の連続
したサンプルからなる連続したセットに組分けし（Ｓ
Ｔ）、各セットについて起こり得るサンプル値の変換を
検出し（Ｄ）、サンプル値の変換を処理し（Ｐ）、理論
的に公称の入力データ信号サンプリングして得られると
考えられる各セットについて検出される電流位置を決定
し（ＳＤ）、この理論電流位置と最終変換値を使用して
出力信号Ｄout を発生させることにより（ＧＥ）、前記
ディジタルクロック信号ＣＫとディジタル入力データ信
号Ｄinを同期化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル入力信号と
ディジタルクロック信号とを同期させる方法及び装置に
関する。

【０００２】

【従来の技術】従来、ディジタル入力データ信号とディ
ジタルクロック信号とを同期させる方法として、次の方
法として、ディジタルクロック信号と同位相のディジタ
ル入力データ信号をサンプリングする工程と、このサン
プリングにより得られた複数の連続したサンプルを任意
の連続したセットに組分けする工程と、サンプルの値が
変換し得る各セットについて検出する工程と、サンプル
値の変換の処理を行ない、前記ディジタル入力信号の同
期化されたものである出力信号を発生させる工程からな
る方法が知られている（例えば、International Patent
Application W089/09520 ）。

【０００３】

【発明が解決しようとする課題】同期方法としては、３
つのサンプル（１つは入力信号、他はその入力信号に続
いて遅れた型の信号）のセットを生成するサンプリング
回路を含む同期化回路により行なわれる。こうして得ら
れた３サンプルのセットについて信号の変換が検出され
ないとき、信号の同期が完成したと考えられる。変換の
無いセットに属する信号は、入力信号が同期したもので
ある。このような同期化回路とこれに関連した同期化方
法を実現するには、比較的複雑な遅延回路を使用するし
かなかった。

【０００４】本発明は、遅延回路を用いずに、上述した
同期方法を実現させることを目的とする。

【０００５】

【課題を解決するための手段】（第１の発明）第１の発
明に係る同期化方法は、ディジタルクロック信号ＣＫと
レートが同一のディジタル入力データ信号Ｄinをサンプ
リングし、このサンプリングにより得られた複数のサン
プルを複数の連続したサンプルからなる連続したセット
に組分けし、各セットについて起こり得るサンプル値の
変換を検出し、サンプル値の変換を処理し、同期化され
たディジタル入力信号Ｄinである出力信号Ｄout を発生
させ、前記ディジタル入力データ信号Ｄinと、前記ディ
ジタルクロック信号ＣＫとを同期させ、さらに、理論的
に公称の入力データ信号をサンプリングして得られると
考えられるサンプルの各セットの理論電流位置ＳＴＣを
各セットにおいて検出される電流位置毎に決定し、この
理論電流位置ＳＴＣと最終変換値ＴＳを使用して前記出
力信号Ｄout を発生させることを特徴とする。

【０００６】（第２の発明）第２の発明に係る同期化装
置は、ディジタルクロック信号ＣＫと、このディジタル
クロック信号ＣＫとレートが同一のディジタルデータ信
号Ｄinとを同期させる同期化装置であって、入力データ
信号をサンプリングする手段Ｓと、このサンプリングに
より得られた複数のサンプルをそれぞれ複数の連続した
サンプルからなる連続したセットに組分けする手段ＳＴ
と、各セットについて起こり得るサンプル値の変換を検
出する手段Ｄと、同期化されたディジタル入力信号の出
力信号Ｄout を発生させるためにサンプル値の変換を処
理する手段Ｐとを備えた同期化装置であって、前記手段
Ｐは、理論的に公称の入力データ信号をサンプリングし
て得られると考えられるサンプルの各セットの理論電流
位置ＳＴＣを各セットにおいて検出される電流位置毎に
決定する手段ＳＤと、上記理論電流位置ＳＴＣと最終変
換値ＴＳを使用して前記出力信号Ｄout を発生させる手
段ＧＥとを備えたことを特徴とする。

【０００７】

【作用】理論的に公称の入力データ信号をサンプリング
して得られたと仮定される複数のサンプルからなる各セ
ットにおいて、電流変換を示す理論電流位置とは、デー
タ信号が公称のデータ信号（即ち、クロック信号と同じ
周期のパルスで構成される信号）であれば、検出された
変換があるサンプルのセットにおける変換位置である。
理論位置を決定することにより、発生されるべき同期化
データ信号の変換位置を知ることができ、また、前記理
論位置で連続検出された変換後の値に相当する信号値
を、同期化回路の出力において、クロック信号と同じレ
ートの信号を発生させることにより、信号を再構成する
ことができる。この場合、同期化回路の出力としての信
号値が最終変換での値と等しくなるような変換のないセ
ットを考える。例えば、もし、４つの連続したセットに
おいて、変換「０−１」が最初のセットに属し、変換
「１−０」が最後のセットに属するならば、最初のクロ
ック期間において、同期化回路の出力としてディジタル
値「１」が発生され、第２、第３のクロック期間におい
て、そのまま「１」を保持し、また、第４のクロック期
間において、ディジタル値が「０」にされなくてはなら
ない。

【０００８】このようにして、新しいデータ信号は、ビ
ット及び位相がクロック信号と同期されて発生する。即
ち、新しいデータ信号は、その各ビットがクロック周期
と同じ幅の信号パルスであり、クロック信号と同位相で
あり、かつ、元のデータ信号と内容及び周波数が同一と
なる。

【０００９】この発明の特徴について説明する。

【００１０】電流変換の理論電流位置は、実際の電流位
置からこの電流位置に先立つ前の理論電流位置の属する
セットにおいて、実際の電流位置から繰り返し行なうこ
とにより決定される。各セットは、同じ数のサンプルか
らなる２つのサブセットを含み、各サブセットは、サン
プルの群と前のサブセットの最後のサンプルに等しい付
加サンプルを含む。また、前記セットにおける前記電流
変換の電流位置は、前記セットにおける前記変換の属す
るサブセットの位置により決定される。

【００１１】前記変換の属する前記サブセットにおける
変換の位置について、前記電流と前の変換は、互いにそ
れぞれのサブセットにおけるそれぞれの位置によって決
定される相対的な位置関係にある。また、前記理論電流
位置は前記相対位置からも決定される。

【００１２】要約すると、電流変換の理論電流位置は、
それの相当するセットにおける最後の変換の属するサブ
セットの位置から、上述した相対位置から、それの相当
するセットにおける前の変換の属するサブセットの位置
から、また、前の変換の理論電流位置から決定される。

【００１３】表は、電流変換の理論的電流位置である最
後の４つの位置が結合可能となるよう、理論的手法によ
って表したものである。

【００１４】第２の発明は、入力データ信号をサンプリ
ングする手段と、このサンプリングにより得られた複数
の連続したサンプルについて任意の連続したセットに組
分けする手段と、サンプル値の変換し得る各セットにつ
いて検出する手段と、前記ディジタル入力信号の同期化
されたものである出力信号を発生させるためにサンプル
値の変換処理を行なう手段と、理論的に公称の入力デー
タ信号をサンプリングして得られると仮定されるサンプ
ルのセットのうちの１セットの理論電流位置について検
出される各電流位置を決定する手段と、上記理論電流位
置と最終変換値を使用して前記出力信号を発生させる手
段とを具備し、前記ディジタル入力データ信号と、これ
と同位相のディジタルクロック信号とを同期させること
を特徴とする同期化装置である。

【００１５】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１６】図１は同期化装置の構成を示す図である。

【００１７】図１において、４ＭＨz のクロック信号Ｃ
ＫとＰＣＭ（Pulse Code Modulation ）信号であるディ
ジタルデータ入力信号Ｄinが同期される。これら２信号
は速度について同期しているが、ビット及び／又は位相
について同期していないため、入力信号Ｄinの信号パル
ス幅はクロック周期の幅に応じて変化し、入力信号Ｄin
とクロック信号ＣＫ間で位相が変化するようになってい
る。入力信号Ｄinのパルス幅は「ｋ２２４＋−８３」ナ
ノ秒（ｋは連続パルスの数。但し、各パルスは同じ論理
値を有する。）で、位相は６１ナノ秒を越えて変化する
ことはできない。

【００１８】同期化装置は、サンプリング回路Ｓ、サン
プル記憶モジュールＳＴ、変換検出装置Ｄ及び処理モジ
ュールＰから成り、これらは、データ信号入力Ｄinから
データ信号出力Ｄout の間に直列に接続される。

【００１９】ディジタル入力信号Ｄin（図示せず）及び
３２ＭＨz のディジタルクロック信号ＣＫ１（図示せ
ず）が、それぞれ入力端Ｄin及びサンプリング回路Ｓの
入力端ＣＫ１に供給され、同時に、８ＭＨz のディジタ
ルクロック信号ＣＫ２（図示せず）及びディジタルクロ
ック信号ＣＫ（図示せず）が、それぞれ記憶モジュール
ＳＴの制御入力端ＣＫ２及び処理モジュールＰの制御入
力端ＣＫに供給される。同期化したデータ信号Ｄout
は、処理モジュールＰにおける出力端Ｄout で発生され
る。ここで、処理モジュールＰは、状態決定回路ＳＤ、
二方向インタフェースＩにより内部接続された記憶モジ
ュールＭ及びデータ出力信号発生モジュールＧＥから成
る。また、検出装置Ｄが、状態決定回路ＳＤを介してデ
ータ信号発生モジュールＧＥに接続されている。データ
信号発生モジュールＧＥの出力側はデータ信号出力端Ｄ
out に接続され、ＧＥの入力側は制御入力端ＣＫに接続
される。

【００２０】この同期化装置の目的は、ディジタルデー
タ信号Ｄout 、即ち、ビット、速度、位相についてディ
ジタルクロック信号ＣＤに同期したもので、かつ、ディ
ジタル入力信号Ｄinと同一のデータ内容を有する信号を
発生させることである。これを実現させるために、同期
化装置において、入力信号Ｄinをサンプルし、４サンプ
ルの群に組分けし、得られた群においてＤin値の変換を
検出する。ここで、連続したＤout 値を、図４の状態表
ＳＴＴを用いて決定する。この状態表ＳＴＴは、複数サ
ンプルの連続した群２つ分を含む任意のセットにおける
電流変換の位置、その任意のセットの前のセットにおけ
る前の電流変換の位置、及び、入力信号が公称であった
ならば属していたとされる任意のセットにおける前の電
流変換の位置との、すべての可能な組み合わせを示した
ものである。この状態表ＳＴＴから、入力信号が公称で
あったならば属していたとされる任意のセットにおける
電流変換の位置を求め、クロック信号ＣＫの制御の下で
の連続したＤout 値を得る。

【００２１】上述した原理と状態表ＳＴＴがいかにして
作成されるかについて、以下に詳述する。

【００２２】サンプリング回路Ｓにおいて、入力信号Ｄ
inは３２ＭＨz のクロック信号ＣＫ１によりサンプリン
グされる。公称の入力信号、即ち、クロック信号ＣＫの
周期２４４nsと同じ幅であるパルス信号のサンプリング
では、結果的にパルス毎に８サンプルが発生する。ま
た、最大持続パルス、即ち、「２４４＋８３」ナノ秒の
幅のパルスのサンプリング及び最小持続パルス、即ち、
「２４４−８３」ナノ秒の幅のパルスのサンプリングで
は、パルス毎にそれぞれ１１サンプルと５サンプルが発
生する。

【００２３】記憶モジュールＳＴにおいて、発生したサ
ンプルは、８ＭＨz のクロック信号ＣＫ２制御の下で４
サンプルの群に組分けされ、検出回路Ｄにおいては、各
群の４サンプルは、５段階からなるレジスタのうち最後
の４連続の段階に記憶される。また、前のセットの最終
ビットは、現レジスタの最初の段階に記憶される。例え
ば、図２における表ＳＡＴ１に示すように、検出装置Ｄ
におけるレジスタＲ１の内容は、上述したサンプルのサ
ブセットに相当するわけであるが、新しい４サンプル
「００１１」の群が第２のレジスタＲ２において記憶さ
れる瞬間、そのレジスタＲ１の内容が「０００００」で
あれば、その新しい４サンプルは、レジスタＲ２のうち
最後の４連続の段階に記憶される。これに対して、レジ
スタＲ１の最終サンプル「０」はＲ２の最初の段階
「０」に記憶される。これは、レジスタＲ２に記憶され
たサンプルのサブセットが「０００１１」であることを
意味する。ここで、後半の「００１１」は４連続したサ
ンプルの群を、前半の「０」は前のサブセットの最終サ
ンプルを示す。

【００２４】こうして各レジスタに記憶された５サンプ
ルからなるサブセットを、窓と呼ぶ。また、窓の２連続
したものを大窓と呼ぶ。

【００２５】図１に示す装置による同期化方法について
は後で説明するが、この同期化方法は、前述した窓にお
ける信号値変換の位置に基づいてなされる。任意の窓に
おける最後のサンプルを、その次の窓における最初のサ
ンプルへ複写させるのは、４サンプルからなる群の２連
続した群間で起こる変換を検出できるようにするためで
ある。

【００２６】ここで、１つの公称信号パルスは８パルス
を発生するので、大窓は、任意の２つの群（４サンプル
からなるもの）を含むように選択されたものである。ま
た、窓は、１つの窓について１つだけの変換が起こるよ
うにするために、任意の１つの群（４サンプルからなる
もの）を含むように選択されたものである。これについ
ては後で説明する。

【００２７】まず、公称入力信号の場合について考え
る。図２のサンプル表ＳＡＴ１は、公称入力信号のサン
プルからなる連続した窓により、時間的変化を示したも
のである。この表における時間軸の方向は、左から右、
上から下である。各大窓は、検出回路Ｄの、２連続した
５ビットレジスタに記憶される。レジスタの左側にて、
時間的に最初となる第１の窓は「１」で示され、第２の
窓は「０」で示される。レジスタの右側には、出力信号
Ｄout に相当する値が示されており、これらは各大窓で
発生した値である。

【００２８】ここで、図２上に示されたレジスタＲ１と
Ｒ２の時間的に連続した内容は、物理的にレジスタが異
なるわけではない。実際には、１つの窓内の内容及び大
窓の中のその窓の位置内容（「１」又は「０」で表され
る。）を記憶させるためには、１つのレジスタしか必要
としない。検出回路Ｄは、サンプルの新しい群をレジス
タに受け入れる前に、そのレジスタの内容を処理し、そ
の結果を状態決定回路ＳＤに渡す。そして、次の新しい
群を受け入れると、レジスタの内容は上書される。

【００２９】同期化装置について簡潔に説明するため、
検出回路Ｄにおいて使用される２つのレジスタを仮定す
る。各レジスタは１つの窓に対応し、また、レジスタを
２つ合わせて１つの大窓に対応する。１つのレジスタだ
けを使用した検出回路Ｄの装置及び２つのレジスタに代
わるＰＣ値については、２つのレジスタＲ１とＲ２を持
つ検出回路Ｄの説明に基づいており、当業者に知られて
いる。

【００３０】公称信号の場合、前記したサンプリング動
作で１パルス毎に８サンプルを発生するので、検出回路
Ｄに記憶される大窓に１つだけの値の変換が起こる。検
出回路Ｄが、大窓において、ディジタル値の低から高へ
の変換、即ち、「０／１」変換を検出するとき、同期化
された出力信号Ｄout は結果的に「１」とならなければ
ならない。また、高から低への変換、即ち、「１／０」
変換を検出するとき、出力信号Ｄout は結果的に「０」
とならなければならない。出力信号Ｄout 値の変換が検
出されなかった場合は、前の値と同じ値が保持される。

【００３１】例えば、図２の表ＳＡＴ１において、レジ
スタＲ１とＲ２の記憶された第１の大窓では、検出回路
Ｄは、「０」から「１」への変換を検出し、結果的に値
が「１」の出力信号Ｄout を発生する。

【００３２】公称でない入力信号において、構成される
パルスの幅は、１つの大窓に１つ以上の変換が起こり得
るような幅、即ち、公称信号の幅よりも小か大となって
いる。これを示したのが図３の表ＳＡＴ２で、図２の表
ＳＡＴ１と類似するものであるが、公称パルスからなる
入力信号のサンプルの連続した窓を表し、値「１」は短
いハイパルスを、値「０」は長いローパルスを表してい
る。検出回路Ｄの大窓において、最初の変換は、点Ａで
開始の長いローパルスから点Ｂで開始の短いハイパルス
にかけて起こり、第２の変換は、その短いハイパルスか
ら点Ｅまでの長いローパルスにかけて起こる。しかし、
５サンプルからなる窓では、継続時間が最小のパルスの
サンプリングで５サンプルを発生するので、１つの変換
しか起こらない。

【００３３】パルス幅が増減された結果として、変換
は、前の大窓または後の大窓とは相互関係にある。この
ことは、もし入力信号が公称信号であったならば、変換
はその前の大窓または後の大窓で起こっていたことを意
味している。

【００３４】例えば、図３のサンプル表ＳＡＴ２におい
て、点Ａで開始の長いローパルスのサンプリングで、値
「０」のサンプルを１０サンプル発生し、点Ｂで開始の
短いハイパルスのサンプリングで値「１」のサンプルを
６サンプル発生する。この表において、大窓Ｃでの変換
は無い。従って、理論的に出力信号Ｄout が点Ｅからの
値、即ち、「０」に等しい値を保持するはずである。し
かし、大窓Ｄにおける、点Ｅでの短高形パルスから長低
形パルスへの変換、即ち、「１／０」変換については、
次のことが言える。

【００３５】もし、点Ａから点Ｂまでの長低形パルス
が、８サンプルを与える公称パルスであったならば、点
Ｂでの変換「０／１」が大窓Ｃにおいて現れる。このた
め、矢印「ＳＴＣ＝Ｐ」に示すように、大窓Ｄにおける
変換は、前の大窓Ｃとは相互関係にある。大窓Ｃについ
てのＤout 値は、結果的に、大窓Ｄにおける変換「０／
１」の最終値ＴＳと等しい値「１」となる。図中のすべ
ての変換についても同様のことが言え、各変換は、前の
電流又は後のビットの窓とは相互関係にある。これらの
相互関係は、それぞれＳＴＣ＝Ｐ、ＳＴＣ＝Ｇ、ＳＴＣ
＝Ｃで示される。これらはそれぞれ信号Ｄout の値が、
変換の最終値ＴＳ、即ち、「１／０」変換における
「０」及び「０／１」変換における「１」となる。

【００３６】図４に示すように、状態表ＳＴＴは、考え
られるすべての、前の変換と現変換について挙げたもの
である。

【００３７】この表ＳＴＴは、ＰＰ、ＳＴＰ、ＰＣ、Ｇ
Ｒ及びＳＴＣの５つの領域からなる。ＰＰは、前の変
換の起こる窓の位置（大窓の中のその窓の位置）を示
し、この大窓の中の最初の窓で変換があればその値は
「１」で、第２の窓で変換があればその値は「０」とな
る。

【００３８】ＰＣは、電流変換の起こる窓の位置（大窓
の中のその窓の位置）を示し、ＰＰと同じようにしてそ
の値が決定される。

【００３９】ＳＴＰは、前の電流変換と相互関係のある
大窓を示す。即ち、Ｇ、Ｎ、Ｐは、現大窓、後の大窓及
び前の大窓との相互関係を示す。

【００４０】ＧＲは、前の電流変換の位置が現窓におい
て相当すると考えられる、相対的位置を示す。電流変換
が、現窓において、前の変換よりも比較的遅く起こると
きＧＲは「１」となり、また、早く起こるか同時に起こ
るときは「０」となる。ＧＲの値が不要のときは「Ｘ」
となる。

【００４１】ＳＴＣは、電流変換についての相互関係を
示す。

【００４２】状態表ＳＴＴは、ＰＰ、ＳＴＰ、ＰＣ及び
ＧＲの組合せによって、ＳＴＣの値を決定することによ
り作成される。以下、状態表ＳＴＴの１行目と２行目に
ついて、図５及び図６を参照して説明する。

【００４３】例えば、大窓Ｂの中の第１の窓Ｂ１におい
て、電流変換「０／１」が起こるとき「ＰＣ＝１」とな
り、前の大窓Ａの中の第１の窓Ａ１において、前の電流
変換「０／１」が起こるとき「ＰＰ＝１」となる。前の
変換「０／１」がそれの属する大窓Ａと相互関係にある
とき「ＳＴＰ＝Ｇ」となり、このとき、両者の変換は必
然的に違った大窓の中に位置する。実際にもし、それら
が同じ窓の中で起こっていたならば、両者の変換の間に
は、５つ以下の数のサンプルを生ずる１パルスが存在す
ることになる。もし、図５において、変換を含む大窓Ａ
及び大窓Ｂが連続するものであれば、電流変換「１／
０」は、それの属する大窓Ｂと相互関係にあり、即ち、
「ＳＴＣ＝Ｇ」となる。実際には、変換「０／１」が既
にその大窓Ａと相互関係にあったものと仮定されるの
で、それと、前の大窓Ａとの相互関係は無い。また、Ｐ
ＣとＰＰは、両方とも「１」なので、後の大窓との相互
関係も無い。このことは、後者の変換の間のサンプル数
（１つ分のパルスに相当）が５から１１までの間である
ことを意味する。１１パルスは、すでに述べた通り、数
ナノ秒というパルス幅には限度があるため、２連続した
短パルスを発生させることはできない。２連続したパル
スの幅が４０５ナノ秒及び５７１ナノ秒の場合、２連続
した短パルスは、３２７ナノ秒の幅を持つ１１サンプル
により、サンプリングされる。上記の説明は、２つの変
換の間に１０サンプル存在する場合にも当てはまる。

【００４４】大窓Ｂにおける変換は、大窓Ａ及びＢの中
の連続した変換の間に２つのパルスがあるため、後の大
窓とは相互関係になり得ない。

【００４５】それらの変換を含む大窓が連続しない場合
についても、同様のことが言える。上記の設定では、そ
れらの窓の中の各変換の相対的位置、即ち、ＧＲ値は、
ＳＴＣを決定するためには必要とされない。

【００４６】図６は、状態表ＳＴＴの３行目について表
したものである。大窓Ｂの中の第２の窓Ｂ２において、
電流変換「１／０」が検出されるとき「ＰＣ＝０」とな
り、大窓Ａの中の第１の窓Ａ１において、前の変換「０
／１」が検出されるとき「ＰＰ＝１」となる。前の電流
変換「０／１」がそれの属する大窓Ａと相互関係にある
とき「ＳＴＰ＝Ｇ」となり、前の相対的位置で、各窓に
おける電流変換が、前の変換よりも比較的遅く起こると
き「ＧＲ＝１」となる。この場合、変換から次の変換の
間には１３から１５サンプル存在する。

【００４７】ここで、現在の電流変換が、最も早くて地
点Ｂ２１、最も遅くて地点Ｂ２２で起こり得、その前の
電流変換が、最も早くて地点Ａ１１で、起こった場合を
考える。電流変換が地点Ｂ２１で起こる場合、地点Ａ１
１の電流変換から地点Ｂ２１の電流変換の間には１３サ
ンプル存在する。地点Ｂ２２で起こる場合、地点Ａ１１
の電流変換から地点Ｂ２２の電流変換の間には１５サン
プル存在する。すでに述べたようにパルス幅の最小値に
は限度があり、そのために１５サンプルを生成する３つ
の短いパルスの場合は除かれるので、結果として前後の
電流変換の間には２つのパルスが存在しなければならな
い。前後の電流変換の間には２つのパルスが存在するの
で、その電流変換は後の大窓と相互関係になければなら
ず、「ＳＴＣ＝Ｎ」となる。

【００４８】上述したことは、ＰＰ、ＰＣ、ＧＲのすべ
ての可能な値について、また、ＳＴＰの１つの値（例え
ば、「ＳＴＰ＝Ｇ」）についても当てはまる。このこと
が、図４の表ＳＴＴの上部を導く。ここで、状態とは相
互関係の型で、電流変換の状態はＰＣ、ＰＰ、ＧＲによ
り決定される。状態表ＳＴＴの中部及び下部（それぞれ
「ＳＴＰ＝Ｎ」、「ＳＴＰ＝Ｐ」となっている。）は、
上部（「ＳＴＰ＝Ｇ」となっている。）から、１つの大
窓の前後にわたってＳＴＣ値をずらすことにより、導く
ことができる。

【００４９】このようにして、状態表ＳＴＴの残ってい
る部分（即ち、「ＳＴＰ＝Ｎ」、「ＳＴＰ＝Ｐ」となっ
ている部分。）は、２つの例外と共に得られる。電流変
換は、後のまた後の、前のまた前の大窓と相互関係にな
ければならず、また、本実施例においては、隣接する大
窓よりも遠い電流変換とは相互関係にないと決められて
いるので、「ＳＴ＝Ｎ」及び「ＳＴ＝Ｐ」は、それぞれ
前及び後にずらさない。こうした理由により、これらの
場合、電流変換は現大窓（即ち、「ＳＴＣ＝Ｇ」）と相
互関係にあり、ビットは、図４において「ＢＬ」で示さ
れるように、失われたと考えられる。

【００５０】ここで、隣接する窓より遠い電流変換の相
互関係は、公称パルスの幅を大きく逸脱させ、最初に述
べた場合よりも位相を大きくずらして処理することを可
能とする。このことは、ＳＴＰ値とＳＴＣ値の数を増や
し、状態表ＳＴＴを広げることを意味する。これによ
り、ＳＴＣによる状態表ＳＴＴは、大窓における検出さ
れた各電流変換について、現電流変換が、現窓、後の窓
又は前の窓と相互関係にあるかどうかを示す。上記の表
示は、現窓における現変換と前の変換の検出された位
置、即ち、ＰＣとＰＰに基づいており、これらＰＣとＰ
Ｐは、相対的位置ＧＲに基づき、また、前の変換として
決定された、前の相互関係を示すＳＴＰに基づいてい
る。

【００５１】ＳＴＣ及び変換の最終値により、図１に示
すようなデータ信号Ｄout が発生される。また、上述し
た状態ＳＴＴ表が、状態決定回路ＳＤのプロセッサ・モ
ジュールｍでプログラムを走らせるのに使用される場
合、及び、メモリにおいて、記憶モジュールＭに、前の
変換に係るパラメータ（以下、説明する。）が記憶され
る場合を仮定する。

【００５２】ＰＰは、前の変換が位置する大窓の中の窓
を示す。ＥＬＰは、この窓における前の変換の正確な位
置を示す。

【００５３】ＳＴＰは、前の変換と相互関係にある大窓
を示す。

【００５４】入力信号Ｄinは、クロック信号ＣＫ１によ
り、サンプリング回路Ｓにおいてサンプリングされ、得
られたサンプルは、クロック信号ＣＫ２の制御の下、記
憶モジュールにおいて４つの群に組分けされる。最初で
述べた窓と大窓を使用することにより、サンプルの群
は、変換検出装置Ｄにより５段階のレジスタに記憶され
る。

【００５５】変換検出装置Ｄは、信号変換を検出し、ま
た、こうした各変換におけるパラメータＰＣの値（相当
する大窓における変換の属する窓の位置），及び、この
窓における変換の正確な位置ＥＬＣを決定するための、
自明の回路（図示せず）を含む。パラメータＰＣとＥＬ
Ｃの両方は、変換の最終値ＴＳと共に、変換検出装置Ｄ
から状態決定回路ＳＤへ送られる。

【００５６】状態決定回路ＳＤは、同じ記憶位置から、
パラメータＰＣとＥＬＣ（実際には前の変換としてのＰ
Ｃ値とＥＬＣ値）を再生した後、記憶モジュールＭにお
いて、これらパラメータＰＣとＥＬＣを記憶する。状態
決定回路ＳＤは、これらパラメータＥＬＣとＥＬＰか
ら、相当するＧＲ値を決定し、記憶モジュールＭから、
パラメータＳＴＰを付加的に再生する。

【００５７】状態決定回路ＳＤは、現変換における相互
関係の型ＳＴＣを見つけるために、パラメータＰＰ、Ｓ
ＴＰ、ＰＣ、ＧＲにより、状態表ＳＴＴを参照する。Ｓ
ＴＣ値は、記憶モジュールＭにおいて、その前に記憶さ
れたＳＴＰ値に上書きすることにより、記憶される。

【００５８】ここで、この装置の動作開始の際に、記憶
モジュールＭにおけるパラメータの値は、ＰＰ＝１、Ｅ
ＬＰ＝１、ＳＴＰ＝Ｇに初期化される。

【００５９】パラメータＳＴＣとＴＳは、データ信号モ
ジュールＧＥへ送られる。

【００６０】もし、考えられる大窓において変換が起こ
らなければ、このことはＳＴＣとＴＳにおける特別コー
ドにより示される。

【００６１】データ信号モジュールＧＥは、最後の変換
の最終値が記憶される記憶モジュールｍ′を含んでお
り、この後、コードＴＳ１が、現パラメータＴＳのコー
ドＴＳ２及びそれに相当するパラメータＳＴＣのコード
ＳＴＣ２の値と共に記憶される。

【００６２】データ信号モジュールＧＥにおいて、次の
ＴＳ値とＳＴＣ値（コードＴＳ３とコードＳＴＣ３）を
受けるまでの間は、コードＴＳ２は、出力部における発
生を遅らされる。

【００６３】ここで、コードＴＳＣ２とコードＴＳＣ３
について考慮し、以下説明する。

【００６４】もし、ＳＴＣ値とＴＳ値が、上に述べた特
別コードに等しければ、コードＴＳ３とコードＴＳＣ３
は、データ信号モジュールＧＥのコード入力部におい
て、それぞれコードＴＳ２とコードＧに等しくなる。

【００６５】以下の表は、ＴＳＣ２とＴＳＣ３の実際的
に可能な組合せを示したものであるもし、ＴＳＣ２とＴＳＣ３の両方がＧに等しければ、デ
ータ信号モジュールＧＥの出力部においてＴＳ２が発生
し、ＳＴＣ３、ＴＳ３及びＴＳ２が、ＳＴＣ２、ＴＳ２
及びＴＳ１の記憶されていた位置ｍ′に記憶される。Ｔ
Ｓ１がＴＳ２に等しい場合、上記と同じことが、「ＳＴ
Ｃ２＝ＧとＳＴＣ３＝Ｎ」、「ＳＴＣ２＝ＰとＳＴＣ３
＝Ｇ」、「ＳＴＣ２＝ＰとＳＴＣ３＝Ｎ」についても当
てはまる。

【００６６】もし、ＳＴＣ２とＳＴＰ３がＰに等しけれ
ば（すなわち、ＴＳ１＝ＴＳ２を意味する。）、データ
信号モジュールＧＥの出力部においてＴＳ３が発生し、
ＳＴＣ３、ＴＳ３及びＴＳ２が、ＳＴＣ２、ＴＳ２及び
ＴＳ１の記憶されていた位置ｍ′に記憶される。

【００６７】もし、ＳＴＣ２がＮに等しく、「ＳＴＣ３
＝Ｎ」であれば、データ信号モジュールＧＥの出力部に
おいてＴＳ１が発生し、ＳＴＣ３とＴＳ２がそれぞれ記
憶される。

【００６８】こうして、クロック信号ＣＫの制御の下、
データ信号モジュールＧＥの出力部において、発生した
ＴＳ値は、信号Ｄout （入力信号Ｄinとクロック信号Ｃ
Ｋとを同期化したもの）を構成する。

【００６９】ここで、最初で説明した、変換と大窓（隣
接した大窓よりも遠いところの大窓）との相互関係に関
し、データ信号モジュールＧＥは、より複雑になり、記
憶されるべきＳＴＣ値とＴＣ値はより連続的になる。

【００７０】上述の同期化装置は、上述したその構成要
素の機能の説明に基づけば、実現できるものであるとい
うことは、当業者に明らかである。

【００７１】同期化装置は、ハードウェアのモジュール
により、又は、この実施例における検出装置Ｄと処理モ
ジュールＰの機能が備わったソフトウェア・プログラム
のプロセッサの使用により十分実現できる。

【００７２】クロック信号ＣＫに対する入力信号Ｄinの
位相は、パルスが短いか長いかによって変化するので、
上述の同期化装置は、ビットの同期化のみならず、位相
の同期化をも実行する。

【００７３】この発明の原理は、以上のとおり特定の装
置に関して説明したが、ここでの説明は、ほんの１例に
過ぎず、この発明の範囲を制限するものではない。

【００７４】

【発明の効果】以上詳記したように本発明によれば、遅
延回路を用いずに、ディジタルクロック信号とディジタ
ルデータ信号を同期化することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る同期化装置の構成を示
すブロック図。

【図２】同実施例におけるサンプル表ＳＡＴ１。

【図３】同実施例におけるサンプル表ＳＡＴ２。

【図４】同実施例における状態表ＳＴＴ。

【図５】同実施例における状態表ＳＴＴの１行目と２行
目を示す図。

【図６】同実施例における状態表ＳＴＴの３行目を示す
図。

【符号の説明】

Ｄin…信号入力端，Ｄout …出力端，ＣＫ
１、ＣＫ２、ＣＫ…制御入力端，Ｓ…サンプリング回
路，ＳＴ…記憶モジュール，Ｄ…検出回路，
Ｐ…処理モジュール，ＳＤ…状態決定回路，
Ｉ…インタフェース，Ｍ…記憶モジュール，Ｇ
Ｅ…データ信号発生モジュール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者レオン・クローテンスベルギー国、ビー − 3500 ハッセルト、クレイネ・マーストリヒターストラート 13

Claims

【特許請求の範囲】

【請求項１】ディジタルクロック信号（ＣＫ）とレー
トが同一のディジタル入力データ信号（Ｄin）をサンプ
リングし、このサンプリングにより得られた複数のサン
プルを複数の連続したサンプルからなる連続したセット
に組分けし、各セットについて起こり得るサンプル値の
変換を検出し、サンプル値の変換を処理し、同期化され
たディジタル入力信号（Ｄin）である出力信号（Ｄout
）を発生させ、前記ディジタル入力データ信号（Ｄi
n）と、前記ディジタルクロック信号（ＣＫ）とを同期
させ、さらに、理論的に公称の入力データ信号をサンプ
リングして得られると考えられるサンプルの各セットの
理論電流位置（ＳＴＣ）を各セットにおいて検出される
電流位置毎に決定し、この理論電流位置（ＳＴＣ）と最
終変換値（ＴＳ）を使用して前記出力信号（Ｄout ）を
発生させることを特徴とする同期化方法。
【請求項２】電流変換の前記理論電流位置（ＳＴＣ）
が、それの属するセットにおいて、実際の電流位置（Ｐ
Ｃ，ＥＬＣ）から、実際の電流位置（ＰＰ，ＥＬＰ）か
ら、また、前記電流位置に先立つ前の電流変換の理論電
流位置（ＳＴＰ）から繰り返し決定されることを特徴と
する請求項１記載の同期化方法。
【請求項３】電流変換の前記理論電流位置（ＳＴＣ）
が、実際にそれの属するサンプルの現セット（Ｇ）又は
前記現セットに先立つセット若しくは続くセットを示
し、前記出力信号（Ｄout ）が、前記理論電流位置によ
り示されるセットについて発生することを特徴とする請
求項１記載の同期化方法。
【請求項４】前記出力信号（Ｄout ）の値が、前記電
流変換の最終値に等しくなることを特徴とする請求項３
記載の同期化方法。
【請求項５】各前記セットが、サンプル数の等しいサ
ブセットを２つ有し、各サブセットが、複数のサンプル
からなる群を１つ有し、付加サンプルが、前のサブセッ
トにおける最後のサンプルに等しくなることを特徴とす
る請求項１記載の同期化方法。
【請求項６】各前記セットの群におけるサンプル数
が、前記理論公称データ入力信号のパルスをサンプリン
グして得られるサンプル数に等しくなることを特徴とす
る請求項５記載の同期化方法。
【請求項７】前記セットにおける前記電流変換の前記
電流位置（ＰＣ，ＥＬＣ）が、前記セットにおいて前記
電流転換の属するサブセットの位置（ＰＣ）、及び、前
記電流変換が属する前記サブセットにおける前記電流変
換の前記電流位置（ＥＬＣ）により決定されることを特
徴とする請求項２又は５記載の同期化方法。
【請求項８】現在及び前の電流転換が、各サブセット
におけるお互いの位置により決定される相対的位置（Ｇ
Ｒ）を有することを特徴とする請求項２又は５記載の同
期化方法。
【請求項９】前記理論電流位置が、前記相対的位置
（ＧＲ）により決定されることを特徴とする請求項８記
載の同期化方法。
【請求項１０】ディジタルクロック信号（ＣＫ）と、
このディジタルクロック信号（ＣＫ）とレートが同一の
ディジタルデータ信号（Ｄin）とを同期させる同期化装
置であって、入力データ信号をサンプリングする手段（Ｓ）と、このサンプリングにより得られた複数のサンプルをそれ
ぞれ複数の連続したサンプルからなる連続したセットに
組分けする手段（ＳＴ）と、各セットについて起こり得るサンプル値の変換を検出す
る手段（Ｄ）と、同期化されたディジタル入力信号の出力信号（Ｄout ）
を発生させるためにサンプル値の変換を処理する処理手
段（Ｐ）とを備えた同期化装置であって、前記処理手段（Ｐ）は、理論的に公称の入力データ信号をサンプリングして得ら
れると考えられるサンプルの各セットの理論電流位置
（ＳＴＣ）を各セットにおいて検出される電流位置毎に
決定する手段（ＳＤ）と、上記理論電流位置（ＳＴＣ）
と最終変換値（ＴＳ）を使用して前記出力信号（Ｄout
）を発生させる手段（ＧＥ）とを備えたことを特徴と
する同期化装置。
【請求項１１】電流変換の前記理論電流位置（ＳＴ
Ｃ）が、それの属するセットにおいて、実際の電流位置
（ＰＣ，ＥＬＣ）から、実際の電流位置（ＰＰ，ＥＬ
Ｐ）から、また、前記電流位置に先立つ前の電流変換の
理論電流位置（ＳＴＰ）から繰り返し決定されることを
特徴とする請求項１記載の同期化装置。
【請求項１２】電流変換の前記理論電流位置（ＳＴ
Ｃ）が、実際にそれの属するサンプルの現セット（Ｇ）
又は前記現セットに先立つセット若しくは続くセットを
示し、前記出力信号（Ｄout ）が、前記理論電流位置に
より示されるセットについて発生することを特徴とする
請求項１０記載の同期化装置。
【請求項１３】前記出力信号（Ｄout ）の値が、前記
電流変換の最終値に等しくなることを特徴とする請求項
１２記載の同期化装置。
【請求項１４】各前記セットが、サンプル数の等しい
サブセットを２つ有し、各サブセットが、複数のサンプ
ルからなる群を１つ有し、付加サンプルが、前のサブセ
ットにおける最後のサンプルに等しくなることを特徴と
する請求項１０記載の同期化装置。
【請求項１５】各前記セットの群におけるサンプル数
が、前記理論公称データ入力信号のパルスをサンプリン
グして得られるサンプル数に等しくなることを特徴とす
る請求項１４記載の同期化装置。
【請求項１６】前記セットにおける前記電流変換の前
記電流位置（ＰＣ，ＥＬＣ）が、前記セットにおいて前
記電流転換の属するサブセットの位置（ＰＣ）、及び、
前記電流変換が属する前記サブセットにおける前記電流
変換の前記電流位置（ＥＬＣ）により決定されることを
特徴とする請求項１１又は１４記載の同期化装置。
【請求項１７】現在及び前の電流転換が、各サブセッ
トにおけるお互いの位置により決定される相対的位置
（ＧＲ）を有することを特徴とする請求項１１又は１４
記載の同期化装置。
【請求項１８】前記理論電流位置が、前記相対的位置
（ＧＲ）により決定されることを特徴とする請求項１７
記載の同期化装置。
【請求項１９】前記手段（ＧＥ）が、次の電流変換を
受けるまで前記電流変換の最終値（ＳＴ）が遅らされ、
後の電流変換の理論電流位置（ＳＴＣ）が前記後の電流
変換の実際に属するサンプルからなる現セットに先立つ
セットを示すとき、後の電流変換の最終値を電流変換の
最終値に上書きされ、現電流変換の理論電流位置（ＳＴ
Ｃ）が前記現電流変換の実際に属するサンプルからなる
現セットの後のセットを示すとき、現電流変換の最終値
が後の電流変換の最終値に上書きされ、前記電流変換の
最終値の結果が前記手段（ＧＥ）における出力部に供給
され、前記出力信号（Ｄout ）が決定される遅延モジュ
ールを備えたことを特徴とする請求項１０記載の同期化
装置。