JPS63232796A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は自動機械等に用いるデータ伝送装置において特
にアナログ・デジタル変換（以下Ａ／Ｄ変換と記す）デ
ータを伝送する装置に関するものである。

従来の技術 近年、゛マイクロプロセッサの利用によシ自動機械は高
機能化されつつあシ、それにつれセンサー、アクチュエ
ータの数が数百、数千に及ぶものもめずらしくなくなっ
て来た。センサー・アクチュエータの増大により、これ
らのすぐ近くにリモートＩ１０と呼ばれ遠隔で入出力の
制御が行なえるユニットを配置し、その間をシリアル多
重伝送方式を用いて結ぶ方法が種々考案されている。

第４図はそのリモートＩ１０からなるシステム図である
。１１はセンサ、１２はアクチュエータ、１３は入カニ
ニット、１４は出カニニットであり、１３と１４を以後
子局と呼ぶことにする。１６はこれら子局すべてを制御
するコントローラであシ、これは子局に対し親局と呼ば
れているものである。

さて、以上のような構成において入力の一つとしてＡ／
Ｄ変換されたデータの伝送を行う場合を考える。

Ａ／Ｄ変換においては、Ａ／Ｄ変換開始パルスを与えた
後、変換終了信号を確認するか、または、十分な時間が
経過した後データを読み込む必要がある。

第６図は、その１つの方式を示したものである。

受信信号はまず受信バッファ１に一旦蓄えられ、マイク
ロプロセッサ等２によシ解読される。その結果、自らの
Ａ／Ｄ変換データの送信が要求されているならば、Ａ／
Ｄ変換を実行し、その変換結果を受信信号に加え、送信
する。したがって、受信信号を受信してから送信信号を
送信するまでには、受信信号の解読時間とＡ／Ｄ変換時
間の和の遅延時間が生じる。

第６図はもう一つの方式を示したものである。

まず、親局は子局に子局のＡ／Ｄ変換データの送信を要
求する第１のデータ１６を送信する。子局は第１のデー
タを受信し、受信データを親局に送信すると同時に、受
信したデータを解読し、Ａ／Ｄ変換を開始する。次に親
局は、子局がＡ／Ｄ変換データを送信できるように第２
のデータ１７を送信する。子局はＡ／Ｄ変換によシ得た
結果を第２の受信データとおき換えたデータ１８を親局
に送信する。゛この方法は受信信号を受信してから送信
信号を送信するまでの遅延時間がＡ／Ｄ変換に要する時
間よシ小さい場合にも使用することができる。

発明が解決しようとする問題点 しかしながら上記第１のような構成では伝送信号１フレ
ームすべてを一旦蓄えて受信信号の解読とＡ／Ｄ変換を
行うため、１フレームの伝送時間と受信信号の解読時間
とＡ／Ｄ変換の実行時間の和だけ遅れざるを得ない。そ
して、伝送装置を通過する毎にこれらの遅れ時間が累積
されてそのため自動機械によっては、応答性が悪くなっ
て制御できなくなシ、速い応答性が必要な時は、やむな
く並列電気配線を使用せざるを得ないという問題点を有
していた。

また、上記第二のような構成では、伝送装置を通過する
ときの遅れ時間は短くすることができるため上記のよう
な問題は発生しない。しかしながら、Ａ／Ｄ変換を要求
する第１の信号とＡ／Ｄ変換データが含まれる第２の信
号とを伝送しなければならないため、１フレームの伝送
時間以上の遅れは生じる。また、親局、子局ともに１つ
のＡ／Ｄ変換において２つの信号処理を行わねばならな
いため、信号処理が複雑になるという問題点を有してい
た。

本発明は上記問題点を解消するもので、伝送装置を通過
するときの遅れ時間は１ｂｉｔの伝送に要する時間以下
とし、さらにただ一度のデータ伝送によ５Ａ／Ｄ変換デ
ータを得る方法を提供するものである。

問題点を解決するための手段 そして上記問題点を解決する本発明の技術的手段は、同
期情報とアドレス情報とデータ情報から構成される伝送
信号の内、アドレス情報とあらかじめ設定したアドレス
とが一致したことを検出して記憶するアドレス一致検出
記憶回路と、前記伝送信号の伝送速度に同期したキャリ
ア信号を発生させるタイミング回路、アナログ入力をデ
ィジタル信号に変換するＡ／Ｄ変換回路と、前記同期キ
ャリア発生回路から出力されたキャリア信号を取り込み
送・信ずべき並列データ情報を直列信号に変換する並列
直列変換器と、伝送の始まりを示すスタートビットを検
出してＡ／Ｄ変換を開始させるＡ／Ｄスタートパルス回
路と、前記アドレス一致検出記憶回路から出力されるア
ドレス一致信号により受信中の伝送信号の内のデータ情
報を前記並列直列変換器の直列信号と置き換える送信切
換スイッチ回路と、前記受信中の伝送信号を前記並列直
列変換と同一タイミングになるまで遅らせる直列信号遅
延回路とからなるものである。

作　　用 本発明は上記した構成によって、同期情報を検出するや
アドレス情報を待つことな（Ａ／Ｄ変換を開始する。そ
して、アドレス情報を受信した時点でアドレス−数構出
記憶回路によりアドレス一致が検出されると以後のデー
タ情報を、アドレス情報を受信している間に終了したＡ
／Ｄ変換データに置き換えて再送信する０この為、伝送
信号を一旦蓄えることなく、一度に伝送でき、高速なデ
ータ伝送が可能になると同時に、ただ−個の信号伝送に
よりＡ／Ｄ変換データを得ることができる。

実施例 以下本発明の一実施例のＡ／Ｄ変換データ伝送装置につ
いて図面を参照しながら説明する。

第１図において１は同期キャリアを発生させるタイミン
グ回路であり、受信信号ａの伝送速度に同期した各種の
キャリア信号すを発生させるものである。２はアドレス
−数構出記憶回路で、受信中の信号のアドレス情報とア
ドレス設定スイッチで設定されたアドレスが一致すると
アドレス−数記憶信号Ｃを出力するものである。３は受
信信号ａを並列・直列変換器４から出力される直列信号
ｅと同一タイミングになるまで遅らせる直列信号遅延回
路である。５はセンサなどから出されるアナログ信号を
ディジタル並列信号ｑに変換するＡ／Ｄ変換器である。

６は受信信号ａの同期情報を検出し、同期情報よりＡ／
Ｄ変換の開始信号ｄを作るＡ／Ｄスタートパルス回路で
ある。７は送信切・換えスイッチであシ普段はｈ側と接
続している。受信を開始しアドレス情報が通過した時点
でアドレス、−数構出回路からアドレス−数記憶信号ｄ
が出ていればｅ側に接続し、以後送信信号を直列信号Ｃ
に切り換える。又、アドレス−数記憶信号Ｃが出ていな
ければ切換えは行わず、信号遅延回路３を通って遅延さ
れた受信信号をそのまま再送信するものである。また、
受信信号ａを受けてから送信信号ｆを出力するまでの遅
延時間は、本−実施例では１４０〜２２０ｎＳｅＣと極
めて小さい。

第２図は一実施例におけるループ状伝送装置の伝送フォ
ーマットを示したものである。伝送フォーマットは少く
とも同期キャリア信号を発生させる為の同期信号とアク
セスする子局を区別する為のアドレス情報を持ったアド
レス情報とデータ情報から成りたっており、伝送順序は
、同期情報。

アドレス情報、データ情報の順となっている。

また、第１図のような実施例で正しく動くためには、受
信信号の同期情報を受信してからデータ情報を送信する
までの時間に、Ａ／Ｄ変換を開始して終了するというこ
とが必要となる。

以上の様に構成されたデータ伝送装置について、第３図
を用いてその動作を説明する。

受信信号の一例として第３図（、）の様な信号ａを受信
すると、第３図（ｂ）のようなキャリア信号ｂ１゜ｂ２
．ｂ３を発生する０受信信号ａはアドレス−数構出記憶
回路２に接続されており、受信信号アドレス情報とアド
レス設定スイッチが一致していればアドレス−数記憶信
号Ｃを出力し送信切換スイッチ７のｈ側からｅ側に切り
換える０また、受信信号ａは同期情報検出回路にも接続
されてお９、同期情報検出回路は同期情報を検出し、Ａ
／Ｄスタートパルス回路におくるＯＡ／Ｄスタート回路
は同期情報をもとにＡ／Ｄ変換開始される。第３図（ｑ
）に示したように時刻Ｔ２までにＡ／Ｄ変換が終了した
ならば、Ａ／Ｄ変換データｑは直列並列変換器４によシ
時刻Ｔ２か直列並列変換がなされ、信号ｅとして出力さ
れる。

以上によシ、受信データ情報をＡ／Ｄ変換変換情報書き
換えた送信信号ｆが送信される。

発明の効果 本発明は受信信号の最初でＡ／Ｄ変換を開始し、受信信
号を一旦蓄えずに受信途中のアドレス情報が一致した時
のみデータ情報をＡ／Ｄ変換データに置きかえて再送信
を行うものであるので伝送遅れは極めて少なくできる。

しかも、信号処理も従来の方法と比較して簡単になる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるループ状光データ伝
送装置の構成図、第２図は同実施例に使用する伝送フォ
ーマットを示す説明図、第３図は第１図の各信号ａ〜５
の信号波形図、第４図は従来のリモー）Ｉｌｏのシステ
ム図、第５図は従来のループ状伝送装置の一例を示すブ
ロック図、第６図は従来のループ状伝送装置のもう一つ
の例を示す図である。 １・・・・・・タイミング回路、２・・・・・・アドレ
ス−数構出記憶回路、３・・・・・・直列信号遅延回路
、４・・・・・・並列直列変換器、５・・・・・・Ａ／
Ｄ変換器、７・・・・・・送信切換スイッチ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 第３図 茅４図 第５図

Claims (1)

【特許請求の範囲】
1. 同期情報とアドレス情報とデータ情報から構成される伝
   送信号の内、アナログ入力から前記データ情報を作り出
   すアナログ・デジタル変換器と、前記変換の開始のタイ
   ミング信号を前記同期情報によって発生するスタートパ
   ルス回路と、アドレス情報とあらかじめ設定したアドレ
   スとが一致したことを検出して記憶するアドレス一致検
   出記憶回路と、前記伝送信号の伝送速度に同期した信号
   を発生させるタイミング回路と、前記タイミング回路か
   ら出力された信号を取り込み変換された並列データ情報
   を直列信号に変換する並列直列変換器と、受信中の伝送
   信号の内のデータ情報を前記並列直列変換器の直列信号
   と置き換える送信切り換えスイッチと、前記受信中の伝
   送信号を前記並列直列変換器から出力される直列信号と
   同一タイミングになるまで遅らせる直列信号遅延回路と
   からなるデータ伝送装置。