JPS5895449A - デ−タ伝送システム - Google Patents
デ−タ伝送システムInfo
- Publication number
- JPS5895449A JPS5895449A JP19343681A JP19343681A JPS5895449A JP S5895449 A JPS5895449 A JP S5895449A JP 19343681 A JP19343681 A JP 19343681A JP 19343681 A JP19343681 A JP 19343681A JP S5895449 A JPS5895449 A JP S5895449A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- controller
- input
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ伝送システム、特ｖｃ１台のコントロー
ラで複数の端末器？操作するための信号伝送路？簡素化
するための改良に関する。
ラで複数の端末器？操作するための信号伝送路？簡素化
するための改良に関する。
従来の１台のコントローラで１０数台の端末器髪操作す
る装置ではコントローラと各端末器との間にそれぞれ信
号伝送路が配設されているため、信号伝送路が複雑とな
る欠点があつ１こ。
る装置ではコントローラと各端末器との間にそれぞれ信
号伝送路が配設されているため、信号伝送路が複雑とな
る欠点があつ１こ。
本発明はかかる従来技術の欠点ン改良する二と？目的と
するもので、コントローラの出力端子と入力端子との間
に各端末器促信号線で接続してループ状の一つの信号伝
送路を構成する二とにより。
するもので、コントローラの出力端子と入力端子との間
に各端末器促信号線で接続してループ状の一つの信号伝
送路を構成する二とにより。
複数の端末器２操作するための信号伝送路を簡素化した
ことを特徴とする。
ことを特徴とする。
以下図面に示す実施例？参照して本発明？説明する。第
１図は本発明データ伝送システムの全体構成図であり１
図中Ｃはコントローラ、ｌは第１の端末器、２は第２の
端末器、３は第３の端末器。
１図は本発明データ伝送システムの全体構成図であり１
図中Ｃはコントローラ、ｌは第１の端末器、２は第２の
端末器、３は第３の端末器。
ｎは第ｎの端末器であり、コントローラＣ及び端末器１
．２．３・・・ｎのＯは出力端子であり、工は入力端子
である。そしてコントローラＣの出力端子Ｏは第１の端
末器ｌの入力端子Ｈに接続され。
．２．３・・・ｎのＯは出力端子であり、工は入力端子
である。そしてコントローラＣの出力端子Ｏは第１の端
末器ｌの入力端子Ｈに接続され。
この第１の端末器１の出力端子Ｏは第２の端末器２の入
力端チェに接続される。以下同様に各端末器の出力端子
０と入力端子Ｉとが順次接続され。
力端チェに接続される。以下同様に各端末器の出力端子
０と入力端子Ｉとが順次接続され。
最後の第ｎの端末器の出力端子０はコントローラＣの入
力端子■に接続されて、ループ状の信号伝送路？構成す
る。第２図はコントローラＣの出力端子０から送出され
るデータ・ホーマットであり複数のデータブロックＤ１
．Ｄ２．Ｄ３・・・Ｄｎカシリアルに配列される。第３
図はこのデータブロックの詳細内容の一例であって１頭
にαビットのアドレスデータがあり、次にβビットの送
信データが続き、終りＶｃｒビットの受信データで形成
される第４図は各端末器１． ２． ３・・・ｎの内部
の主要構成図であり、ＳＲはにビットのシストレジスタ
（に−α＋β＋γ）で端末器の入力端チェと出力端子Ｑ
Ｋ接続される。そしてシフトレジスタＳＲには頭のαピ
ッ）ｋ入力とするアンド回路群ＡＮ′ＤＩの一方の入力
端＋と１次のβビットを入力とする入力ゲート回路群Ｇ
Ｉの一方の入力端と、終りのｒビットにセットする出力
ゲート−回路群ＧＯの出力端とが接続される。アンド回
路群ＡＮＤＩの他方の入力端には端末器固有アドレスデ
ータ回路ＡＤが接続さね、このアンド回路群ＡＮＤＩの
出力端はアンド回路ＡＮＤ ２の一方の入力端に接続さ
れる。
力端子■に接続されて、ループ状の信号伝送路？構成す
る。第２図はコントローラＣの出力端子０から送出され
るデータ・ホーマットであり複数のデータブロックＤ１
．Ｄ２．Ｄ３・・・Ｄｎカシリアルに配列される。第３
図はこのデータブロックの詳細内容の一例であって１頭
にαビットのアドレスデータがあり、次にβビットの送
信データが続き、終りＶｃｒビットの受信データで形成
される第４図は各端末器１． ２． ３・・・ｎの内部
の主要構成図であり、ＳＲはにビットのシストレジスタ
（に−α＋β＋γ）で端末器の入力端チェと出力端子Ｑ
Ｋ接続される。そしてシフトレジスタＳＲには頭のαピ
ッ）ｋ入力とするアンド回路群ＡＮ′ＤＩの一方の入力
端＋と１次のβビットを入力とする入力ゲート回路群Ｇ
Ｉの一方の入力端と、終りのｒビットにセットする出力
ゲート−回路群ＧＯの出力端とが接続される。アンド回
路群ＡＮＤＩの他方の入力端には端末器固有アドレスデ
ータ回路ＡＤが接続さね、このアンド回路群ＡＮＤＩの
出力端はアンド回路ＡＮＤ ２の一方の入力端に接続さ
れる。
シフトレジスタＳ’ Ｒの入力端にはデータブロックチ
ック回路Ｅが接続され、二の回路の出力端はアンド回路
ＡＮＤ２の他方の入力端に接続される。アンド回路ＡＮ
Ｄ２の出力端は入力、出力ゲート回路群Ｇ１． ＧＯの
ゲートを制御するように接続される。
ック回路Ｅが接続され、二の回路の出力端はアンド回路
ＡＮＤ２の他方の入力端に接続される。アンド回路ＡＮ
Ｄ２の出力端は入力、出力ゲート回路群Ｇ１． ＧＯの
ゲートを制御するように接続される。
そして入力ゲート回路群ＧＩは端末器のデータ入力回路
（図示せず）に接続され、出力ゲート回路群ＧＯは端末
器のデータ出力回路（図示せず）に接続されている。
（図示せず）に接続され、出力ゲート回路群ＧＯは端末
器のデータ出力回路（図示せず）に接続されている。
次に動作につき説明すれば、まずデータブロックＤ１が
第１の端末器ｌにコントローラＣから与えられる。次に
データブロックＤ１は第２の端末器に進み、第１の端末
器２にはデータブロックＤ２が与えられる。このように
データブロックは端末器を順次進み、コン）ｏ−ラＣの
入力端子■に入力される。そしてデータブロックＩ）ｎ
の次にデータブロックＤ１にシリアルに配置して信号伝
送路？各データブロックが循環する。そして各端末器の
シフトレジスタＳＲに１ブロック分のデータが入力され
ると、データブロックチェック回路１シよりエンドチッ
ク信号がアンド回路ＡＮＤ２に与えられる。そして、シ
フトレジスタ５ＦＬＫ入カーさハている頭のαビットの
アドレスデータと端末器固自゛アドレスデータ回路ＡＤ
のアドレスデータとをアンド回路群ＡＮＤＩで対比して
、双方のデータが一致すればアンド回路ＡＮＤ２に出力
が与えられて、アンド回、路ＡＮＤ２は出力２発する。
第１の端末器ｌにコントローラＣから与えられる。次に
データブロックＤ１は第２の端末器に進み、第１の端末
器２にはデータブロックＤ２が与えられる。このように
データブロックは端末器を順次進み、コン）ｏ−ラＣの
入力端子■に入力される。そしてデータブロックＩ）ｎ
の次にデータブロックＤ１にシリアルに配置して信号伝
送路？各データブロックが循環する。そして各端末器の
シフトレジスタＳＲに１ブロック分のデータが入力され
ると、データブロックチェック回路１シよりエンドチッ
ク信号がアンド回路ＡＮＤ２に与えられる。そして、シ
フトレジスタ５ＦＬＫ入カーさハている頭のαビットの
アドレスデータと端末器固自゛アドレスデータ回路ＡＤ
のアドレスデータとをアンド回路群ＡＮＤＩで対比して
、双方のデータが一致すればアンド回路ＡＮＤ２に出力
が与えられて、アンド回、路ＡＮＤ２は出力２発する。
このアンド回路ＡＮＤ２の出力は入力、出力ゲート回路
群ＧＩ、Ｇｏのゲートを開いてシフトレジスタより送信
データ２端末器のデータ入力回路に取り込み。
群ＧＩ、Ｇｏのゲートを開いてシフトレジスタより送信
データ２端末器のデータ入力回路に取り込み。
データ出力回路のデータをシフトレジスタにセラトスる
。もって、データブロックのそれぞれのアドレスデータ
と端末器の固有のアドレスデータとが一致した際にのみ
端末器はデータの入出力操作を行なう。
。もって、データブロックのそれぞれのアドレスデータ
と端末器の固有のアドレスデータとが一致した際にのみ
端末器はデータの入出力操作を行なう。
以上説明した所から明らかなように本発明によれば、シ
リアルに伝送される複数のデータブロックより端末器に
固有のアドレスデータと一致するアドレスデータ２有す
るチータブロックにのみ端末器はデータ入出力操作２行
なうために、一台のコントロールと複数の端末器ｆｉミ
レー状の信号伝送路で結ぶ二とができ、信号伝送路の簡
素化ｈ″−図れる。
リアルに伝送される複数のデータブロックより端末器に
固有のアドレスデータと一致するアドレスデータ２有す
るチータブロックにのみ端末器はデータ入出力操作２行
なうために、一台のコントロールと複数の端末器ｆｉミ
レー状の信号伝送路で結ぶ二とができ、信号伝送路の簡
素化ｈ″−図れる。
第１図は本発明データ伝送システム全体構成図。
第２図はデータ・ホーマットを示す図、第３図はデータ
ブロック詳細内容説明図、第４図は端末器内部主要構成
図である。 Ｃ・・・コントローラ、Ｏ・・・出力端子、■・・・入
力端子％１，２．３・・・ｎ・・・端末器、ＳＲ・・・
シフトレジスタ。
ブロック詳細内容説明図、第４図は端末器内部主要構成
図である。 Ｃ・・・コントローラ、Ｏ・・・出力端子、■・・・入
力端子％１，２．３・・・ｎ・・・端末器、ＳＲ・・・
シフトレジスタ。
Claims (1)
- １台のコントローラの出力端子と入力端子との間に複数
の端末器？順次に信号線で接続してループ状の信号伝送
路？構成し、前記コントローラからアドレスデータと送
信データと受信データとからなる複数のデータブロック
ケシリアルに伝送させ、前記各端末器に内蔵されるシフ
トレジスタを前記信号伝送路に介在させて、二のシフト
レジスタに入力されたデータブロックのアドレスデータ
が当該端末器と一致した際にデータ入出力を当該端末器
で行なわせるようにした二と髪特徴とするデータ伝送−
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19343681A JPS5895449A (ja) | 1981-12-01 | 1981-12-01 | デ−タ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19343681A JPS5895449A (ja) | 1981-12-01 | 1981-12-01 | デ−タ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895449A true JPS5895449A (ja) | 1983-06-07 |
Family
ID=16307948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19343681A Pending JPS5895449A (ja) | 1981-12-01 | 1981-12-01 | デ−タ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895449A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185431A (ja) * | 1986-02-10 | 1987-08-13 | Tokyo Keiki Co Ltd | 流体制御弁の通信制御システム |
| JPS63232796A (ja) * | 1987-03-20 | 1988-09-28 | Matsushita Electric Ind Co Ltd | デ−タ伝送装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275905A (en) * | 1975-12-22 | 1977-06-25 | Fujitsu Ltd | Information signal transmission system for bucket communication |
-
1981
- 1981-12-01 JP JP19343681A patent/JPS5895449A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5275905A (en) * | 1975-12-22 | 1977-06-25 | Fujitsu Ltd | Information signal transmission system for bucket communication |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62185431A (ja) * | 1986-02-10 | 1987-08-13 | Tokyo Keiki Co Ltd | 流体制御弁の通信制御システム |
| JPS63232796A (ja) * | 1987-03-20 | 1988-09-28 | Matsushita Electric Ind Co Ltd | デ−タ伝送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
| JPS5895449A (ja) | デ−タ伝送システム | |
| JPH04211509A (ja) | 一連のビット流周波数を２倍または１／ ２にする装置 | |
| JPS58120341A (ja) | プログラマブル・コントロ−ラの入出力デ−タ伝送方式 | |
| JPS61224061A (ja) | 選択方式 | |
| JPH08202645A (ja) | 入出力回路構造 | |
| JPS6261961B2 (ja) | ||
| JPS60120458A (ja) | デ−タ転送装置 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPH0247038B2 (ja) | ||
| JPH022742A (ja) | 相方向シリアルデータ通信方法 | |
| JP2873711B2 (ja) | データ転送方式 | |
| JPS58140840A (ja) | ボ−レ−トコントロ−ル装置 | |
| JPS582958A (ja) | 物理機番の認識方法 | |
| JPH11288399A (ja) | アドレス設定方法 | |
| JPH0745154A (ja) | 信号選択回路 | |
| JPH07210581A (ja) | 入出力切替装置 | |
| JPH02119397A (ja) | アブソリュートエンコーダー検出信号の伝送回路 | |
| JPH04264854A (ja) | 通信装置 | |
| JPH0487435A (ja) | 回線分岐方式 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPS63299633A (ja) | デ−タ端末通信方式 | |
| JPS63234645A (ja) | バス接続方式 | |
| JPH03267834A (ja) | 通信制御装置 |