JPS582958A - 物理機番の認識方法 - Google Patents
物理機番の認識方法Info
- Publication number
- JPS582958A JPS582958A JP10109481A JP10109481A JPS582958A JP S582958 A JPS582958 A JP S582958A JP 10109481 A JP10109481 A JP 10109481A JP 10109481 A JP10109481 A JP 10109481A JP S582958 A JPS582958 A JP S582958A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- circuits
- output
- input
- physical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0669—Configuration or reconfiguration with decentralised address assignment
- G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処履システムにおける該システムを構成す
る装置の物思機番を認識する方法に関するＯ 情報処運システム、例えば電子計算機システムでは主記
憶装置が２台又＃′ｉ４台危ど複数台接続される構成を
採用する場合がある。その場合、上記複数台の主記憶装
置の物理機番を認識する必要がある◎従来技術を第１図
を用いて説明する。
る装置の物思機番を認識する方法に関するＯ 情報処運システム、例えば電子計算機システムでは主記
憶装置が２台又＃′ｉ４台危ど複数台接続される構成を
採用する場合がある。その場合、上記複数台の主記憶装
置の物理機番を認識する必要がある◎従来技術を第１図
を用いて説明する。
第１図（ａ）において１． ２． ３． ４は各々主記
憶装置であ）、物理機番は各々＄０． ＄１． ＄２゜
＄３とする。従来は、各装置内に物理機番を人手で設定
する回路１０，１１，１２，１３ｔ−設けていゐ０仁の
回路において例えば２進出力として［００Ｊ ［ＯＩ
Ｊ ｒｌＯＪ ｒｉｌｌをそれぞれ発生して、誼信
号によ〕自装置が何番であるかｔｇ識していた。上記設
定回路の一例を第１図（ｂ）に示す。この図から判るよ
うにゲート２０．２１などＫより作成される論理＠０１
１ ＠１ｗ出力を短絡−路ｎＫより人手にて接続するこ
とによｐ出力を得る訳でああ。この方法は人手に依る丸
め設定の作業が必要であることかつ設定の誤シがあるこ
となどの欠点がある。明らかなことであるが、この各装
置内の設定回路１０，１１，１２．１３は互換性がない
という欠点も生じる。従来方式の別法として。
憶装置であ）、物理機番は各々＄０． ＄１． ＄２゜
＄３とする。従来は、各装置内に物理機番を人手で設定
する回路１０，１１，１２，１３ｔ−設けていゐ０仁の
回路において例えば２進出力として［００Ｊ ［ＯＩ
Ｊ ｒｌＯＪ ｒｉｌｌをそれぞれ発生して、誼信
号によ〕自装置が何番であるかｔｇ識していた。上記設
定回路の一例を第１図（ｂ）に示す。この図から判るよ
うにゲート２０．２１などＫより作成される論理＠０１
１ ＠１ｗ出力を短絡−路ｎＫより人手にて接続するこ
とによｐ出力を得る訳でああ。この方法は人手に依る丸
め設定の作業が必要であることかつ設定の誤シがあるこ
となどの欠点がある。明らかなことであるが、この各装
置内の設定回路１０，１１，１２．１３は互換性がない
という欠点も生じる。従来方式の別法として。
ＪＩｌｌｌｌ （ｃ）Ｋ示す如く上記設定−路１０．
１１．１２１１３０代シに機番レジスタを設け、骸レジ
スタの第Ｎビット目（Ｎ＝１． ２． ａ、 ４）
の出力を用いゐ方法がある０この方法には、各装置１，
２゜３．４内の皺レジスタによる認識回路が同一にでき
ない、従りて互換性が保てたいという欠点があるＯ そこで本発明の目的は、上述の欠点を解決すべく各装置
内の機番認識回路を同一ならしめることができ、かつ人
手による設定作業を不要ならしめ。
１１．１２１１３０代シに機番レジスタを設け、骸レジ
スタの第Ｎビット目（Ｎ＝１． ２． ａ、 ４）
の出力を用いゐ方法がある０この方法には、各装置１，
２゜３．４内の皺レジスタによる認識回路が同一にでき
ない、従りて互換性が保てたいという欠点があるＯ そこで本発明の目的は、上述の欠点を解決すべく各装置
内の機番認識回路を同一ならしめることができ、かつ人
手による設定作業を不要ならしめ。
かつ装置を組立て装置間の信号ケーブルを接続する仁と
により各装置に於いて自己の物理機番を認識することが
できる方法を提供することＫある。
により各装置に於いて自己の物理機番を認識することが
できる方法を提供することＫある。
そしてそＯえめに本発明は、情報処理システムを構成す
る複数Ｏ装置において、該装置の各々に他装置よ）受信
した信号Ｋｉｔ−加算する回路を搭載するとともに、そ
の加算結果を装置外に出力する手段を具備し、第１０製
置の出力ｔ−第２の装置の入力とし、菖２の装置の出力
を第３の装置の入力とし、以下ＩＩ（ｍ−１）の装置の
出力ｔｌ１ｇｎの装置の入力とするように次ｋＫＨ数の
装置を接続し。
る複数Ｏ装置において、該装置の各々に他装置よ）受信
した信号Ｋｉｔ−加算する回路を搭載するとともに、そ
の加算結果を装置外に出力する手段を具備し、第１０製
置の出力ｔ−第２の装置の入力とし、菖２の装置の出力
を第３の装置の入力とし、以下ＩＩ（ｍ−１）の装置の
出力ｔｌ１ｇｎの装置の入力とするように次ｋＫＨ数の
装置を接続し。
各装置の入力信号の値を当該製雪の物理機番として認識
するようＫしたことを特徴とする。
するようＫしたことを特徴とする。
次に、第２図（ａ）＋ （ｂ）を用いて本発明の一実施
例について説明する。各装置５０． ５１，５２．５３
の内部に各々１を加算する加算回路６０，６１゜６２．
６３を設ける。該加算回路６０．６１．６２゜６３の出
力は信号ケーブル７１． ７２． ７３Ｖｔ通して次の
装置へ伝送され次装置の加算回路の入力となる構成をと
る。尚、第１鋏置５ｏの入力信号ケーブル７０は削除す
ることができ、この時は加算回路Ｏ入力が′″０”＠０
”となるように構成すればよい。上述の構成によれば各
装置への入力を物理機番ｔｌｉ臓する信号として使用す
ることができることは明らかである。第２図（ｂ）に加
算回路の構成側管示す。人出力の論理は次の通ルである
。
例について説明する。各装置５０． ５１，５２．５３
の内部に各々１を加算する加算回路６０，６１゜６２．
６３を設ける。該加算回路６０．６１．６２゜６３の出
力は信号ケーブル７１． ７２． ７３Ｖｔ通して次の
装置へ伝送され次装置の加算回路の入力となる構成をと
る。尚、第１鋏置５ｏの入力信号ケーブル７０は削除す
ることができ、この時は加算回路Ｏ入力が′″０”＠０
”となるように構成すればよい。上述の構成によれば各
装置への入力を物理機番ｔｌｉ臓する信号として使用す
ることができることは明らかである。第２図（ｂ）に加
算回路の構成側管示す。人出力の論理は次の通ルである
。
Ｙｓ ＝Ｘｒ
Ｙ・＝Ｘ、■Ｘ２
ここで、−は反転、■は排他的ＯＲＩ示す。
本発明によれば、装置内の物理機番認識回路をすべて同
一に構成することがてき、この部分の細路の互換性を保
つことができる０ 更に９人手による設定作業が不要であり、装置間のケー
ブル接続を行うことにより直ちに自動的に物理機番を示
す信号が発生されるので誤りがないという利点が得られ
る０
一に構成することがてき、この部分の細路の互換性を保
つことができる０ 更に９人手による設定作業が不要であり、装置間のケー
ブル接続を行うことにより直ちに自動的に物理機番を示
す信号が発生されるので誤りがないという利点が得られ
る０
第１図社従来の物８機番設定方法を示す図、第２図は本
発明による実施例の物理機番設定方法管示す図であるｏ
＊ ２図において、５０〜５８は情報処理システムを
構成する装置、６０〜６３は加算回路、７１〜７３は信
号ケーブルである。 埠１１ｉＱ（（２１ 岸ｊ圓ｔｂ） １しに回劉ト 〉ト マ ■＋ｔｃノ
発明による実施例の物理機番設定方法管示す図であるｏ
＊ ２図において、５０〜５８は情報処理システムを
構成する装置、６０〜６３は加算回路、７１〜７３は信
号ケーブルである。 埠１１ｉＱ（（２１ 岸ｊ圓ｔｂ） １しに回劉ト 〉ト マ ■＋ｔｃノ
Claims (1)
- 情報処履システムを構成する複数の装置において、鋏装
置の各々に他装置よシ受信した信号に１を加算する回路
を搭載するとともに、その加算結果を装置外に出力する
手Ｒを具備し、第１の装置の出力を第２の装置の入力と
し、第２の装置の出力を第３の装置の入力とし、以下第
（ｎ−１）の装置Ｏ出力を第ｎの装置の入力とするよう
に次々に複数の装置ｔＩＩ絖し、各装置の入力信号の値
をｍ皺装置の物思機番として認識するようにしたことを
特徴とする物理機番の認識方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109481A JPS6048775B2 (ja) | 1981-06-29 | 1981-06-29 | 物理機番の認識方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109481A JPS6048775B2 (ja) | 1981-06-29 | 1981-06-29 | 物理機番の認識方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS582958A true JPS582958A (ja) | 1983-01-08 |
| JPS6048775B2 JPS6048775B2 (ja) | 1985-10-29 |
Family
ID=14291497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10109481A Expired JPS6048775B2 (ja) | 1981-06-29 | 1981-06-29 | 物理機番の認識方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048775B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0179497A2 (en) * | 1984-03-23 | 1986-04-30 | Philips Electronics Uk Limited | Electrical circuit arrangement and electrical circuit unit including an address generator for use in such an arrangement |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020243810A1 (en) * | 2019-06-07 | 2020-12-10 | Boisvert Matthew R | Display stand |
-
1981
- 1981-06-29 JP JP10109481A patent/JPS6048775B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0179497A2 (en) * | 1984-03-23 | 1986-04-30 | Philips Electronics Uk Limited | Electrical circuit arrangement and electrical circuit unit including an address generator for use in such an arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6048775B2 (ja) | 1985-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3713096A (en) | Shift register interconnection of data processing system | |
| GB1372133A (en) | Data transmission systems | |
| JPS582958A (ja) | 物理機番の認識方法 | |
| US4286319A (en) | Expandable inter-computer communication system | |
| US3787835A (en) | Converter for gyro-compass digital display | |
| SU991405A1 (ru) | Устройство дл вывода информации | |
| SU798847A1 (ru) | Адаптивное многоканальное резервиро-BAHHOE уСТРОйСТВО | |
| JP3346853B2 (ja) | カラー画像処理装置 | |
| JPS62272367A (ja) | 多ビツト表現構造を有する論理回路図 | |
| SU911498A2 (ru) | Микропрограммное устройство сопр жени | |
| JPH0424741B2 (ja) | ||
| KR930003415B1 (ko) | 병렬 데이타 출력회로 | |
| SU851391A1 (ru) | Адаптер канал-канал | |
| JPH02176584A (ja) | 入出力バッファ回路 | |
| JPS59119922A (ja) | スイツチ情報読み取り回路 | |
| JPS59101945A (ja) | デ−タハイウエイ診断方式 | |
| EP0260793A2 (en) | Bidirectional data bus | |
| JPH01171331A (ja) | タイミング信号発生回路 | |
| JPH0728228B2 (ja) | たたみ込み符号器 | |
| JPS62107596A (ja) | パルスチエツク回路 | |
| JPH088493B2 (ja) | デコード回路 | |
| JPS6278660A (ja) | デ−タ転送装置 | |
| JPH05346451A (ja) | ショート試験回路 | |
| JPS60163553A (ja) | 並列形伝送方式 | |
| JPS63189014A (ja) | プログラマブル・ロジツク・デバイス |