JPS6013266A - 診断容易化回路 - Google Patents

診断容易化回路

Info

Publication number
JPS6013266A
JPS6013266A JP58120369A JP12036983A JPS6013266A JP S6013266 A JPS6013266 A JP S6013266A JP 58120369 A JP58120369 A JP 58120369A JP 12036983 A JP12036983 A JP 12036983A JP S6013266 A JPS6013266 A JP S6013266A
Authority
JP
Japan
Prior art keywords
diagnosing
diagnosis
input
block
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58120369A
Other languages
English (en)
Inventor
Shinji Sekihara
関原　慎二
Keiji Tomooka
友岡　啓二
「峰」　浩志
Hiroshi Mine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58120369A priority Critical patent/JPS6013266A/ja
Publication of JPS6013266A publication Critical patent/JPS6013266A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 しづ＾明の第１」用分野〕 本発明は高実装集積回路において診断を容易にする診断
容易化回路に関する。
〔発明の背カｉ〕
従来の集積回路の診断においては、高実装になるにとも
ない診断用のピンが増えてぐるが、集積回路自体のビン
数制限のため診断が困難になるという欠点があった。
〔発明の目的〕
本発明の目的は上記した従来技術の欠点をなくし、高実
装集積回路において最少の診断ピンにより内部論理ゲー
トの診断を容易にする診断容易化回路を提供することに
ある。
〔発明の概要〕
本発明は上記目的を達成するため、高実装集積回路をい
くつかの診断ブロックに分け、これらの間にセレクタを
設け、これらを制御回路で制御することにより、集積回
路自体の入出力ピンを診断ピンに共用化し１診断フロッ
ク内の論理ゲートの診断を行なうようにした診断容易化
回路である。
〔発明の実施例〕
以下１本発明の実施例を第１図により説明する。
第１図は本発明による診断容易化回路の一実施例を示す
プロツク図である。第１図において、高実装集積回路は
入力信号ピンＰ１と出力信号ピンＰ２と内部論理ゲート
などからなるが、この内部論理ゲートをたとえＩ′ｊ：
、図示のように３つの第１、第２．＠３診断ブロック１
，２．３に分はコレラに第１．第２．第３セレクタ４，
５．６とその制御回路をなすデコーダ７とデコーダ入力
ピンＰ３を設けることにより診断容易化回路を構成する
。
この構成で、まず第１診断ブロック１の論理ゲートの診
断を行なう場合九は、第１．第２゜第３セレクタ１，２
．３Ｙテコーダ入力ピンＰ３からの信号によりデコーダ
７を介してそれぞれ入力端子す、ｃ、ｅ側に切り換えた
うえ、入力信号ビンＰ１から診断信号を入力すれば１診
断結果は第１．第２．第３セレクタ４，５．６により第
１診断ブロック１を通り第２．第３診断ブロック２，３
を迂回して出力信号ピンＰ２で観測できる。つぎに第２
診断ブロック２の診断を行なう場合には、第１．第２．
第３セレクタ１゜２．３をデコーダ７全介してそれぞれ
入力端子α＋　ｄ＊　’　側に切り換え、入力信号ビン
Ｐ１から第１診断グミツク１″４ｒ迂回して第２診断ブ
ロック２に診断４ｇ号を入力すれば、診断結果は第３診
断ブロック３を迂回して出力信号ビンＰ２で観測できる
。さらに第３診断ブロック６の診断を行なう場合には、
同様にして第１．第２．第６セレクタ１．２．３をそＪ
ｌぞれ入力端子ａ、ｃ。
ｆ側に切り換え、入力信号ビンＰ１から第１．第２診断
ブロック１，２を迂回して第６診断ブロック３に診断信
号を入力すれば、診断結果は出力信号ピンＰ２で観測で
きる。
このようにして本実施例によれは、高実装集積回路をい
くつかの診断ブロックに分け、セレクタとその制御回路
をなすデコーダとデコーダ入力ピンを用いてセレクタを
制御することにより、実イロ号入出力ピンを診断入出力
ビンに共用して最少の診断ビンで内部論理ゲートの故障
の診断を行なうことができる。
〔発明の効果〕
以上の説明のとおり本発明の診断容易化（ロ）路によれ
ば、セレクタとその制御回路および制御回路入力ピンを
用いることにより、最少の診１析ピンで高実装集積口路
の内部］埋ゲートの故障を容易に診断可能にする効果が
ある。
【図面の簡単な説明】
第１図は本発明による診断容易化回路の一実施例を示す
１０７４図である。 １・・・駆１診断ブロック２・・・第２診断ブロック５
・・・第３診断ブロック４・・・第１セレクタ５・・・
第２セレクタ　６・・・第３セレクタ７・・・制御回路
をなすデコーダ Ｐｌ・・・入力信号ビン　Ｐ２・・・出力信号ピンＰ３
・・・テコーダ入カビン

Claims (1)

    【特許請求の範囲】
  1. 高実装集積回路を複数の診断ブロックに分は上記各診断
    ブロックを選択するセレクタと、該セレクタを制御する
    制御回路と、該制御回路用入力ピンを設け、これらと高
    実装集積回路の実信号ピンの診断用ピンへの共用とによ
    り、上記各診断１０ツクの内部の論理ゲートの故障を診
    断容易にした置実装集積回路の診断容易化回路ｄ
JP58120369A 1983-07-04 1983-07-04 診断容易化回路 Pending JPS6013266A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58120369A JPS6013266A (ja) 1983-07-04 1983-07-04 診断容易化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58120369A JPS6013266A (ja) 1983-07-04 1983-07-04 診断容易化回路

Publications (1)

Publication Number Publication Date
JPS6013266A true JPS6013266A (ja) 1985-01-23

Family

ID=14784491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58120369A Pending JPS6013266A (ja) 1983-07-04 1983-07-04 診断容易化回路

Country Status (1)

Country Link
JP (1) JPS6013266A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62110173A (ja) * 1985-11-07 1987-05-21 Nec Corp 半導体集積回路
EP0228156A2 (en) * 1985-11-07 1987-07-08 Control Data Corporation Test system for VLSI circuits
EP0230668A2 (en) * 1985-12-28 1987-08-05 Kabushiki Kaisha Toshiba Arithmetic logic circuit
JPS62240873A (ja) * 1986-04-14 1987-10-21 Toshiba Corp テスト容易化回路
JPS62247423A (ja) * 1986-04-21 1987-10-28 Nec Corp 数値比較装置
JPS63218878A (ja) * 1986-12-24 1988-09-12 Mitsubishi Electric Corp テスト回路
JPH02140383U (ja) * 1989-04-21 1990-11-22
JPH03103780A (ja) * 1989-09-19 1991-04-30 Fujitsu Ltd 半導体集積回路の試験方法
US5479649A (en) * 1992-05-01 1995-12-26 Advanced Micro Devices, Inc. Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin
US5649219A (en) * 1992-11-10 1997-07-15 Nec Corporation Microcomputer having a region definable by user

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62110173A (ja) * 1985-11-07 1987-05-21 Nec Corp 半導体集積回路
EP0228156A2 (en) * 1985-11-07 1987-07-08 Control Data Corporation Test system for VLSI circuits
EP0230668A2 (en) * 1985-12-28 1987-08-05 Kabushiki Kaisha Toshiba Arithmetic logic circuit
US5165034A (en) * 1985-12-28 1992-11-17 Kabushiki Kaisha Toshiba Logic circuit including input and output registers with data bypass and computation circuit with data pass
JPS62240873A (ja) * 1986-04-14 1987-10-21 Toshiba Corp テスト容易化回路
JPS62247423A (ja) * 1986-04-21 1987-10-28 Nec Corp 数値比較装置
JPS63218878A (ja) * 1986-12-24 1988-09-12 Mitsubishi Electric Corp テスト回路
JPH0690265B2 (ja) * 1986-12-24 1994-11-14 三菱電機株式会社 テスト回路
JPH02140383U (ja) * 1989-04-21 1990-11-22
JPH03103780A (ja) * 1989-09-19 1991-04-30 Fujitsu Ltd 半導体集積回路の試験方法
US5479649A (en) * 1992-05-01 1995-12-26 Advanced Micro Devices, Inc. Method and apparatus for forming a logical combination of signals from diagnostic nodes in an IC chip for passive observation at a dedicated diagnostic pin
US5649219A (en) * 1992-11-10 1997-07-15 Nec Corporation Microcomputer having a region definable by user

Similar Documents

Publication Publication Date Title
JPS60124744A (ja) エラ−・テスト及び診断装置
JPS6013266A (ja) 診断容易化回路
JPS6318636A (ja) 半導体集積回路
JPH0682326B2 (ja) スキャンレジスタおよびそれを用いたテスト回路
JPS6123243A (ja) 論理集積回路
JPS60147659A (ja) 論理構造
JPH06160489A (ja) バウンダリスキャン内部テスト方式
JPS60242380A (ja) 集積回路の故彰診断容易化回路
JPS61133727A (ja) カウンタ故障分離回路
JP2655609B2 (ja) 入出力回路
JPS62132182A (ja) 試験回路付大規模集積回路
JPS6298658A (ja) 集積回路
JPH08286942A (ja) 半導体回路装置
JPH01196158A (ja) 半導体集積回路
JPS62212582A (ja) 半導体集積回路
JPS61110069A (ja) 論理回路の診断方式
JPH03129437A (ja) Ｌｓｉテスト装置
JPH03252574A (ja) 半導体集積回路
JPS6324330A (ja) 試験容易化方式
JPS59747A (ja) 論理回路の診断方式
JPS6117021B2 (ja)
JPS59178374A (ja) 集積回路用試験回路
JPS63231282A (ja) 半導体集積回路
JPS62147758A (ja) 半導体装置
JPS60142281A (ja) テスト用シフトパスの診断装置