JPS6324330A - 試験容易化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は試験容易化方式に関し、特に論理回路部からの
イネーブル信号で制御される３ステートバツフアを用い
た入出力制御部を有する大規模集積回路の試験容易化方
式に関する。

従来技術 従来、この種の試験容易化方式では、大規模集積回路の
急速な集積度の向上につれて、この回路の設計品質の低
下を防ぎ、設計期間の短縮を計るために論理を形成する
順序回路部をスキャンパス方式フリップフロップ回路で
構成して、そのシフト動作による試験容易化を計ってい
る。その結果、回路全体の故障検出率の向上およびテス
トパターン数の圧縮に効果を示している。

このような従来の試験容易化方式では、回路試験を考慮
したスキャンバス方式フリップフロップ回路のシフト動
作による試験容易化設計を施している大規模集積回路に
おいても、イネーブル信号により制御される３ステート
バツフアまたは双方向性バッファを使用した回路構成を
含む場合には、故障試験時においてイネーブル信号の観
測がむずかしい（イネーブル信号を観測するためには外
部端子を必要とし、回路構成上外部端子を増せないとき
は観測がむずかしい）ため不良回折を困難にし、また、
このイネーブル信号の単独制御を行うのがむずかしい（
論理回路から送出されているイネーブル信号を制御する
には論理回路自体の制御を必要とするので単独制御はむ
ずかしい）ため、回路内のバス活性化に与える制約が多
くなり、回路全体の故障検出率を低下させるという欠点
がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、不良回折を容易にし、回路内のバス活性
化に与える制約を解除することができ、回路全体の故障
検出率の向上を計ることができる試験容易化方式の提供
を目的とする。

発明の構成 本発明による試験容易化方式は、論理回路部からのイネ
ーブル信号で制御される入出力制御バッファを用いた入
出力制御部を有する大規模集積回路の試験容易化方式で
あって、セット動作とシフト動作とを選択する選択手段
を有するレジスタ部を設け、前記選択手段で前記セット
動作を選択することにより前記論理回路部から送出され
ている前記イネーブル信号を前記レジスタ部へセットし
て外部に読出し、前記選択手段で前記シフト動作を選択
することにより前記入出力制御部を制御する外部信号を
前記レジスタ部へ入力した後に前記外部信号を前記入出
力制御部へ供給するようにしたことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、双方向性バッファ５と
、それに接続される双方向端子４を使用した論理回路部
６の試験容易化のために設けたスキャンバス方式フリッ
プフロップ回路（以下スキャンＦ／Ｆとする）１と、セ
レクタ回路２と、テスト制御端子３とにより構成されて
いる。

スキャンＦ／Ｆ１にはセット動作とホールド動作とシフ
ト動作とを選択するセレクタ回路が含まれており、この
セレクタ回路はテスト制ａ端子３から選択信号として入
力されるテスト制御信号１０１とシフト動作制御信号１
０７とにより選択動作してシフト動作の切換えを行い、
クロックパルス信号１００に同期してデータセットされ
る。

テスト制御信号１０１はスキャンＦ／Ｆ１のホールドゲ
ートおよびセットゲートと、セレクタ回路２とに選択信
号として入力され、スキャンバス出力信号１０２はスキ
ャンＦ／Ｆ１のホールドゲートとセレクタ回路２とに入
力される。論理回路部６で生成されるイネーブル信号１
０４もセレクタ回路２に入力され、セレクタ回路出力信
号１０３はスキャンＦ／Ｆ１のセットゲートへの入力の
ほかに双方向性バッファ５の制御信号としても入力され
る。論理回路部６からの出力データ信号１０５は双方向
性バッファ５に入力されて双方向端子４から出力され、
双方向端子４からの入力データ信号１０６は論理回路部
６に入力される。

第２図は本発明の一実施例の撮能を示す図である。第１
図と第２図とを用いて、本発明の一実施例の動作につい
て説明する。

シフト動作制御信号１０７がｒＯＪでテスト制御信号１
０１がｒＯＪの時、セレクタ回路出力信号１０３にはイ
ネーブル信号１０４が選択されて、スキャンＦ／Ｆｌは
セットゲートよりセレクタ回路出力信号１０３すなわち
イネーブル信号１０４をクロックパルス信号１００によ
りセットする。このため、シフト動作制御信号１０７を
「１」にし、クロックパルス信号１００を入力してスキ
ャンＦ／Ｆ１をシフト動作させ、イネーブル信号１０４
をスキャンバス出力信号１０９に出力することでイネー
ブル信号１０４の観測が可能となる。

またシフト動作制御信号１０７を「１」にしてスキャン
Ｆ／Ｆｌをシフト動作させることにより、スキャンバス
入力信号１０８から擬似イネーブル信号「１」を入力さ
せてクロックパルス信号１００でデータセットを行った
後にシフト動作制御信号１０７を「０」に戻してテスト
制御信号１０１を「１」にすると、スキャンＦ／Ｆ１は
擬似イネ−プル信号Ｆ１Ｊをタロツクパルス信号１００
に同期してホールド動作し続ける。セレクタ回路出力信
号１０３にはスキャンパス出力信号１０２すなわち擬似
イネーブル信号「１」が選択されて双方向性バッファ５
を出力モードに切換え、双方向端子４を出力端として出
力データ信号１０５が出力されるので、論理回路部６の
内部状態が観測可能となる。よって、論理回路部６の故
障が検出できる。

同様にシフト動作制御信号１０７を「１」にして擬似イ
ネーブル信号「０」をシフト動作によりスキャンＦ／Ｆ
１にデータセットした後、シフト動作ｔ１ｉ＋制御信号
１０７を「０」に戻してテスト制御信号１０１を「１」
にした場合は、双方向性バッファ５は入力モードに切換
えられ、双方向端子４を入力端として入力データ信号１
０６を入力することができるので、パス活性化するため
の情報の入力による論理回路部６のバス活性化が可能と
なる。

このように、論理回路部６から送出されているイネーブ
ル信号１０４をスキャンパス構成のレジスタ部（スキャ
ンＦ／Ｆ１）にセットしてスキャンパス出力信号１０９
に出力し、また、入出力制御部（双方向性バッファ５）
の入出力状態を制御する外部信号（擬似イネーブル信号
）をスキャンパス信号としてレジスタ部に入力するよう
にすることによって、イネーブル信号１０４の観測が可
能になるので不良解析を容易にすることができ、擬似イ
ネーブル信号を外部から制御可能とすることによリイネ
ーブル信号１０４が回路内のバス活性化に与えるυ１約
を解除することができ、テストパターン数の圧縮と処理
時間の大幅な短縮がはかられ、回路全体の故障検出率を
向上させることができる。

発明の詳細 な説明したように本発明によれば、論理回路部から送出
されているイネーブル信号をスキャンバス構成のレジス
タ部にセットしてスキャンパス信号として外部に読出し
、また入出力制御部の入出力状態を制御する外部信号を
スキャンパス信号としてレジスタ部に入力するようにす
ることによって、不良解析を容易にすることができ、回
路内のバス活性化に与える制約を解除することができ、
回路全体の故障検出率を向上させることができるという
効果がある。

【図面の簡単な説明】

第１間は本発明の一実施例を示すブロック図、第２図は
本発明の一実施例の灘能を示す図である。 主要部分の符号の説明 １・・・・・・スキャンパス方式フリップフロップ回路
（スキャンＦ／Ｆ） ２・・・・・・セレクタ回路 ５・・・・・・双方向性バッファ ６・・・・・・論理回路部

Claims (1)

【特許請求の範囲】
1. 論理回路部からのイネーブル信号で制御される入出力制
   御バッファを用いた入出力制御部を有する大規模集積回
   路の試験容易化方式であつて、セット動作とシフト動作
   とを選択する選択手段を有するレジスタ部を設け、前記
   選択手段で前記セット動作を選択することにより前記論
   理回路部から送出されている前記イネーブル信号を前記
   レジスタ部へセットして外部に読出し、前記選択手段で
   前記シフト動作を選択することにより前記入出力制御部
   を制御する外部信号を前記レジスタ部へ入力した後に前
   記外部信号を前記入出力制御部へ供給するようにしたこ
   とを特徴とする試験容易化方式。