JPH03103780A - 半導体集積回路の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の回路ブロックを継続接続した構成の半導体集積回
路を試験する半導体集積回路の試験ｈ法に関し、 所望の回路ブロックを選択して、選択した回路ブロック
の機能に応じた試験を行なうことができ、外部端子数の
増加を抑えることを目的とし、信号処理の機能で分けら
れる複数の回路ブロックを継続接続した構成の半導体集
積回路の試験方法において、該複数の回路ブロック夫々
に第１の外ｉｌ１ＩＳ端子よりの入力信号又は前段の回
路ブロックの出力信号を選択して入力する入力切換用の
スイッチと、該複数の回路７ロック夫々の出力信号を第
２の外部端子に供給する出力切換用のスイッチとを設け
、第３の外部端子より供給されるクロックにより内部状
態を変化させて該複数の回路ブロック夫々の入力切換用
及び出力切換用のスイッチ夫々の切換ＩＩＪＩＩｌを行
なう該制御信号を生成する制御回路を有し、該ｔｌＩＩ
Ｉｌ信号により所望の回路ブロックを選択して該第１及
び第２の外部端子間に接続し、選択した回路ブロックの
試験を行なうよう構成する。

〔産業上の利用分野〕

本発明は半導体集積回路の試験方法に関し、複数の回路
ブロックを縦続接続した構或の半導体集積回路を試験す
る半導体集積回路の試験方法に圓する。

近年、半導体集積回路の高集積化、多様化に伴い、半導
体集積回路の各回路ブロックの試験も複雑化し、試験の
簡略化が要望されている。

〔従来の技術〕

アナログ信号処理を行なう半導体集積回路ではアンプ，
フィルタ．アツテネータ等の機能単位の回路ブロック１
０〜１２が縦続接続されており、外部端子１３より入来
するアナログ信号が回路ブロック１０〜１２で順次処理
されて外部端子１４より出力される。

〔発明が解決しようとする課題〕

例えば、回路ブロックｉｏ，ｉ１が７ツテネー夕であり
、回路ブロック１２が高城フィルタである場合には、ア
ツテネータの直流減衰特性を試験し−ようとしても、高
城フィルタで直流成分が遮断されるためこの試験が実現
できないという問題があった。

勿論、各回路ブロック１０〜１２夫々に信号を人出力す
る外部端子を設けると上記の直流減衰特性の試験を行な
うことも可能ではあるが、その場合には外部端子数が大
幅に増加するため実現は困難である。

本発明は上記の点に鑑みなされたもので、所望の回路ブ
ロックを選択して、選択した回路ブロックの機能に応じ
た試験を行なうことができ、外部端子数の増加を抑える
半導体集積回路の試験方法を提供することを目的とする
。

〔課題を解決する該手段〕

第１図は本発明方法の原理図を示す。

同図中、半導体集積回路は、信号処理の機能で分けられ
る複数の回路ブロック１ａ〜１Ｃを継続接続した構成で
ある。

複数の回路ブロック１８〜１０夫々には、第１の外部端
子２よりの入力信号又は前段の回路ブロックの出力信号
を選択して入力する入力切換用のスイッチ３と、 複数の回路ブロック１ａ〜１０夫々の出力信号を第２の
外部端子４に供給する出力切換用のスイッヂ５とが設け
られている。

ｔｉｌｊｔｌｌ回路７は、第３の外部端子６より供給さ
れるクロックにより内部状憇を変化させて複数の回路ブ
ロック１８〜１Ｃ夫々の入力切換用及び出力切換用のス
イッチ３．５夫々の切換制御を行なう該ｌＩＪＷ信号を
生成する。

この制御信号により所望の回路ブロックを選択して第１
及び第２の外部端子２．４間に接続し、選択した回路ブ
ロックの試験を行なう。

〔作用〕

本発明においては、各回路ブロック１８〜１Ｃに設けた
入力切換用及び出力切換用のスイッチ３．５を制御回路
７のＩＩ１ｌｌｌ信号で切換１１ｊｌｌｌＬで所望の回
路ブロックだけを第１．第２の外部端子２，４間に接続
し試験することができ、ＩＩＪＩＩ１回路７は第３の外
部端子６より供給されるクロックにより内部状態を変化
させている。このため選択した所望の回路ブロックだけ
の機能に応じた試験を行なうことができ、また第３の外
部端子を増設するだけで済み、外ｉｍＴ数の大幅な増加
を抑えることができる。

〔実施例〕

第２図は、本発明方法の第１実施例のブロック図を示す
。

第２図（Ａ），（Ｂ）において、２１〜２３夫々は機能
ブロック単位で分割されたアナログ回路ブロックであり
、夫々はアンプ，フィルタ，アッテネータ等のアナログ
信号処理回路２１８〜２３ａと、入力切換用のスイッチ
２ｌｂ〜２３ｂと、出力切換用のスイッチ２１Ｃ〜２３
Ｇとより構成されている。

スイッチ２ｌｂ〜２３ｂで選択ざれた信号は各回路ブロ
ック２１〜２３内のアナログ信号処理回路２１ａ〜２３
ａに供給され、アナログ信号処理回路２１ａ〜２３ａ夫
々の出力信号は自己の回路ブロック２１〜２３内のスイ
ッチ２１Ｃ〜２３ｃに供給ざれると共に、次段の回路ブ
ロック２２．２３のスイッチ２２ｂ，２３ｂのａ端子又
は出力用のスイッチ２５に供給される。半導体集積回路
の外部より端子２４に供給される信号は初段の回路ブロ
ック２１のスイッチ２１ｂのｂ端子及び全回路ブロック
２１〜２３のスイッチ２１ｂ〜２３ｂ夫々のａ端子に供
給される。スイッチ２１０〜２３ｃ及び２５は外部出力
端子２６に接続されている。

ｉｌＩＩＩＫ１回路としての６ビットカウンタ３０は端
子３１よりク０ツクＧＫを供給され、端子３２よりリセ
ット信号ＴＣを供給される。カウンタ３０の各ビットは
ＬＳ８から順にスイッチ２１ｂ，２１ｃ，２２ｂ，２２
ｃ．２３ｂ，２３Ｃ＋７）ｉＩ１１６１１人力とされ、
リセット信＠ＴＣはスイッチ２５のｔＩＩＪｗ入力とさ
れている。

ここで通常モード時には第２図（Ａ＞に示す如く、リセ
ット信号ＴＣをＨレベルとするとスイッチ２５は閉成し
、カウンタ３０の全ビットはＬレベルとなってスイッチ
２１ｂ〜２３ｂはｂ端子を選択し、スイッチ２１ｃ〜２
３Ｇは開成する。これによって端子２４の入来信号はア
ナログ信号処理回路２１ｃ，２２ｂ，２３ａを順に通っ
て端子２６より出力される。

次に、テストモード時に、アナログ信号処理回路２２ａ
，２３ａだけの試験を行なう場合には、リセット信号を
Ｌレベルとしてク０ツクＧＫを３７パルス供給すること
により６ビットカウンタ３０ブロック出力ｆＬｓＢＪ：
ｉｌｌ）ｌｉｔ．：’　１０１００１　’に設定する。

これによって、スイッチ２ｌｂ，２２ｂのａ端ｆ及びス
イッチ２３ｂのｂ端子を選択し、スイッチ２１ｃ，２２
ｃを開成し、スイッチ２３ｃを閏成し、スイッチ２５を
開成することにより、端子２０の入来信号はアナログ信
号処理回路２２ａ，２３ａを通して端子２６より出力ざ
れる。

同様にしてカウンタ３０の設定饋を種々変化させ所望の
アナログ処理回路の試験を行なうことができ、直流減衰
特性試験の場合に高城フィルタのアナログ処理回路を信
号経路から分離することも可能となる。

このように、各回路ブロック２１〜２３に設けた入力切
換用及び出力切換用のスイッチ２ｌｂ〜２３ｂ，２１ｃ
　〜２３ｃをカウンタ３０のｉ．ｌＪｔｌＤ信号で切換
制御して所望の回路ブロックだけを第１．第２の外部端
子２４．２６ＦｔＯに接続し試験することができ、制御
回路３０は外部端子３１より供給されるクロックにより
内部状態を変化させている。

このため選択した所望の回路ブロックだけの機能に応じ
た試験を行なうことができる。また通常モード及びテス
トモードで外部端子２４．２６を共用し、外部端子３１
．３２を増設するだけで通常モードとテストモードとの
切換えを行なうことができ、外部端子数の大幅な増加を
抑えることができる。

第３図は６ビットカウンタ３０の代りに４ビットのリン
グカウンタ３５を適用した変形例のブロック図を示す。

第３図（Ａ）．（Ｂ）では、リングカウンタ３５の出力
するＬＳＢはスイッチ２５、第２ビットはスイッチ２３
ｂ，２３ｃ．第３ピットはスイッチ２２ｂ．２２ｃ，Ｍ
Ｓ８はスイッチ２１ｂ，２ＩＣ夫々の制御入力とされる
。

通常モード時には第３図＜Ａ）に示す如くリセット信号
を口レベルとしてリングヵウンタ３出力のＬＳＢを９１
？その他のピットをＷ　Ｑ　Ｗとしてスイッチ２ｌｂ〜
２３ｂのａｒａ子を選択し、スイッチ２１ｃ〜２３ｃを
開成、スイッチ２５を閉成する。

次にテストモード時には、例えばクＯツクＧＫを２パル
ス供給してリングカウンタ３５の第３ビットのみを？１
１とし、アナログ信号処理回路２２ａだけの試験を行な
うことができる。

ところで、第２図の実施例ではｉｌｊｌｉ１回路である
カウンタ３０より回路ブロック２１〜２３内の各スイッ
チに対して１ビットの制御信号を供給し、第３図の変形
例でも各回路ブロックに対して１ビットのｔＩＩＪＩ！
ｌ信号を供給する必要があり、回路ブロック数が増大す
ると、制御回路から各回路ブロックへのＩＩＪＩＸＩ信
号の配線が増大してしまう。

これを防止するには第４図に示す如く、例えば４ビット
カウンタ等のＭＩｍ回路の出力《ビットＡ〜Ｄ》を配線
４１〜４４に供給し、ビットＡ〜Ｄ夫々をインバータ４
５〜４８で反転して配線４９〜５２に供給する。回路プ
Ｏツク５１ａ〜５１０夫々には４人カナンド回路で構成
したアドレスデコード部５２ａ〜５２ｏを設けられてお
り、アドレスデコード部５２ａ〜５２０夫々の出力は回
路ブロック５１８〜５１０夫々の２つのスイッチ（回路
ブロック２１におけるスイッチ２１ｂ，２１ｃに対応）
に供給される，例えばアドレスデコード部５２ａには配
線４１，４２．４３．５２よりビットＡ，Ｂ，Ｃ．Ｄを
供給する。

このような回路構或によって第５図に示す如くコントロ
ール信号としてのカウンタ出力Ａ．Ｂ．Ｃ，０が’００
０１’のとき１＃１目の回路ブロックだけが選択されて
半導体集積回路の入力、出力端Ｆ間に接続され試験され
る。同様にカウンタ出力Ａ．　Ｂ．　Ｃ．　Ｄカ’　１
　１　１　１　’＋７）！：キ１　５１ｆｆｉの回路ブ
ロック５１ｏだけが選択されて半導体集積回路の入力．
出力端子間に接続され試験される。

またカウンタ出力Ａ．Ｂ，Ｃ．Ｄが’　ｏｏｏｏ　’の
ときはどの回路プロツク５１８〜５１０も選択されず、
つまり、回路ブロック５１ａ〜５１０が全て縦続接続さ
れた状態で半導体集積回路の入力．出力端子間に接続さ
れ通常モードとなる。

（発明の効果） 上述の如く、本発明の半導体集積回路の試験方法によれ
ば、所望の回路ブロックを選択して、選択した回路ブロ
ックの機能に応じた試験を行なうことができ、外部端子
数の増加を抑え、実用上きわめて有用である。

３は入力切換用のスイッチ、 ５は出力切換用のスイッチ、 ７はＩｌｊｉｌ１回路 を示す。

Claims (1)

1. 【特許請求の範囲】 信号処理の機能で分けられる複数の回路ブロック（１ａ
   〜１ｃ）を継続接続した構成の半導体集積回路の試験方
   法において、 該複数の回路ブロック（１ａ〜１ｃ）夫々に第１の外部
   端子（２）よりの入力信号又は前段の回路ブロックの出
   力信号を選択して入力する入力切換用のスイッチ（３）
   と、 該複数の回路ブロック（１ａ〜１ｃ）夫々の出力信号を
   第２の外部端子（４）に供給する出力切換用のスイッチ
   （５）とを設け、 第３の外部端子（６）より供給されるクロックにより内
   部状態を変化させて該複数の回路ブロック（１ａ〜１ｃ
   ）夫々の入力切換用及び出力切換用のスイッチ（３、５
   ）夫々の切換制御を行なう該制御信号により所望の回路
   ブロックを選択して該第１及び第２の外部端子（２、４
   ）間に接続し、選択した回路ブロックの試験を行なうこ
   とを特徴とする半導体集積回路の試験方法。