JPS63204940A - ル−プ状デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は自動機械等に用いるループ状データ伝送装置に
関するものである。

従来の技術 近年、マイクロプロセンサーの利用により自動機械は高
機能化されつつあり、それにつれセンサー・アクチュエ
ーターの数が数百、数千にも及ぶとして数百点を超え、
トラブル時の対応の困難さ、信頼性の低下、又、配線工
数の増大化を招いて来た。

配線の数を減らす為に最近では各センサー・アクチュエ
ーターのすぐ近くにリモー）Ｉｌｏと呼ばれる制御ユニ
ットを配置し、その間をシリアル多重伝送方式を用いて
光フアイバ１本、あるいは電線１本で結ぶ方式が種々考
案されているが、自動機械の近くはノイズ環境が極めて
悪い為、ノイズに強い光ファイバーを用いた光伝送方式
が有望視されている。

第７図はそのリモー）Ｉｌｏからなるシステム図である
。１はセンサー、２はアクチュエーター、３は入カニニ
ット、４は出カニニットであシ、３と４を以後子局と呼
ぶことにする。６はこれら子局すべてを制御するコント
ローラーであシ、これは子局に対し親局と呼ばれている
ものである。６は光ファイバー、又は電線である。しか
しながら光伝送では光ファイバーの受動タップ取出しは
非常に困難である為、子局ごとに再生が必要である。

この場合、大きく分類すると光でも伝送できるような方
式として次に述べる２つの伝送方式がある。

以下図面を参照しながら２種類の光伝送方式を説明する
。

第８図は、その１つの方式を示したものである。

図に於いて光ファイバー７を通って来た伝送信号は、光
電変換器８で゛電気信号に変換された後、受信バッファ
９に一旦蓄えられ、マイクロプロセッサ等１０により解
読、処理された後に送信バッファ１１に蓄えられる。そ
の後、直列信号に変換され電気、光信号変換器１２によ
り再び光信号に変換されて送信される。

第９図は、もう１つの光伝送方式を示したものである。

図に於いて電気信号に変換された直列の受信信号はすべ
て直列並列変換と並列直列変換できるシフトレジスタ１
３に一旦蓄えられる。その後、アドレス一致検出回路１
４でこのユニットがアクセスされていることを検知する
と出力ラッチ１５で出力データ１６の記１意を行なう。

又シフトレジスタ１３内に一旦蓄えられたデータを入力
データ１８に置き換えて再び並列直列変換して送信する
。又、アドレス一致しないときはそのまま並列、直列変
換して送信する。

発明が解決しようとする問題点 しかしながら上記のような構成では、子局が送られてき
たデータを正しく受信し、出力したかどうかの確認が親
局にてできない。この為伝送中にハードウェアのトラブ
ルが発生した場合、自動機械においては誤動作を発見で
きないという問題点を有していた。

本発明は上記問題点を解消するもので、伝送媒体として
光も電気も使え、子局が受信し出力したデータ情報を親
局へ再送信し、子局にて実際に出力されたデータを送信
元である親局にて確認することによりハードウェアの故
障診断を行ない信頼性の高いデータ伝送を提供するもの
である。

問題点を解決するための手段 上記問題点を解決するために本発明の子局のデータ伝送
装置は、同期情報とアドレス情報とデータ情報から構成
される伝送信号の内、アドレス情報とあらかじめ設定し
たアドレスが一致したことを検出して記憶するアドレス
一致検出記憶回路と、前記伝送信号の伝送速度に同期し
たキャリア信号を発生させる同期キャリア発生回路と、
前記同期キャリア発生回路から出力されたキャリア信号
を変換タイミングとして受信した直列データ情報を並列
信号に変換する直列並列変換器と、前記直列並列変換器
によシ並列に変換された信号をラッチする出力ラッチ回
路と、前記出力ラッチ回路から出力された並列信号を直
列データ情報に変換する並列直列変換器と、受信中の伝
送信号の内のデータ情報を前記並列直列変換器の直列信
号と置き換える送信切換えスイッチ回路と、前記受信中
の伝送信号を前記並列直列変換器から出力される直列信
号と同一タイミングになるまで遅らせる直列信号遅延回
路とからなる構成を備えたものである。

また親局は、ループ状データ伝送装置全体をコントロー
ルするＣＰＵと、前記ＣＰＵから出力された並列信号を
直列信号に変換し送信する並列直列変換器と、前記ＣＰ
Ｕから出力された並列信号を一旦蓄える送信バッファー
と、前記伝送信号の伝送速度に同期したキャリア信号を
発生させる同期キャリア発生回路と、キャリア信号を変
換タイミングとして受信した伝送信号を並列信号に変換
する直列並列変換器と、前記送信バッファーから出力さ
れる送信データと前記直列並列変換器から出力される受
信データとを比較し一致信号を出力する比較器とからな
る構成を備えたものである。

作　　用 本発明は上記した構成によって、子局において受信した
直列データ情報を直列並列変換器にて並列データに変換
してアクチュエータに出力した後、この並列データを並
列直列変換器にて再び直列データに変換し親局に対して
送信する。親局では子局から送られてきた直列データを
直列並列変換器にて並列データに変換し、この並列デー
タと送信バッファーに一旦蓄えておいた子局に送信した
データとを比較器を用いて比較することにより、親局が
送信したデータが子局に正しく受信され、出力されたか
を確認できる為、ハードウェアの故障診断が可能となり
信頼性の高いデータ伝送ができる。

また、子局にてデータ情報を受信しながら先に受信した
同期情報とアドレス情報を送信する為、送信信号の受信
信号に対する遅延時間がほぼデータ情報の受信時間だけ
となり高速のデータ伝送が可能となる。

実施例 以下本発明の一実施例のループ状データ伝送装置につい
て図面を参照しながら説明する。

第１図は一実施例における子局のデータ伝送装置の構成
図を示すものである。第１図において１９は同期キャリ
ア発生回路で、受信信号ａの伝送速度に同期したキャリ
ア信号すを発生させるものである。内部の回路の一実施
例を詳しく示すと２０はクロック発振器、２１はたとえ
ばデジタルＩＣのＬＳ３９３の様なカウンター、２２は
ＳＲフリップフロップである。伝送信号ａを受信開始す
るとＳＲフリップフロップ２２がセットされカウンター
２１のＣＬＲが解除され発振器２ｏのクロックを分周し
、受信信号の０Ｎ１０ＦＦパルス幅の約半分遅れて受信
信号ａの伝送速度に同期したキャリア信号すを発生する
。又、伝送信号１フレーム全てを受信するのに必要なキ
ャリアパルスの数をカウントアツプするとデータ受信完
了信号Ｃを出力する。さらに出力データを並列直列変換
して１フレーム全てを送信するのに必要なキセリアノく
ルスの数をカウントアツプするとＳＲフリップフロップ
２２をリセットして受信待機する。２３はアドレス−数
構出回路で受信中の信号のアドレス情報と設定アドレス
が一致したことを検出して記憶するものである。内部の
回路の一実施例を詳しく示すと２４はたとえばＬＳ１ｅ
４の様な直列並列変換器で直列なアドレス情報を並列な
アドレス情報に変換して記憶するものである。２６はた
とえばデジタルＩＣのＬＳ８５の様にアドレス設定スイ
ッチ２６で設定されたアドレスと直列並列変換器２４で
並列変換して記憶されたアドレスとを比較してアドレス
−数記憶信号ｄを出力するものである。２７はアドレス
情報の直列並列変換後キャリア信号すをＯＦＦ　　して
並列出力状態を維持するためのゲートである。２８はデ
ジタルＩＣＬＳ１６４の様な直列並列変換器で、同期キ
ャリア信号すをクロック入力として直列データ情報を並
列信号に変換するものである。２９はたとえばデジタル
ＩＣＬＳ２７３の様な出力ラッチ回路であり直列並列変
換器２８から出力される並列信号を出力データラッチ信
号ｅにてラッチし並列出力データｋを出力する。３４は
データ受信完了信号とアドレス−数記憶信号とのＡＮＤ
ゲートであり伝送信号のアドレス情報がアドレス設定ス
イッチ２６と一致した時のみ出力データラッチ信号ｅを
出力する為のものである。３０はたとえばデジタルエＣ
ＬＳ１８５の様な並列直列変換器であり、同期キャリア
信号すを出力データラッチ後のみ取り出すためのＡＮＤ
ゲート３３から出力された信号ｆをクロック入力として
出力データｋを直列信号ｑに変換するものである。３２
は受信信号ａを並列直列変換器３０から出力される直列
信号ｑと同一タイミングになるまで遅らせる直列信号遅
延回路である。本実施例ではたとえばＬＳ１６４の様な
直列並列変換器に同期キャリア信号をクロック入力とし
て与えて受信信号＆を並列直列変換器３ｏから出力され
る直列信号ｑと同一タイミングになるように遅延してい
る。３１は送信切換えスイッチであシ普段はｉ側と接続
している。受信を開始し仏祖信号１フレーム全てを受信
した時点で出力データラノチ信号ｅが出ていればｈ側に
接続し、以後送信信号を直列信号ｑに切り換える。又、
出力データラッチ信号が出ていなければ切り換えは行な
わず、直列信号遅延回路３２を通って遅延された受信信
号をそのまま再送信するものである。

第２図は一実施例におけるループ状伝送装置の伝送フォ
ーマットを示したものである。伝送フォーマットは少な
くとも同期キャリア信号を発生させる為の同期情報とア
クセスする子局を区別する為のアドレス情報を持ったア
ドレス情報とデータ情報から成りたっており、伝送順序
は、同期情報、アドレス情報、データ情報の順となって
いる。

第３図の（ａ）〜（ｊ）はアドレス一致した場合の第１
図のａ−％、−ｊの各信号波形、第４図の（ａ）〜（ｊ
）はアドレス一致しなかった場合の第１図のＨ−ｊの各
信号波形であり、送信信号ｊは受信信号ａに対し、デー
タ情報の受信時間プラス同期キャリアｂの半周期公達れ
て再生されていることを示す。

以上の様に構成されたループ状データ伝送装置について
、以下第１図と第３図と第４図を用いてその動作を説明
する。

受信信号の一例として第３図（＆）の様な信号ａを受信
するとＳＲフリップフロップ２２がセットされカウンタ
２１によシ発振器からの出力が分周されて第３図（ｂ）
のようなキャリア信号すを発生する。

本−実施例ではクロック周波数は２４　ＭＨｚである。

なおキャリア信号すは受信信号の伝送速度の倍の周波数
となるよう発振器の出力を分周するものとする。受信信
号ａはアドレス−数構出回路を記憶している直列並列変
換器２３の直列入力ビンに接続されており、アドレス情
報の直列並列変換がなされる。この並列アドレス情報と
アドレス設定スイッチ２６とを比較器２６で比較し、一
致していればアドレス一致信号ｄを出力する。受信信号
ａのデータ情報の並列出力は次のようになされる。すな
わち、受信信号＆とキャリア信号すはそれぞれ直列並列
変換器２８のシリアル入力、クロック入力であり直列デ
ータ情報が並列データに変換される。アドレスが一致し
ている場合は出力ラッチ回路で伝送信号の１フレーム全
てを受信した時点でゲート３４から出力される出力デー
タラッチ信号ｅにて並列に変換されたデータをラッチし
、ラッチした並列信号を出力データにとして出力する。

出力データには並列直列変換器３０に接続されており、
ラッチ後キャリア信号すと同一タイミングにて直列信号
ｑに変換される。一方、送信切り換えスイッチ３１は出
力データランチ信号ｅにてｉ側からｈ側に切り換えられ
る。以後送信信号Ｊは、出力データｋが並列直列変換器
により直列に変換された直列信号ｑになる。なお本実施
例では送信切り換えの際、受信信号ａは直列信号ｑと同
一タイミングとなるようにキャリア信号すを直列信号遅
延回路３２を構成している直列並列変換器のクロック入
力に加えて遅延している為送信切り換えによる波形の乱
れは極めて少ない。

次にアドレスが一致しなかった場合について説明する。

アドレスが一致しなかった場合は送信切り換えスイッチ
３１はｉ側のままである。受信信号ａは直列信号遅延回
路３２を構成している直列並列変換器のデータ入力であ
り、又、クロック入力としてキャリア信号すが入力され
ているので直列並列変換器の出力波形ｉすなわち送信波
形Ｊは第４図の（Ｄの様に、受信波形と全く同一波形と
なる。又この時並列データの出力はされないことになる
。

犬に第６図を用いて親局のデータ伝送装置について説明
する。第６図において３５はＣＰＵでありループ状デー
タ伝送装置全体をコントロールするものである。３６は
たとえばデジタルＩＣＬＳ１ｅｓの様な並列直列変換器
であり、ＣＰＵ３５から出力された並列信号を直列信号
ｒに変換し、子局に対して送信するものである。３７は
送信バッファーでＪす、ＣＰＵ３５から出力された並列
データを一旦蓄える。３９はたとえばデジタルＩＣＬＳ
１６４の様な直列並列変換器であり、子局から送られて
きた直列信号１を並列信号に変換するものである。

３８はたとえばデジタルＩＣＬＳｓｅｓの様な比較器で
あシ、送信バッファー３７から出力された並列送信デー
タｐと、直列並列変換器３９から出力された並列データ
を比較し、一致信号０を出力する。一致信号Ｏは結果判
定ゲート４１で判定タイミング信号ＢとＡＮＤされ、判
定信号ｔとなってＣＰＵ３５へ入力される。４０は同期
キャリア発生回路であゃ、受信信号ｌの伝送速度に同期
したキャリア信号ｎと、送信バッファー３７から並列送
信データｐを出力するタイミング信号ｍと、判定タイミ
ング信号Ｂを出力する。

第６図の（１）〜（１）は第６図１〜ｔの各信号波形を
示す。

以上の様に構成されたループ状データ伝送装置について
、以下第６図と第６図を用いてその動作を説明する。

受信信号の一例として第６図（１）の様な信号ｌを受信
すると、受信信号の倍の周波数の第６図（ｎ）の様なキ
ャリア信号ｎを発生する。この時、送信バッファー３７
は同期キャリア発生回路から出力される第６図（ホ）の
様なタイミング信号にて、並列送信データｐを出力する
。受信信号ｌはキャリア信号ｎをクロック信号として直
列並列変換器３９にて並列受信信号ｑに変換される。並
列送信信号ｐと並列受信信号ｑは比較器３８にて比較さ
れ第９図（０）の様な一致信号０を出力する。比較した
結果は判定信号ｔとして、一致信号Ｏと判定タイミング
信号８のＡＮＤをとってＣＰＵ３５へ入力される。ＣＰ
Ｕ３５はこの判定信号３６を調べて、送信したデータ七
子局から送られてきた受信データが一致しているかどう
かをチェックし、ハードウェアの故障診断を行なう。

発明の効果 本発明は子局にて受信したデータをアクチュエータへ出
力した後、この出力データを再び直列信号に変換して親
局に送信する為、実際に子局で出力したデータを親局に
て確認することができ、ノ・−ドウエアの故障診断がで
きる。又、データ情報を受信中に先に受信した同期情報
とアドレス情報を送信する為、送信信号の受信信号に対
する遅延時間はほぼデータ情報の受信時間だけとなり高
速のデータ伝送が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例における子局側のループ状光
データ伝送装置の構成図、第２図は同実施例に使用する
伝送フォーマットを示す説明図、第３図及び第４図は第
１図の各信号ａ　−ｊの信号波形図、第６図は本発明の
一実施例における親局側のループ状光データ伝送装置の
構成図、第６図は第５図のｌ−、−１の信号波形図、第
７図は従来のリモートエ１０のシステム図、第８図は従
来のループ状光データ伝送装置の一例を示すブロック図
、第９図は従来のループ状光データ伝送装置のもう１つ
の例を示すブロック図である。 １９・・・・・・同期キャリア発生回路、２３・・・・
・・アドレス−数構出記憶回路、２８・・・・・・直列
並列変換器、２９・・・・・・出力ラッチ回路、３０・
・・・・・並列直列変換器、３１・・・・・・送信切り
換えスイッチ、３２・・・・・・直列信号遅延回路、３
６・・・・・・ＣＰＵ、３６・・・・・・並列直列変換
器、３７・・・・・・送信バッファー、３８・・・・・
・比較器、３９・・・・・・直列並列変換器、４ｏ・・
・・・・同期キャリア発生回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第　
２　図 勇　３　図 （ｔｌ、げＮ　　１０１０１；　　イ　　　ＯイＦＦ 第４図 （ｏＪｌ′ＮＩ　　　Ｉ　Ｏ＋Ｈ＋　ＯｆＦＦ 第５図 第　６　図

Claims (2)

【特許請求の範囲】
1. （１）同期情報とアドレス情報とデータ情報から構成さ
   れる伝送信号の内、アドレス情報とあらかじめ設定した
   アドレスとが一致したことを検出して記憶するアドレス
   一致検出記憶回路と、前記伝送信号の伝送速度に同期し
   たキャリア信号を発生させる同期キャリア発生回路と、
   前記同期キャリア発生回路から出力されたキャリア信号
   を変換タイミングとして受信した直列データ情報を並列
   信号に変換する直列並列変換器と、前記直列葬列変換器
   により並列に変換された信号をラッチする出力ラッチ回
   路と、前記出力ラッチ回路から出力された並列信号を直
   列データ情報に変換する並列直列変換器と、受信中の伝
   送信号の内のデータ情報を前記並列直列変換器の直列信
   号と置き換える送信切り換えスイッチ回路と、前記受信
   中の伝送信号を前記並列直列変換器から出力される直列
   信号と同一タイミングになるまで遅らせる直列信号遅延
   回路とを有するループ状データ伝送装置。
2. （２）同期情報とアドレス情報とデータ情報から構成さ
   れる伝送信号を用いたループ状データ伝送装置全体をコ
   ントロールするＣＰＵと、前記ＣＰＵから出力された並
   列信号を直列信号に変換し送信する並列直列変換器と、
   前記ＣＰＵから出力された伝送信号を一旦蓄える送信バ
   ッファーと、前記伝送信号の伝送速度に同期したキャリ
   ア信号を発生させる同期キャリア発生回路と、前記同期
   キャリア発生回路から出力されたキャリア信号を変換タ
   イミングとして受信した直列信号を並列信号に変換する
   直列並列変換器と、前記送信バッファーから出力される
   送信データと前記直列並列変換器から出力される受信デ
   ータを比較し一致信号を出力する比較器とを有するルー
   プ状データ伝送装置。